test/CodeGen/X86/avx-shuffle.ll

   1 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -mcpu=corei7-avx -mattr=+avx | FileCheck %s
   2
   3 ; PR11102
   4 define <4 x float> @test1(<4 x float> %a) nounwind {
   5   %b = shufflevector <4 x float> zeroinitializer, <4 x float> %a, <4 x i32> <i32 2, i32 5, i32 undef, i32 undef>
   6   ret <4 x float> %b
   7 ; CHECK: test1:
   8 ; CHECK: vshufps
   9 ; CHECK: vpshufd
  10 }
  11
  12 ; rdar://10538417
  13 define <3 x i64> @test2(<2 x i64> %v) nounwind readnone {
  14 ; CHECK: test2:
  15 ; CHECK: vxorpd
  16 ; CHECK: vperm2f128
  17   %1 = shufflevector <2 x i64> %v, <2 x i64> %v, <3 x i32> <i32 0, i32 1, i32 undef>
  18   %2 = shufflevector <3 x i64> zeroinitializer, <3 x i64> %1, <3 x i32> <i32 3, i32 4, i32 2>
  19   ret <3 x i64> %2
  20 }
  21
  22 define <4 x i64> @test3(<4 x i64> %a, <4 x i64> %b) nounwind {
  23   %c = shufflevector <4 x i64> %a, <4 x i64> %b, <4 x i32> <i32 4, i32 5, i32 2, i32 undef>
  24   ret <4 x i64> %c
  25 ; CHECK: test3:
  26 ; CHECK: vperm2f128
  27 }
  28
  29 define <8 x float> @test4(float %a) nounwind {
  30   %b = insertelement <8 x float> zeroinitializer, float %a, i32 0
  31   ret <8 x float> %b
  32 ; CHECK: test4:
  33 ; CHECK: vinsertf128
  34 }
  35
  36 ; rdar://10594409
  37 define <8 x float> @test5(float* nocapture %f) nounwind uwtable readonly ssp {
  38 entry:
  39   %0 = bitcast float* %f to <4 x float>*
  40   %1 = load <4 x float>* %0, align 16
  41 ; CHECK: test5
  42 ; CHECK: vmovaps
  43 ; CHECK-NOT: vxorps
  44 ; CHECK-NOT: vinsertf128
  45   %shuffle.i = shufflevector <4 x float> %1, <4 x float> <float 0.000000e+00, float undef, float undef, float undef>, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 4, i32 4, i32 4>
  46   ret <8 x float> %shuffle.i
  47 }
  48
  49 define <4 x double> @test6(double* nocapture %d) nounwind uwtable readonly ssp {
  50 entry:
  51   %0 = bitcast double* %d to <2 x double>*
  52   %1 = load <2 x double>* %0, align 16
  53 ; CHECK: test6
  54 ; CHECK: vmovaps
  55 ; CHECK-NOT: vxorps
  56 ; CHECK-NOT: vinsertf128
  57   %shuffle.i = shufflevector <2 x double> %1, <2 x double> <double 0.000000e+00, double undef>, <4 x i32> <i32 0, i32 1, i32 2, i32 2>
  58   ret <4 x double> %shuffle.i
  59 }
  60
  61 define <16 x i16> @test7(<4 x i16> %a) nounwind {
  62 ; CHECK: test7
  63   %b = shufflevector <4 x i16> %a, <4 x i16> undef, <16 x i32> <i32 1, i32 1, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef, i32 undef>
  64 ; CHECK: ret
  65   ret <16 x i16> %b
  66 }
  67
  68 ; CHECK: test8
  69 define void @test8() {
  70 entry:
  71   %0 = load <16 x i64> addrspace(1)* null, align 128
  72   %1 = shufflevector <16 x i64> <i64 undef, i64 undef, i64 0, i64 undef, i64 0, i64 0, i64 0, i64 0, i64 0, i64 0, i64 undef, i64 0, i64 undef, i64 undef, i64 undef, i64 undef>, <16 x i64> %0, <16 x i32> <i32 17, i32 18, i32 2, i32 undef, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 undef, i32 11, i32 undef, i32 undef, i32 undef, i32 26>
  73   %2 = shufflevector <16 x i64> %1, <16 x i64> %0, <16 x i32> <i32 0, i32 1, i32 2, i32 30, i32 4, i32 5, i32 6, i32 7, i32 8, i32 9, i32 undef, i32 11, i32 undef, i32 22, i32 20, i32 15>
  74   store <16 x i64> %2, <16 x i64> addrspace(1)* undef, align 128
  75 ; CHECK: ret
  76   ret void
  77 }