test/CodeGen/X86/avx-intrinsics-x86.ll

   1 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -march=x86 -mcpu=corei7 -mattr=avx | FileCheck %s
   2
   3 define <2 x i64> @test_x86_aesni_aesdec(<2 x i64> %a0, <2 x i64> %a1) {
   4   ; CHECK: vaesdec
   5   %res = call <2 x i64> @llvm.x86.aesni.aesdec(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
   6   ret <2 x i64> %res
   7 }
   8 declare <2 x i64> @llvm.x86.aesni.aesdec(<2 x i64>, <2 x i64>) nounwind readnone
   9
  10
  11 define <2 x i64> @test_x86_aesni_aesdeclast(<2 x i64> %a0, <2 x i64> %a1) {
  12   ; CHECK: vaesdeclast
  13   %res = call <2 x i64> @llvm.x86.aesni.aesdeclast(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
  14   ret <2 x i64> %res
  15 }
  16 declare <2 x i64> @llvm.x86.aesni.aesdeclast(<2 x i64>, <2 x i64>) nounwind readnone
  17
  18
  19 define <2 x i64> @test_x86_aesni_aesenc(<2 x i64> %a0, <2 x i64> %a1) {
  20   ; CHECK: vaesenc
  21   %res = call <2 x i64> @llvm.x86.aesni.aesenc(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
  22   ret <2 x i64> %res
  23 }
  24 declare <2 x i64> @llvm.x86.aesni.aesenc(<2 x i64>, <2 x i64>) nounwind readnone
  25
  26
  27 define <2 x i64> @test_x86_aesni_aesenclast(<2 x i64> %a0, <2 x i64> %a1) {
  28   ; CHECK: vaesenclast
  29   %res = call <2 x i64> @llvm.x86.aesni.aesenclast(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
  30   ret <2 x i64> %res
  31 }
  32 declare <2 x i64> @llvm.x86.aesni.aesenclast(<2 x i64>, <2 x i64>) nounwind readnone
  33
  34
  35 define <2 x i64> @test_x86_aesni_aesimc(<2 x i64> %a0) {
  36   ; CHECK: vaesimc
  37   %res = call <2 x i64> @llvm.x86.aesni.aesimc(<2 x i64> %a0) ; <<2 x i64>> [#uses=1]
  38   ret <2 x i64> %res
  39 }
  40 declare <2 x i64> @llvm.x86.aesni.aesimc(<2 x i64>) nounwind readnone
  41
  42
  43 define <2 x i64> @test_x86_aesni_aeskeygenassist(<2 x i64> %a0) {
  44   ; CHECK: vaeskeygenassist
  45   %res = call <2 x i64> @llvm.x86.aesni.aeskeygenassist(<2 x i64> %a0, i8 7) ; <<2 x i64>> [#uses=1]
  46   ret <2 x i64> %res
  47 }
  48 declare <2 x i64> @llvm.x86.aesni.aeskeygenassist(<2 x i64>, i8) nounwind readnone
  49
  50
  51 define <2 x double> @test_x86_sse2_add_sd(<2 x double> %a0, <2 x double> %a1) {
  52   ; CHECK: vaddsd
  53   %res = call <2 x double> @llvm.x86.sse2.add.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
  54   ret <2 x double> %res
  55 }
  56 declare <2 x double> @llvm.x86.sse2.add.sd(<2 x double>, <2 x double>) nounwind readnone
  57
  58
  59 define <2 x double> @test_x86_sse2_cmp_pd(<2 x double> %a0, <2 x double> %a1) {
  60   ; CHECK: vcmpordpd
  61   %res = call <2 x double> @llvm.x86.sse2.cmp.pd(<2 x double> %a0, <2 x double> %a1, i8 7) ; <<2 x double>> [#uses=1]
  62   ret <2 x double> %res
  63 }
  64 declare <2 x double> @llvm.x86.sse2.cmp.pd(<2 x double>, <2 x double>, i8) nounwind readnone
  65
  66
  67 define <2 x double> @test_x86_sse2_cmp_sd(<2 x double> %a0, <2 x double> %a1) {
  68   ; CHECK: vcmpordsd
  69   %res = call <2 x double> @llvm.x86.sse2.cmp.sd(<2 x double> %a0, <2 x double> %a1, i8 7) ; <<2 x double>> [#uses=1]
  70   ret <2 x double> %res
  71 }
  72 declare <2 x double> @llvm.x86.sse2.cmp.sd(<2 x double>, <2 x double>, i8) nounwind readnone
  73
  74
  75 define i32 @test_x86_sse2_comieq_sd(<2 x double> %a0, <2 x double> %a1) {
  76   ; CHECK: vcomisd
  77   ; CHECK: sete
  78   ; CHECK: movzbl
  79   %res = call i32 @llvm.x86.sse2.comieq.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
  80   ret i32 %res
  81 }
  82 declare i32 @llvm.x86.sse2.comieq.sd(<2 x double>, <2 x double>) nounwind readnone
  83
  84
  85 define i32 @test_x86_sse2_comige_sd(<2 x double> %a0, <2 x double> %a1) {
  86   ; CHECK: vcomisd
  87   ; CHECK: setae
  88   ; CHECK: movzbl
  89   %res = call i32 @llvm.x86.sse2.comige.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
  90   ret i32 %res
  91 }
  92 declare i32 @llvm.x86.sse2.comige.sd(<2 x double>, <2 x double>) nounwind readnone
  93
  94
  95 define i32 @test_x86_sse2_comigt_sd(<2 x double> %a0, <2 x double> %a1) {
  96   ; CHECK: vcomisd
  97   ; CHECK: seta
  98   ; CHECK: movzbl
  99   %res = call i32 @llvm.x86.sse2.comigt.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 100   ret i32 %res
 101 }
 102 declare i32 @llvm.x86.sse2.comigt.sd(<2 x double>, <2 x double>) nounwind readnone
 103
 104
 105 define i32 @test_x86_sse2_comile_sd(<2 x double> %a0, <2 x double> %a1) {
 106   ; CHECK: vcomisd
 107   ; CHECK: setbe
 108   ; CHECK: movzbl
 109   %res = call i32 @llvm.x86.sse2.comile.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 110   ret i32 %res
 111 }
 112 declare i32 @llvm.x86.sse2.comile.sd(<2 x double>, <2 x double>) nounwind readnone
 113
 114
 115 define i32 @test_x86_sse2_comilt_sd(<2 x double> %a0, <2 x double> %a1) {
 116   ; CHECK: vcomisd
 117   ; CHECK: sbbl    %eax, %eax
 118   ; CHECK: andl    $1, %eax
 119   %res = call i32 @llvm.x86.sse2.comilt.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 120   ret i32 %res
 121 }
 122 declare i32 @llvm.x86.sse2.comilt.sd(<2 x double>, <2 x double>) nounwind readnone
 123
 124
 125 define i32 @test_x86_sse2_comineq_sd(<2 x double> %a0, <2 x double> %a1) {
 126   ; CHECK: vcomisd
 127   ; CHECK: setne
 128   ; CHECK: movzbl
 129   %res = call i32 @llvm.x86.sse2.comineq.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 130   ret i32 %res
 131 }
 132 declare i32 @llvm.x86.sse2.comineq.sd(<2 x double>, <2 x double>) nounwind readnone
 133
 134
 135 define <2 x double> @test_x86_sse2_cvtdq2pd(<4 x i32> %a0) {
 136   ; CHECK: vcvtdq2pd
 137   %res = call <2 x double> @llvm.x86.sse2.cvtdq2pd(<4 x i32> %a0) ; <<2 x double>> [#uses=1]
 138   ret <2 x double> %res
 139 }
 140 declare <2 x double> @llvm.x86.sse2.cvtdq2pd(<4 x i32>) nounwind readnone
 141
 142
 143 define <4 x float> @test_x86_sse2_cvtdq2ps(<4 x i32> %a0) {
 144   ; CHECK: vcvtdq2ps
 145   %res = call <4 x float> @llvm.x86.sse2.cvtdq2ps(<4 x i32> %a0) ; <<4 x float>> [#uses=1]
 146   ret <4 x float> %res
 147 }
 148 declare <4 x float> @llvm.x86.sse2.cvtdq2ps(<4 x i32>) nounwind readnone
 149
 150
 151 define <4 x i32> @test_x86_sse2_cvtpd2dq(<2 x double> %a0) {
 152   ; CHECK: vcvtpd2dq
 153   %res = call <4 x i32> @llvm.x86.sse2.cvtpd2dq(<2 x double> %a0) ; <<4 x i32>> [#uses=1]
 154   ret <4 x i32> %res
 155 }
 156 declare <4 x i32> @llvm.x86.sse2.cvtpd2dq(<2 x double>) nounwind readnone
 157
 158
 159 define <4 x float> @test_x86_sse2_cvtpd2ps(<2 x double> %a0) {
 160   ; CHECK: vcvtpd2ps
 161   %res = call <4 x float> @llvm.x86.sse2.cvtpd2ps(<2 x double> %a0) ; <<4 x float>> [#uses=1]
 162   ret <4 x float> %res
 163 }
 164 declare <4 x float> @llvm.x86.sse2.cvtpd2ps(<2 x double>) nounwind readnone
 165
 166
 167 define <4 x i32> @test_x86_sse2_cvtps2dq(<4 x float> %a0) {
 168   ; CHECK: vcvtps2dq
 169   %res = call <4 x i32> @llvm.x86.sse2.cvtps2dq(<4 x float> %a0) ; <<4 x i32>> [#uses=1]
 170   ret <4 x i32> %res
 171 }
 172 declare <4 x i32> @llvm.x86.sse2.cvtps2dq(<4 x float>) nounwind readnone
 173
 174
 175 define <2 x double> @test_x86_sse2_cvtps2pd(<4 x float> %a0) {
 176   ; CHECK: vcvtps2pd
 177   %res = call <2 x double> @llvm.x86.sse2.cvtps2pd(<4 x float> %a0) ; <<2 x double>> [#uses=1]
 178   ret <2 x double> %res
 179 }
 180 declare <2 x double> @llvm.x86.sse2.cvtps2pd(<4 x float>) nounwind readnone
 181
 182
 183 define i32 @test_x86_sse2_cvtsd2si(<2 x double> %a0) {
 184   ; CHECK: vcvtsd2si
 185   %res = call i32 @llvm.x86.sse2.cvtsd2si(<2 x double> %a0) ; <i32> [#uses=1]
 186   ret i32 %res
 187 }
 188 declare i32 @llvm.x86.sse2.cvtsd2si(<2 x double>) nounwind readnone
 189
 190
 191 define <4 x float> @test_x86_sse2_cvtsd2ss(<4 x float> %a0, <2 x double> %a1) {
 192   ; CHECK: vcvtsd2ss
 193   %res = call <4 x float> @llvm.x86.sse2.cvtsd2ss(<4 x float> %a0, <2 x double> %a1) ; <<4 x float>> [#uses=1]
 194   ret <4 x float> %res
 195 }
 196 declare <4 x float> @llvm.x86.sse2.cvtsd2ss(<4 x float>, <2 x double>) nounwind readnone
 197
 198
 199 define <2 x double> @test_x86_sse2_cvtsi2sd(<2 x double> %a0) {
 200   ; CHECK: movl
 201   ; CHECK: vcvtsi2sd
 202   %res = call <2 x double> @llvm.x86.sse2.cvtsi2sd(<2 x double> %a0, i32 7) ; <<2 x double>> [#uses=1]
 203   ret <2 x double> %res
 204 }
 205 declare <2 x double> @llvm.x86.sse2.cvtsi2sd(<2 x double>, i32) nounwind readnone
 206
 207
 208 define <2 x double> @test_x86_sse2_cvtss2sd(<2 x double> %a0, <4 x float> %a1) {
 209   ; CHECK: vcvtss2sd
 210   %res = call <2 x double> @llvm.x86.sse2.cvtss2sd(<2 x double> %a0, <4 x float> %a1) ; <<2 x double>> [#uses=1]
 211   ret <2 x double> %res
 212 }
 213 declare <2 x double> @llvm.x86.sse2.cvtss2sd(<2 x double>, <4 x float>) nounwind readnone
 214
 215
 216 define <4 x i32> @test_x86_sse2_cvttpd2dq(<2 x double> %a0) {
 217   ; CHECK: vcvttpd2dq
 218   %res = call <4 x i32> @llvm.x86.sse2.cvttpd2dq(<2 x double> %a0) ; <<4 x i32>> [#uses=1]
 219   ret <4 x i32> %res
 220 }
 221 declare <4 x i32> @llvm.x86.sse2.cvttpd2dq(<2 x double>) nounwind readnone
 222
 223
 224 define <4 x i32> @test_x86_sse2_cvttps2dq(<4 x float> %a0) {
 225   ; CHECK: vcvttps2dq
 226   %res = call <4 x i32> @llvm.x86.sse2.cvttps2dq(<4 x float> %a0) ; <<4 x i32>> [#uses=1]
 227   ret <4 x i32> %res
 228 }
 229 declare <4 x i32> @llvm.x86.sse2.cvttps2dq(<4 x float>) nounwind readnone
 230
 231
 232 define i32 @test_x86_sse2_cvttsd2si(<2 x double> %a0) {
 233   ; CHECK: vcvttsd2si
 234   %res = call i32 @llvm.x86.sse2.cvttsd2si(<2 x double> %a0) ; <i32> [#uses=1]
 235   ret i32 %res
 236 }
 237 declare i32 @llvm.x86.sse2.cvttsd2si(<2 x double>) nounwind readnone
 238
 239
 240 define <2 x double> @test_x86_sse2_div_sd(<2 x double> %a0, <2 x double> %a1) {
 241   ; CHECK: vdivsd
 242   %res = call <2 x double> @llvm.x86.sse2.div.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 243   ret <2 x double> %res
 244 }
 245 declare <2 x double> @llvm.x86.sse2.div.sd(<2 x double>, <2 x double>) nounwind readnone
 246
 247
 248
 249 define <2 x double> @test_x86_sse2_max_pd(<2 x double> %a0, <2 x double> %a1) {
 250   ; CHECK: vmaxpd
 251   %res = call <2 x double> @llvm.x86.sse2.max.pd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 252   ret <2 x double> %res
 253 }
 254 declare <2 x double> @llvm.x86.sse2.max.pd(<2 x double>, <2 x double>) nounwind readnone
 255
 256
 257 define <2 x double> @test_x86_sse2_max_sd(<2 x double> %a0, <2 x double> %a1) {
 258   ; CHECK: vmaxsd
 259   %res = call <2 x double> @llvm.x86.sse2.max.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 260   ret <2 x double> %res
 261 }
 262 declare <2 x double> @llvm.x86.sse2.max.sd(<2 x double>, <2 x double>) nounwind readnone
 263
 264
 265 define <2 x double> @test_x86_sse2_min_pd(<2 x double> %a0, <2 x double> %a1) {
 266   ; CHECK: vminpd
 267   %res = call <2 x double> @llvm.x86.sse2.min.pd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 268   ret <2 x double> %res
 269 }
 270 declare <2 x double> @llvm.x86.sse2.min.pd(<2 x double>, <2 x double>) nounwind readnone
 271
 272
 273 define <2 x double> @test_x86_sse2_min_sd(<2 x double> %a0, <2 x double> %a1) {
 274   ; CHECK: vminsd
 275   %res = call <2 x double> @llvm.x86.sse2.min.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 276   ret <2 x double> %res
 277 }
 278 declare <2 x double> @llvm.x86.sse2.min.sd(<2 x double>, <2 x double>) nounwind readnone
 279
 280
 281 define i32 @test_x86_sse2_movmsk_pd(<2 x double> %a0) {
 282   ; CHECK: vmovmskpd
 283   %res = call i32 @llvm.x86.sse2.movmsk.pd(<2 x double> %a0) ; <i32> [#uses=1]
 284   ret i32 %res
 285 }
 286 declare i32 @llvm.x86.sse2.movmsk.pd(<2 x double>) nounwind readnone
 287
 288
 289
 290
 291 define <2 x double> @test_x86_sse2_mul_sd(<2 x double> %a0, <2 x double> %a1) {
 292   ; CHECK: test_x86_sse2_mul_sd
 293   ; CHECK: vmulsd
 294   %res = call <2 x double> @llvm.x86.sse2.mul.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 295   ret <2 x double> %res
 296 }
 297 declare <2 x double> @llvm.x86.sse2.mul.sd(<2 x double>, <2 x double>) nounwind readnone
 298
 299
 300 define <8 x i16> @test_x86_sse2_packssdw_128(<4 x i32> %a0, <4 x i32> %a1) {
 301   ; CHECK: vpackssdw
 302   %res = call <8 x i16> @llvm.x86.sse2.packssdw.128(<4 x i32> %a0, <4 x i32> %a1) ; <<8 x i16>> [#uses=1]
 303   ret <8 x i16> %res
 304 }
 305 declare <8 x i16> @llvm.x86.sse2.packssdw.128(<4 x i32>, <4 x i32>) nounwind readnone
 306
 307
 308 define <16 x i8> @test_x86_sse2_packsswb_128(<8 x i16> %a0, <8 x i16> %a1) {
 309   ; CHECK: vpacksswb
 310   %res = call <16 x i8> @llvm.x86.sse2.packsswb.128(<8 x i16> %a0, <8 x i16> %a1) ; <<16 x i8>> [#uses=1]
 311   ret <16 x i8> %res
 312 }
 313 declare <16 x i8> @llvm.x86.sse2.packsswb.128(<8 x i16>, <8 x i16>) nounwind readnone
 314
 315
 316 define <16 x i8> @test_x86_sse2_packuswb_128(<8 x i16> %a0, <8 x i16> %a1) {
 317   ; CHECK: vpackuswb
 318   %res = call <16 x i8> @llvm.x86.sse2.packuswb.128(<8 x i16> %a0, <8 x i16> %a1) ; <<16 x i8>> [#uses=1]
 319   ret <16 x i8> %res
 320 }
 321 declare <16 x i8> @llvm.x86.sse2.packuswb.128(<8 x i16>, <8 x i16>) nounwind readnone
 322
 323
 324 define <16 x i8> @test_x86_sse2_padds_b(<16 x i8> %a0, <16 x i8> %a1) {
 325   ; CHECK: vpaddsb
 326   %res = call <16 x i8> @llvm.x86.sse2.padds.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 327   ret <16 x i8> %res
 328 }
 329 declare <16 x i8> @llvm.x86.sse2.padds.b(<16 x i8>, <16 x i8>) nounwind readnone
 330
 331
 332 define <8 x i16> @test_x86_sse2_padds_w(<8 x i16> %a0, <8 x i16> %a1) {
 333   ; CHECK: vpaddsw
 334   %res = call <8 x i16> @llvm.x86.sse2.padds.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 335   ret <8 x i16> %res
 336 }
 337 declare <8 x i16> @llvm.x86.sse2.padds.w(<8 x i16>, <8 x i16>) nounwind readnone
 338
 339
 340 define <16 x i8> @test_x86_sse2_paddus_b(<16 x i8> %a0, <16 x i8> %a1) {
 341   ; CHECK: vpaddusb
 342   %res = call <16 x i8> @llvm.x86.sse2.paddus.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 343   ret <16 x i8> %res
 344 }
 345 declare <16 x i8> @llvm.x86.sse2.paddus.b(<16 x i8>, <16 x i8>) nounwind readnone
 346
 347
 348 define <8 x i16> @test_x86_sse2_paddus_w(<8 x i16> %a0, <8 x i16> %a1) {
 349   ; CHECK: vpaddusw
 350   %res = call <8 x i16> @llvm.x86.sse2.paddus.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 351   ret <8 x i16> %res
 352 }
 353 declare <8 x i16> @llvm.x86.sse2.paddus.w(<8 x i16>, <8 x i16>) nounwind readnone
 354
 355
 356 define <16 x i8> @test_x86_sse2_pavg_b(<16 x i8> %a0, <16 x i8> %a1) {
 357   ; CHECK: vpavgb
 358   %res = call <16 x i8> @llvm.x86.sse2.pavg.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 359   ret <16 x i8> %res
 360 }
 361 declare <16 x i8> @llvm.x86.sse2.pavg.b(<16 x i8>, <16 x i8>) nounwind readnone
 362
 363
 364 define <8 x i16> @test_x86_sse2_pavg_w(<8 x i16> %a0, <8 x i16> %a1) {
 365   ; CHECK: vpavgw
 366   %res = call <8 x i16> @llvm.x86.sse2.pavg.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 367   ret <8 x i16> %res
 368 }
 369 declare <8 x i16> @llvm.x86.sse2.pavg.w(<8 x i16>, <8 x i16>) nounwind readnone
 370
 371
 372 define <4 x i32> @test_x86_sse2_pmadd_wd(<8 x i16> %a0, <8 x i16> %a1) {
 373   ; CHECK: vpmaddwd
 374   %res = call <4 x i32> @llvm.x86.sse2.pmadd.wd(<8 x i16> %a0, <8 x i16> %a1) ; <<4 x i32>> [#uses=1]
 375   ret <4 x i32> %res
 376 }
 377 declare <4 x i32> @llvm.x86.sse2.pmadd.wd(<8 x i16>, <8 x i16>) nounwind readnone
 378
 379
 380 define <8 x i16> @test_x86_sse2_pmaxs_w(<8 x i16> %a0, <8 x i16> %a1) {
 381   ; CHECK: vpmaxsw
 382   %res = call <8 x i16> @llvm.x86.sse2.pmaxs.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 383   ret <8 x i16> %res
 384 }
 385 declare <8 x i16> @llvm.x86.sse2.pmaxs.w(<8 x i16>, <8 x i16>) nounwind readnone
 386
 387
 388 define <16 x i8> @test_x86_sse2_pmaxu_b(<16 x i8> %a0, <16 x i8> %a1) {
 389   ; CHECK: vpmaxub
 390   %res = call <16 x i8> @llvm.x86.sse2.pmaxu.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 391   ret <16 x i8> %res
 392 }
 393 declare <16 x i8> @llvm.x86.sse2.pmaxu.b(<16 x i8>, <16 x i8>) nounwind readnone
 394
 395
 396 define <8 x i16> @test_x86_sse2_pmins_w(<8 x i16> %a0, <8 x i16> %a1) {
 397   ; CHECK: vpminsw
 398   %res = call <8 x i16> @llvm.x86.sse2.pmins.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 399   ret <8 x i16> %res
 400 }
 401 declare <8 x i16> @llvm.x86.sse2.pmins.w(<8 x i16>, <8 x i16>) nounwind readnone
 402
 403
 404 define <16 x i8> @test_x86_sse2_pminu_b(<16 x i8> %a0, <16 x i8> %a1) {
 405   ; CHECK: vpminub
 406   %res = call <16 x i8> @llvm.x86.sse2.pminu.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 407   ret <16 x i8> %res
 408 }
 409 declare <16 x i8> @llvm.x86.sse2.pminu.b(<16 x i8>, <16 x i8>) nounwind readnone
 410
 411
 412 define i32 @test_x86_sse2_pmovmskb_128(<16 x i8> %a0) {
 413   ; CHECK: vpmovmskb
 414   %res = call i32 @llvm.x86.sse2.pmovmskb.128(<16 x i8> %a0) ; <i32> [#uses=1]
 415   ret i32 %res
 416 }
 417 declare i32 @llvm.x86.sse2.pmovmskb.128(<16 x i8>) nounwind readnone
 418
 419
 420 define <8 x i16> @test_x86_sse2_pmulh_w(<8 x i16> %a0, <8 x i16> %a1) {
 421   ; CHECK: vpmulhw
 422   %res = call <8 x i16> @llvm.x86.sse2.pmulh.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 423   ret <8 x i16> %res
 424 }
 425 declare <8 x i16> @llvm.x86.sse2.pmulh.w(<8 x i16>, <8 x i16>) nounwind readnone
 426
 427
 428 define <8 x i16> @test_x86_sse2_pmulhu_w(<8 x i16> %a0, <8 x i16> %a1) {
 429   ; CHECK: vpmulhuw
 430   %res = call <8 x i16> @llvm.x86.sse2.pmulhu.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 431   ret <8 x i16> %res
 432 }
 433 declare <8 x i16> @llvm.x86.sse2.pmulhu.w(<8 x i16>, <8 x i16>) nounwind readnone
 434
 435
 436 define <2 x i64> @test_x86_sse2_pmulu_dq(<4 x i32> %a0, <4 x i32> %a1) {
 437   ; CHECK: vpmuludq
 438   %res = call <2 x i64> @llvm.x86.sse2.pmulu.dq(<4 x i32> %a0, <4 x i32> %a1) ; <<2 x i64>> [#uses=1]
 439   ret <2 x i64> %res
 440 }
 441 declare <2 x i64> @llvm.x86.sse2.pmulu.dq(<4 x i32>, <4 x i32>) nounwind readnone
 442
 443
 444 define <2 x i64> @test_x86_sse2_psad_bw(<16 x i8> %a0, <16 x i8> %a1) {
 445   ; CHECK: vpsadbw
 446   %res = call <2 x i64> @llvm.x86.sse2.psad.bw(<16 x i8> %a0, <16 x i8> %a1) ; <<2 x i64>> [#uses=1]
 447   ret <2 x i64> %res
 448 }
 449 declare <2 x i64> @llvm.x86.sse2.psad.bw(<16 x i8>, <16 x i8>) nounwind readnone
 450
 451
 452 define <4 x i32> @test_x86_sse2_psll_d(<4 x i32> %a0, <4 x i32> %a1) {
 453   ; CHECK: vpslld
 454   %res = call <4 x i32> @llvm.x86.sse2.psll.d(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 455   ret <4 x i32> %res
 456 }
 457 declare <4 x i32> @llvm.x86.sse2.psll.d(<4 x i32>, <4 x i32>) nounwind readnone
 458
 459
 460 define <2 x i64> @test_x86_sse2_psll_dq(<2 x i64> %a0) {
 461   ; CHECK: vpslldq
 462   %res = call <2 x i64> @llvm.x86.sse2.psll.dq(<2 x i64> %a0, i32 7) ; <<2 x i64>> [#uses=1]
 463   ret <2 x i64> %res
 464 }
 465 declare <2 x i64> @llvm.x86.sse2.psll.dq(<2 x i64>, i32) nounwind readnone
 466
 467
 468 define <2 x i64> @test_x86_sse2_psll_dq_bs(<2 x i64> %a0) {
 469   ; CHECK: vpslldq
 470   %res = call <2 x i64> @llvm.x86.sse2.psll.dq.bs(<2 x i64> %a0, i32 7) ; <<2 x i64>> [#uses=1]
 471   ret <2 x i64> %res
 472 }
 473 declare <2 x i64> @llvm.x86.sse2.psll.dq.bs(<2 x i64>, i32) nounwind readnone
 474
 475
 476 define <2 x i64> @test_x86_sse2_psll_q(<2 x i64> %a0, <2 x i64> %a1) {
 477   ; CHECK: vpsllq
 478   %res = call <2 x i64> @llvm.x86.sse2.psll.q(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
 479   ret <2 x i64> %res
 480 }
 481 declare <2 x i64> @llvm.x86.sse2.psll.q(<2 x i64>, <2 x i64>) nounwind readnone
 482
 483
 484 define <8 x i16> @test_x86_sse2_psll_w(<8 x i16> %a0, <8 x i16> %a1) {
 485   ; CHECK: vpsllw
 486   %res = call <8 x i16> @llvm.x86.sse2.psll.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 487   ret <8 x i16> %res
 488 }
 489 declare <8 x i16> @llvm.x86.sse2.psll.w(<8 x i16>, <8 x i16>) nounwind readnone
 490
 491
 492 define <4 x i32> @test_x86_sse2_pslli_d(<4 x i32> %a0) {
 493   ; CHECK: vpslld
 494   %res = call <4 x i32> @llvm.x86.sse2.pslli.d(<4 x i32> %a0, i32 7) ; <<4 x i32>> [#uses=1]
 495   ret <4 x i32> %res
 496 }
 497 declare <4 x i32> @llvm.x86.sse2.pslli.d(<4 x i32>, i32) nounwind readnone
 498
 499
 500 define <2 x i64> @test_x86_sse2_pslli_q(<2 x i64> %a0) {
 501   ; CHECK: vpsllq
 502   %res = call <2 x i64> @llvm.x86.sse2.pslli.q(<2 x i64> %a0, i32 7) ; <<2 x i64>> [#uses=1]
 503   ret <2 x i64> %res
 504 }
 505 declare <2 x i64> @llvm.x86.sse2.pslli.q(<2 x i64>, i32) nounwind readnone
 506
 507
 508 define <8 x i16> @test_x86_sse2_pslli_w(<8 x i16> %a0) {
 509   ; CHECK: vpsllw
 510   %res = call <8 x i16> @llvm.x86.sse2.pslli.w(<8 x i16> %a0, i32 7) ; <<8 x i16>> [#uses=1]
 511   ret <8 x i16> %res
 512 }
 513 declare <8 x i16> @llvm.x86.sse2.pslli.w(<8 x i16>, i32) nounwind readnone
 514
 515
 516 define <4 x i32> @test_x86_sse2_psra_d(<4 x i32> %a0, <4 x i32> %a1) {
 517   ; CHECK: vpsrad
 518   %res = call <4 x i32> @llvm.x86.sse2.psra.d(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 519   ret <4 x i32> %res
 520 }
 521 declare <4 x i32> @llvm.x86.sse2.psra.d(<4 x i32>, <4 x i32>) nounwind readnone
 522
 523
 524 define <8 x i16> @test_x86_sse2_psra_w(<8 x i16> %a0, <8 x i16> %a1) {
 525   ; CHECK: vpsraw
 526   %res = call <8 x i16> @llvm.x86.sse2.psra.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 527   ret <8 x i16> %res
 528 }
 529 declare <8 x i16> @llvm.x86.sse2.psra.w(<8 x i16>, <8 x i16>) nounwind readnone
 530
 531
 532 define <4 x i32> @test_x86_sse2_psrai_d(<4 x i32> %a0) {
 533   ; CHECK: vpsrad
 534   %res = call <4 x i32> @llvm.x86.sse2.psrai.d(<4 x i32> %a0, i32 7) ; <<4 x i32>> [#uses=1]
 535   ret <4 x i32> %res
 536 }
 537 declare <4 x i32> @llvm.x86.sse2.psrai.d(<4 x i32>, i32) nounwind readnone
 538
 539
 540 define <8 x i16> @test_x86_sse2_psrai_w(<8 x i16> %a0) {
 541   ; CHECK: vpsraw
 542   %res = call <8 x i16> @llvm.x86.sse2.psrai.w(<8 x i16> %a0, i32 7) ; <<8 x i16>> [#uses=1]
 543   ret <8 x i16> %res
 544 }
 545 declare <8 x i16> @llvm.x86.sse2.psrai.w(<8 x i16>, i32) nounwind readnone
 546
 547
 548 define <4 x i32> @test_x86_sse2_psrl_d(<4 x i32> %a0, <4 x i32> %a1) {
 549   ; CHECK: vpsrld
 550   %res = call <4 x i32> @llvm.x86.sse2.psrl.d(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 551   ret <4 x i32> %res
 552 }
 553 declare <4 x i32> @llvm.x86.sse2.psrl.d(<4 x i32>, <4 x i32>) nounwind readnone
 554
 555
 556 define <2 x i64> @test_x86_sse2_psrl_dq(<2 x i64> %a0) {
 557   ; CHECK: vpsrldq
 558   %res = call <2 x i64> @llvm.x86.sse2.psrl.dq(<2 x i64> %a0, i32 7) ; <<2 x i64>> [#uses=1]
 559   ret <2 x i64> %res
 560 }
 561 declare <2 x i64> @llvm.x86.sse2.psrl.dq(<2 x i64>, i32) nounwind readnone
 562
 563
 564 define <2 x i64> @test_x86_sse2_psrl_dq_bs(<2 x i64> %a0) {
 565   ; CHECK: vpsrldq
 566   %res = call <2 x i64> @llvm.x86.sse2.psrl.dq.bs(<2 x i64> %a0, i32 7) ; <<2 x i64>> [#uses=1]
 567   ret <2 x i64> %res
 568 }
 569 declare <2 x i64> @llvm.x86.sse2.psrl.dq.bs(<2 x i64>, i32) nounwind readnone
 570
 571
 572 define <2 x i64> @test_x86_sse2_psrl_q(<2 x i64> %a0, <2 x i64> %a1) {
 573   ; CHECK: vpsrlq
 574   %res = call <2 x i64> @llvm.x86.sse2.psrl.q(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
 575   ret <2 x i64> %res
 576 }
 577 declare <2 x i64> @llvm.x86.sse2.psrl.q(<2 x i64>, <2 x i64>) nounwind readnone
 578
 579
 580 define <8 x i16> @test_x86_sse2_psrl_w(<8 x i16> %a0, <8 x i16> %a1) {
 581   ; CHECK: vpsrlw
 582   %res = call <8 x i16> @llvm.x86.sse2.psrl.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 583   ret <8 x i16> %res
 584 }
 585 declare <8 x i16> @llvm.x86.sse2.psrl.w(<8 x i16>, <8 x i16>) nounwind readnone
 586
 587
 588 define <4 x i32> @test_x86_sse2_psrli_d(<4 x i32> %a0) {
 589   ; CHECK: vpsrld
 590   %res = call <4 x i32> @llvm.x86.sse2.psrli.d(<4 x i32> %a0, i32 7) ; <<4 x i32>> [#uses=1]
 591   ret <4 x i32> %res
 592 }
 593 declare <4 x i32> @llvm.x86.sse2.psrli.d(<4 x i32>, i32) nounwind readnone
 594
 595
 596 define <2 x i64> @test_x86_sse2_psrli_q(<2 x i64> %a0) {
 597   ; CHECK: vpsrlq
 598   %res = call <2 x i64> @llvm.x86.sse2.psrli.q(<2 x i64> %a0, i32 7) ; <<2 x i64>> [#uses=1]
 599   ret <2 x i64> %res
 600 }
 601 declare <2 x i64> @llvm.x86.sse2.psrli.q(<2 x i64>, i32) nounwind readnone
 602
 603
 604 define <8 x i16> @test_x86_sse2_psrli_w(<8 x i16> %a0) {
 605   ; CHECK: vpsrlw
 606   %res = call <8 x i16> @llvm.x86.sse2.psrli.w(<8 x i16> %a0, i32 7) ; <<8 x i16>> [#uses=1]
 607   ret <8 x i16> %res
 608 }
 609 declare <8 x i16> @llvm.x86.sse2.psrli.w(<8 x i16>, i32) nounwind readnone
 610
 611
 612 define <16 x i8> @test_x86_sse2_psubs_b(<16 x i8> %a0, <16 x i8> %a1) {
 613   ; CHECK: vpsubsb
 614   %res = call <16 x i8> @llvm.x86.sse2.psubs.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 615   ret <16 x i8> %res
 616 }
 617 declare <16 x i8> @llvm.x86.sse2.psubs.b(<16 x i8>, <16 x i8>) nounwind readnone
 618
 619
 620 define <8 x i16> @test_x86_sse2_psubs_w(<8 x i16> %a0, <8 x i16> %a1) {
 621   ; CHECK: vpsubsw
 622   %res = call <8 x i16> @llvm.x86.sse2.psubs.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 623   ret <8 x i16> %res
 624 }
 625 declare <8 x i16> @llvm.x86.sse2.psubs.w(<8 x i16>, <8 x i16>) nounwind readnone
 626
 627
 628 define <16 x i8> @test_x86_sse2_psubus_b(<16 x i8> %a0, <16 x i8> %a1) {
 629   ; CHECK: vpsubusb
 630   %res = call <16 x i8> @llvm.x86.sse2.psubus.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 631   ret <16 x i8> %res
 632 }
 633 declare <16 x i8> @llvm.x86.sse2.psubus.b(<16 x i8>, <16 x i8>) nounwind readnone
 634
 635
 636 define <8 x i16> @test_x86_sse2_psubus_w(<8 x i16> %a0, <8 x i16> %a1) {
 637   ; CHECK: vpsubusw
 638   %res = call <8 x i16> @llvm.x86.sse2.psubus.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 639   ret <8 x i16> %res
 640 }
 641 declare <8 x i16> @llvm.x86.sse2.psubus.w(<8 x i16>, <8 x i16>) nounwind readnone
 642
 643
 644 define <2 x double> @test_x86_sse2_sqrt_pd(<2 x double> %a0) {
 645   ; CHECK: vsqrtpd
 646   %res = call <2 x double> @llvm.x86.sse2.sqrt.pd(<2 x double> %a0) ; <<2 x double>> [#uses=1]
 647   ret <2 x double> %res
 648 }
 649 declare <2 x double> @llvm.x86.sse2.sqrt.pd(<2 x double>) nounwind readnone
 650
 651
 652 define <2 x double> @test_x86_sse2_sqrt_sd(<2 x double> %a0) {
 653   ; CHECK: vsqrtsd
 654   %res = call <2 x double> @llvm.x86.sse2.sqrt.sd(<2 x double> %a0) ; <<2 x double>> [#uses=1]
 655   ret <2 x double> %res
 656 }
 657 declare <2 x double> @llvm.x86.sse2.sqrt.sd(<2 x double>) nounwind readnone
 658
 659
 660 define void @test_x86_sse2_storel_dq(i8* %a0, <4 x i32> %a1) {
 661   ; CHECK: test_x86_sse2_storel_dq
 662   ; CHECK: movl
 663   ; CHECK: vmovq
 664   call void @llvm.x86.sse2.storel.dq(i8* %a0, <4 x i32> %a1)
 665   ret void
 666 }
 667 declare void @llvm.x86.sse2.storel.dq(i8*, <4 x i32>) nounwind
 668
 669
 670 define void @test_x86_sse2_storeu_dq(i8* %a0, <16 x i8> %a1) {
 671   ; CHECK: test_x86_sse2_storeu_dq
 672   ; CHECK: movl
 673   ; CHECK: vmovdqu
 674   call void @llvm.x86.sse2.storeu.dq(i8* %a0, <16 x i8> %a1)
 675   ret void
 676 }
 677 declare void @llvm.x86.sse2.storeu.dq(i8*, <16 x i8>) nounwind
 678
 679
 680 define void @test_x86_sse2_storeu_pd(i8* %a0, <2 x double> %a1) {
 681   ; CHECK: test_x86_sse2_storeu_pd
 682   ; CHECK: movl
 683   ; CHECK: vmovupd
 684   %a2 = fadd <2 x double> %a1, <double 0x0, double 0x4200000000000000>
 685   call void @llvm.x86.sse2.storeu.pd(i8* %a0, <2 x double> %a2)
 686   ret void
 687 }
 688 declare void @llvm.x86.sse2.storeu.pd(i8*, <2 x double>) nounwind
 689
 690
 691 define <2 x double> @test_x86_sse2_sub_sd(<2 x double> %a0, <2 x double> %a1) {
 692   ; CHECK: test_x86_sse2_sub_sd
 693   ; CHECK: vsubsd
 694   %res = call <2 x double> @llvm.x86.sse2.sub.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 695   ret <2 x double> %res
 696 }
 697 declare <2 x double> @llvm.x86.sse2.sub.sd(<2 x double>, <2 x double>) nounwind readnone
 698
 699
 700 define i32 @test_x86_sse2_ucomieq_sd(<2 x double> %a0, <2 x double> %a1) {
 701   ; CHECK: vucomisd
 702   ; CHECK: sete
 703   ; CHECK: movzbl
 704   %res = call i32 @llvm.x86.sse2.ucomieq.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 705   ret i32 %res
 706 }
 707 declare i32 @llvm.x86.sse2.ucomieq.sd(<2 x double>, <2 x double>) nounwind readnone
 708
 709
 710 define i32 @test_x86_sse2_ucomige_sd(<2 x double> %a0, <2 x double> %a1) {
 711   ; CHECK: vucomisd
 712   ; CHECK: setae
 713   ; CHECK: movzbl
 714   %res = call i32 @llvm.x86.sse2.ucomige.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 715   ret i32 %res
 716 }
 717 declare i32 @llvm.x86.sse2.ucomige.sd(<2 x double>, <2 x double>) nounwind readnone
 718
 719
 720 define i32 @test_x86_sse2_ucomigt_sd(<2 x double> %a0, <2 x double> %a1) {
 721   ; CHECK: vucomisd
 722   ; CHECK: seta
 723   ; CHECK: movzbl
 724   %res = call i32 @llvm.x86.sse2.ucomigt.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 725   ret i32 %res
 726 }
 727 declare i32 @llvm.x86.sse2.ucomigt.sd(<2 x double>, <2 x double>) nounwind readnone
 728
 729
 730 define i32 @test_x86_sse2_ucomile_sd(<2 x double> %a0, <2 x double> %a1) {
 731   ; CHECK: vucomisd
 732   ; CHECK: setbe
 733   ; CHECK: movzbl
 734   %res = call i32 @llvm.x86.sse2.ucomile.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 735   ret i32 %res
 736 }
 737 declare i32 @llvm.x86.sse2.ucomile.sd(<2 x double>, <2 x double>) nounwind readnone
 738
 739
 740 define i32 @test_x86_sse2_ucomilt_sd(<2 x double> %a0, <2 x double> %a1) {
 741   ; CHECK: vucomisd
 742   ; CHECK: sbbl
 743   %res = call i32 @llvm.x86.sse2.ucomilt.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 744   ret i32 %res
 745 }
 746 declare i32 @llvm.x86.sse2.ucomilt.sd(<2 x double>, <2 x double>) nounwind readnone
 747
 748
 749 define i32 @test_x86_sse2_ucomineq_sd(<2 x double> %a0, <2 x double> %a1) {
 750   ; CHECK: vucomisd
 751   ; CHECK: setne
 752   ; CHECK: movzbl
 753   %res = call i32 @llvm.x86.sse2.ucomineq.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 754   ret i32 %res
 755 }
 756 declare i32 @llvm.x86.sse2.ucomineq.sd(<2 x double>, <2 x double>) nounwind readnone
 757
 758
 759 define <2 x double> @test_x86_sse3_addsub_pd(<2 x double> %a0, <2 x double> %a1) {
 760   ; CHECK: vaddsubpd
 761   %res = call <2 x double> @llvm.x86.sse3.addsub.pd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 762   ret <2 x double> %res
 763 }
 764 declare <2 x double> @llvm.x86.sse3.addsub.pd(<2 x double>, <2 x double>) nounwind readnone
 765
 766
 767 define <4 x float> @test_x86_sse3_addsub_ps(<4 x float> %a0, <4 x float> %a1) {
 768   ; CHECK: vaddsubps
 769   %res = call <4 x float> @llvm.x86.sse3.addsub.ps(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
 770   ret <4 x float> %res
 771 }
 772 declare <4 x float> @llvm.x86.sse3.addsub.ps(<4 x float>, <4 x float>) nounwind readnone
 773
 774
 775 define <2 x double> @test_x86_sse3_hadd_pd(<2 x double> %a0, <2 x double> %a1) {
 776   ; CHECK: vhaddpd
 777   %res = call <2 x double> @llvm.x86.sse3.hadd.pd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 778   ret <2 x double> %res
 779 }
 780 declare <2 x double> @llvm.x86.sse3.hadd.pd(<2 x double>, <2 x double>) nounwind readnone
 781
 782
 783 define <4 x float> @test_x86_sse3_hadd_ps(<4 x float> %a0, <4 x float> %a1) {
 784   ; CHECK: vhaddps
 785   %res = call <4 x float> @llvm.x86.sse3.hadd.ps(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
 786   ret <4 x float> %res
 787 }
 788 declare <4 x float> @llvm.x86.sse3.hadd.ps(<4 x float>, <4 x float>) nounwind readnone
 789
 790
 791 define <2 x double> @test_x86_sse3_hsub_pd(<2 x double> %a0, <2 x double> %a1) {
 792   ; CHECK: vhsubpd
 793   %res = call <2 x double> @llvm.x86.sse3.hsub.pd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 794   ret <2 x double> %res
 795 }
 796 declare <2 x double> @llvm.x86.sse3.hsub.pd(<2 x double>, <2 x double>) nounwind readnone
 797
 798
 799 define <4 x float> @test_x86_sse3_hsub_ps(<4 x float> %a0, <4 x float> %a1) {
 800   ; CHECK: vhsubps
 801   %res = call <4 x float> @llvm.x86.sse3.hsub.ps(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
 802   ret <4 x float> %res
 803 }
 804 declare <4 x float> @llvm.x86.sse3.hsub.ps(<4 x float>, <4 x float>) nounwind readnone
 805
 806
 807 define <16 x i8> @test_x86_sse3_ldu_dq(i8* %a0) {
 808   ; CHECK: movl
 809   ; CHECK: vlddqu
 810   %res = call <16 x i8> @llvm.x86.sse3.ldu.dq(i8* %a0) ; <<16 x i8>> [#uses=1]
 811   ret <16 x i8> %res
 812 }
 813 declare <16 x i8> @llvm.x86.sse3.ldu.dq(i8*) nounwind readonly
 814
 815
 816 define <2 x double> @test_x86_sse41_blendpd(<2 x double> %a0, <2 x double> %a1) {
 817   ; CHECK: vblendpd
 818   %res = call <2 x double> @llvm.x86.sse41.blendpd(<2 x double> %a0, <2 x double> %a1, i32 7) ; <<2 x double>> [#uses=1]
 819   ret <2 x double> %res
 820 }
 821 declare <2 x double> @llvm.x86.sse41.blendpd(<2 x double>, <2 x double>, i32) nounwind readnone
 822
 823
 824 define <4 x float> @test_x86_sse41_blendps(<4 x float> %a0, <4 x float> %a1) {
 825   ; CHECK: vblendps
 826   %res = call <4 x float> @llvm.x86.sse41.blendps(<4 x float> %a0, <4 x float> %a1, i32 7) ; <<4 x float>> [#uses=1]
 827   ret <4 x float> %res
 828 }
 829 declare <4 x float> @llvm.x86.sse41.blendps(<4 x float>, <4 x float>, i32) nounwind readnone
 830
 831
 832 define <2 x double> @test_x86_sse41_blendvpd(<2 x double> %a0, <2 x double> %a1, <2 x double> %a2) {
 833   ; CHECK: vblendvpd
 834   %res = call <2 x double> @llvm.x86.sse41.blendvpd(<2 x double> %a0, <2 x double> %a1, <2 x double> %a2) ; <<2 x double>> [#uses=1]
 835   ret <2 x double> %res
 836 }
 837 declare <2 x double> @llvm.x86.sse41.blendvpd(<2 x double>, <2 x double>, <2 x double>) nounwind readnone
 838
 839
 840 define <4 x float> @test_x86_sse41_blendvps(<4 x float> %a0, <4 x float> %a1, <4 x float> %a2) {
 841   ; CHECK: vblendvps
 842   %res = call <4 x float> @llvm.x86.sse41.blendvps(<4 x float> %a0, <4 x float> %a1, <4 x float> %a2) ; <<4 x float>> [#uses=1]
 843   ret <4 x float> %res
 844 }
 845 declare <4 x float> @llvm.x86.sse41.blendvps(<4 x float>, <4 x float>, <4 x float>) nounwind readnone
 846
 847
 848 define <2 x double> @test_x86_sse41_dppd(<2 x double> %a0, <2 x double> %a1) {
 849   ; CHECK: vdppd
 850   %res = call <2 x double> @llvm.x86.sse41.dppd(<2 x double> %a0, <2 x double> %a1, i32 7) ; <<2 x double>> [#uses=1]
 851   ret <2 x double> %res
 852 }
 853 declare <2 x double> @llvm.x86.sse41.dppd(<2 x double>, <2 x double>, i32) nounwind readnone
 854
 855
 856 define <4 x float> @test_x86_sse41_dpps(<4 x float> %a0, <4 x float> %a1) {
 857   ; CHECK: vdpps
 858   %res = call <4 x float> @llvm.x86.sse41.dpps(<4 x float> %a0, <4 x float> %a1, i32 7) ; <<4 x float>> [#uses=1]
 859   ret <4 x float> %res
 860 }
 861 declare <4 x float> @llvm.x86.sse41.dpps(<4 x float>, <4 x float>, i32) nounwind readnone
 862
 863
 864 define <4 x float> @test_x86_sse41_insertps(<4 x float> %a0, <4 x float> %a1) {
 865   ; CHECK: vinsertps
 866   %res = call <4 x float> @llvm.x86.sse41.insertps(<4 x float> %a0, <4 x float> %a1, i32 7) ; <<4 x float>> [#uses=1]
 867   ret <4 x float> %res
 868 }
 869 declare <4 x float> @llvm.x86.sse41.insertps(<4 x float>, <4 x float>, i32) nounwind readnone
 870
 871
 872
 873 define <8 x i16> @test_x86_sse41_mpsadbw(<16 x i8> %a0, <16 x i8> %a1) {
 874   ; CHECK: vmpsadbw
 875   %res = call <8 x i16> @llvm.x86.sse41.mpsadbw(<16 x i8> %a0, <16 x i8> %a1, i32 7) ; <<8 x i16>> [#uses=1]
 876   ret <8 x i16> %res
 877 }
 878 declare <8 x i16> @llvm.x86.sse41.mpsadbw(<16 x i8>, <16 x i8>, i32) nounwind readnone
 879
 880
 881 define <8 x i16> @test_x86_sse41_packusdw(<4 x i32> %a0, <4 x i32> %a1) {
 882   ; CHECK: vpackusdw
 883   %res = call <8 x i16> @llvm.x86.sse41.packusdw(<4 x i32> %a0, <4 x i32> %a1) ; <<8 x i16>> [#uses=1]
 884   ret <8 x i16> %res
 885 }
 886 declare <8 x i16> @llvm.x86.sse41.packusdw(<4 x i32>, <4 x i32>) nounwind readnone
 887
 888
 889 define <16 x i8> @test_x86_sse41_pblendvb(<16 x i8> %a0, <16 x i8> %a1, <16 x i8> %a2) {
 890   ; CHECK: vpblendvb
 891   %res = call <16 x i8> @llvm.x86.sse41.pblendvb(<16 x i8> %a0, <16 x i8> %a1, <16 x i8> %a2) ; <<16 x i8>> [#uses=1]
 892   ret <16 x i8> %res
 893 }
 894 declare <16 x i8> @llvm.x86.sse41.pblendvb(<16 x i8>, <16 x i8>, <16 x i8>) nounwind readnone
 895
 896
 897 define <8 x i16> @test_x86_sse41_pblendw(<8 x i16> %a0, <8 x i16> %a1) {
 898   ; CHECK: vpblendw
 899   %res = call <8 x i16> @llvm.x86.sse41.pblendw(<8 x i16> %a0, <8 x i16> %a1, i32 7) ; <<8 x i16>> [#uses=1]
 900   ret <8 x i16> %res
 901 }
 902 declare <8 x i16> @llvm.x86.sse41.pblendw(<8 x i16>, <8 x i16>, i32) nounwind readnone
 903
 904
 905 define <8 x i16> @test_x86_sse41_phminposuw(<8 x i16> %a0) {
 906   ; CHECK: vphminposuw
 907   %res = call <8 x i16> @llvm.x86.sse41.phminposuw(<8 x i16> %a0) ; <<8 x i16>> [#uses=1]
 908   ret <8 x i16> %res
 909 }
 910 declare <8 x i16> @llvm.x86.sse41.phminposuw(<8 x i16>) nounwind readnone
 911
 912
 913 define <16 x i8> @test_x86_sse41_pmaxsb(<16 x i8> %a0, <16 x i8> %a1) {
 914   ; CHECK: vpmaxsb
 915   %res = call <16 x i8> @llvm.x86.sse41.pmaxsb(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 916   ret <16 x i8> %res
 917 }
 918 declare <16 x i8> @llvm.x86.sse41.pmaxsb(<16 x i8>, <16 x i8>) nounwind readnone
 919
 920
 921 define <4 x i32> @test_x86_sse41_pmaxsd(<4 x i32> %a0, <4 x i32> %a1) {
 922   ; CHECK: vpmaxsd
 923   %res = call <4 x i32> @llvm.x86.sse41.pmaxsd(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 924   ret <4 x i32> %res
 925 }
 926 declare <4 x i32> @llvm.x86.sse41.pmaxsd(<4 x i32>, <4 x i32>) nounwind readnone
 927
 928
 929 define <4 x i32> @test_x86_sse41_pmaxud(<4 x i32> %a0, <4 x i32> %a1) {
 930   ; CHECK: vpmaxud
 931   %res = call <4 x i32> @llvm.x86.sse41.pmaxud(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 932   ret <4 x i32> %res
 933 }
 934 declare <4 x i32> @llvm.x86.sse41.pmaxud(<4 x i32>, <4 x i32>) nounwind readnone
 935
 936
 937 define <8 x i16> @test_x86_sse41_pmaxuw(<8 x i16> %a0, <8 x i16> %a1) {
 938   ; CHECK: vpmaxuw
 939   %res = call <8 x i16> @llvm.x86.sse41.pmaxuw(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 940   ret <8 x i16> %res
 941 }
 942 declare <8 x i16> @llvm.x86.sse41.pmaxuw(<8 x i16>, <8 x i16>) nounwind readnone
 943
 944
 945 define <16 x i8> @test_x86_sse41_pminsb(<16 x i8> %a0, <16 x i8> %a1) {
 946   ; CHECK: vpminsb
 947   %res = call <16 x i8> @llvm.x86.sse41.pminsb(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 948   ret <16 x i8> %res
 949 }
 950 declare <16 x i8> @llvm.x86.sse41.pminsb(<16 x i8>, <16 x i8>) nounwind readnone
 951
 952
 953 define <4 x i32> @test_x86_sse41_pminsd(<4 x i32> %a0, <4 x i32> %a1) {
 954   ; CHECK: vpminsd
 955   %res = call <4 x i32> @llvm.x86.sse41.pminsd(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 956   ret <4 x i32> %res
 957 }
 958 declare <4 x i32> @llvm.x86.sse41.pminsd(<4 x i32>, <4 x i32>) nounwind readnone
 959
 960
 961 define <4 x i32> @test_x86_sse41_pminud(<4 x i32> %a0, <4 x i32> %a1) {
 962   ; CHECK: vpminud
 963   %res = call <4 x i32> @llvm.x86.sse41.pminud(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 964   ret <4 x i32> %res
 965 }
 966 declare <4 x i32> @llvm.x86.sse41.pminud(<4 x i32>, <4 x i32>) nounwind readnone
 967
 968
 969 define <8 x i16> @test_x86_sse41_pminuw(<8 x i16> %a0, <8 x i16> %a1) {
 970   ; CHECK: vpminuw
 971   %res = call <8 x i16> @llvm.x86.sse41.pminuw(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 972   ret <8 x i16> %res
 973 }
 974 declare <8 x i16> @llvm.x86.sse41.pminuw(<8 x i16>, <8 x i16>) nounwind readnone
 975
 976
 977 define <4 x i32> @test_x86_sse41_pmovsxbd(<16 x i8> %a0) {
 978   ; CHECK: vpmovsxbd
 979   %res = call <4 x i32> @llvm.x86.sse41.pmovsxbd(<16 x i8> %a0) ; <<4 x i32>> [#uses=1]
 980   ret <4 x i32> %res
 981 }
 982 declare <4 x i32> @llvm.x86.sse41.pmovsxbd(<16 x i8>) nounwind readnone
 983
 984
 985 define <2 x i64> @test_x86_sse41_pmovsxbq(<16 x i8> %a0) {
 986   ; CHECK: vpmovsxbq
 987   %res = call <2 x i64> @llvm.x86.sse41.pmovsxbq(<16 x i8> %a0) ; <<2 x i64>> [#uses=1]
 988   ret <2 x i64> %res
 989 }
 990 declare <2 x i64> @llvm.x86.sse41.pmovsxbq(<16 x i8>) nounwind readnone
 991
 992
 993 define <8 x i16> @test_x86_sse41_pmovsxbw(<16 x i8> %a0) {
 994   ; CHECK: vpmovsxbw
 995   %res = call <8 x i16> @llvm.x86.sse41.pmovsxbw(<16 x i8> %a0) ; <<8 x i16>> [#uses=1]
 996   ret <8 x i16> %res
 997 }
 998 declare <8 x i16> @llvm.x86.sse41.pmovsxbw(<16 x i8>) nounwind readnone
 999
1000
1001 define <2 x i64> @test_x86_sse41_pmovsxdq(<4 x i32> %a0) {
1002   ; CHECK: vpmovsxdq
1003   %res = call <2 x i64> @llvm.x86.sse41.pmovsxdq(<4 x i32> %a0) ; <<2 x i64>> [#uses=1]
1004   ret <2 x i64> %res
1005 }
1006 declare <2 x i64> @llvm.x86.sse41.pmovsxdq(<4 x i32>) nounwind readnone
1007
1008
1009 define <4 x i32> @test_x86_sse41_pmovsxwd(<8 x i16> %a0) {
1010   ; CHECK: vpmovsxwd
1011   %res = call <4 x i32> @llvm.x86.sse41.pmovsxwd(<8 x i16> %a0) ; <<4 x i32>> [#uses=1]
1012   ret <4 x i32> %res
1013 }
1014 declare <4 x i32> @llvm.x86.sse41.pmovsxwd(<8 x i16>) nounwind readnone
1015
1016
1017 define <2 x i64> @test_x86_sse41_pmovsxwq(<8 x i16> %a0) {
1018   ; CHECK: vpmovsxwq
1019   %res = call <2 x i64> @llvm.x86.sse41.pmovsxwq(<8 x i16> %a0) ; <<2 x i64>> [#uses=1]
1020   ret <2 x i64> %res
1021 }
1022 declare <2 x i64> @llvm.x86.sse41.pmovsxwq(<8 x i16>) nounwind readnone
1023
1024
1025 define <4 x i32> @test_x86_sse41_pmovzxbd(<16 x i8> %a0) {
1026   ; CHECK: vpmovzxbd
1027   %res = call <4 x i32> @llvm.x86.sse41.pmovzxbd(<16 x i8> %a0) ; <<4 x i32>> [#uses=1]
1028   ret <4 x i32> %res
1029 }
1030 declare <4 x i32> @llvm.x86.sse41.pmovzxbd(<16 x i8>) nounwind readnone
1031
1032
1033 define <2 x i64> @test_x86_sse41_pmovzxbq(<16 x i8> %a0) {
1034   ; CHECK: vpmovzxbq
1035   %res = call <2 x i64> @llvm.x86.sse41.pmovzxbq(<16 x i8> %a0) ; <<2 x i64>> [#uses=1]
1036   ret <2 x i64> %res
1037 }
1038 declare <2 x i64> @llvm.x86.sse41.pmovzxbq(<16 x i8>) nounwind readnone
1039
1040
1041 define <8 x i16> @test_x86_sse41_pmovzxbw(<16 x i8> %a0) {
1042   ; CHECK: vpmovzxbw
1043   %res = call <8 x i16> @llvm.x86.sse41.pmovzxbw(<16 x i8> %a0) ; <<8 x i16>> [#uses=1]
1044   ret <8 x i16> %res
1045 }
1046 declare <8 x i16> @llvm.x86.sse41.pmovzxbw(<16 x i8>) nounwind readnone
1047
1048
1049 define <2 x i64> @test_x86_sse41_pmovzxdq(<4 x i32> %a0) {
1050   ; CHECK: vpmovzxdq
1051   %res = call <2 x i64> @llvm.x86.sse41.pmovzxdq(<4 x i32> %a0) ; <<2 x i64>> [#uses=1]
1052   ret <2 x i64> %res
1053 }
1054 declare <2 x i64> @llvm.x86.sse41.pmovzxdq(<4 x i32>) nounwind readnone
1055
1056
1057 define <4 x i32> @test_x86_sse41_pmovzxwd(<8 x i16> %a0) {
1058   ; CHECK: vpmovzxwd
1059   %res = call <4 x i32> @llvm.x86.sse41.pmovzxwd(<8 x i16> %a0) ; <<4 x i32>> [#uses=1]
1060   ret <4 x i32> %res
1061 }
1062 declare <4 x i32> @llvm.x86.sse41.pmovzxwd(<8 x i16>) nounwind readnone
1063
1064
1065 define <2 x i64> @test_x86_sse41_pmovzxwq(<8 x i16> %a0) {
1066   ; CHECK: vpmovzxwq
1067   %res = call <2 x i64> @llvm.x86.sse41.pmovzxwq(<8 x i16> %a0) ; <<2 x i64>> [#uses=1]
1068   ret <2 x i64> %res
1069 }
1070 declare <2 x i64> @llvm.x86.sse41.pmovzxwq(<8 x i16>) nounwind readnone
1071
1072
1073 define <2 x i64> @test_x86_sse41_pmuldq(<4 x i32> %a0, <4 x i32> %a1) {
1074   ; CHECK: vpmuldq
1075   %res = call <2 x i64> @llvm.x86.sse41.pmuldq(<4 x i32> %a0, <4 x i32> %a1) ; <<2 x i64>> [#uses=1]
1076   ret <2 x i64> %res
1077 }
1078 declare <2 x i64> @llvm.x86.sse41.pmuldq(<4 x i32>, <4 x i32>) nounwind readnone
1079
1080
1081 define i32 @test_x86_sse41_ptestc(<4 x float> %a0, <4 x float> %a1) {
1082   ; CHECK: vptest
1083   ; CHECK: sbbl
1084   %res = call i32 @llvm.x86.sse41.ptestc(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1085   ret i32 %res
1086 }
1087 declare i32 @llvm.x86.sse41.ptestc(<4 x float>, <4 x float>) nounwind readnone
1088
1089
1090 define i32 @test_x86_sse41_ptestnzc(<4 x float> %a0, <4 x float> %a1) {
1091   ; CHECK: vptest
1092   ; CHECK: seta
1093   ; CHECK: movzbl
1094   %res = call i32 @llvm.x86.sse41.ptestnzc(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1095   ret i32 %res
1096 }
1097 declare i32 @llvm.x86.sse41.ptestnzc(<4 x float>, <4 x float>) nounwind readnone
1098
1099
1100 define i32 @test_x86_sse41_ptestz(<4 x float> %a0, <4 x float> %a1) {
1101   ; CHECK: vptest
1102   ; CHECK: sete
1103   ; CHECK: movzbl
1104   %res = call i32 @llvm.x86.sse41.ptestz(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1105   ret i32 %res
1106 }
1107 declare i32 @llvm.x86.sse41.ptestz(<4 x float>, <4 x float>) nounwind readnone
1108
1109
1110 define <2 x double> @test_x86_sse41_round_pd(<2 x double> %a0) {
1111   ; CHECK: vroundpd
1112   %res = call <2 x double> @llvm.x86.sse41.round.pd(<2 x double> %a0, i32 7) ; <<2 x double>> [#uses=1]
1113   ret <2 x double> %res
1114 }
1115 declare <2 x double> @llvm.x86.sse41.round.pd(<2 x double>, i32) nounwind readnone
1116
1117
1118 define <4 x float> @test_x86_sse41_round_ps(<4 x float> %a0) {
1119   ; CHECK: vroundps
1120   %res = call <4 x float> @llvm.x86.sse41.round.ps(<4 x float> %a0, i32 7) ; <<4 x float>> [#uses=1]
1121   ret <4 x float> %res
1122 }
1123 declare <4 x float> @llvm.x86.sse41.round.ps(<4 x float>, i32) nounwind readnone
1124
1125
1126 define <2 x double> @test_x86_sse41_round_sd(<2 x double> %a0, <2 x double> %a1) {
1127   ; CHECK: vroundsd
1128   %res = call <2 x double> @llvm.x86.sse41.round.sd(<2 x double> %a0, <2 x double> %a1, i32 7) ; <<2 x double>> [#uses=1]
1129   ret <2 x double> %res
1130 }
1131 declare <2 x double> @llvm.x86.sse41.round.sd(<2 x double>, <2 x double>, i32) nounwind readnone
1132
1133
1134 define <4 x float> @test_x86_sse41_round_ss(<4 x float> %a0, <4 x float> %a1) {
1135   ; CHECK: vroundss
1136   %res = call <4 x float> @llvm.x86.sse41.round.ss(<4 x float> %a0, <4 x float> %a1, i32 7) ; <<4 x float>> [#uses=1]
1137   ret <4 x float> %res
1138 }
1139 declare <4 x float> @llvm.x86.sse41.round.ss(<4 x float>, <4 x float>, i32) nounwind readnone
1140
1141
1142 define i32 @test_x86_sse42_pcmpestri128(<16 x i8> %a0, <16 x i8> %a2) {
1143   ; CHECK: movl
1144   ; CHECK: movl
1145   ; CHECK: vpcmpestri
1146   ; CHECK: movl
1147   %res = call i32 @llvm.x86.sse42.pcmpestri128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1148   ret i32 %res
1149 }
1150 declare i32 @llvm.x86.sse42.pcmpestri128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1151
1152
1153 define i32 @test_x86_sse42_pcmpestria128(<16 x i8> %a0, <16 x i8> %a2) {
1154   ; CHECK: movl
1155   ; CHECK: movl
1156   ; CHECK: vpcmpestri
1157   ; CHECK: movl
1158   %res = call i32 @llvm.x86.sse42.pcmpestria128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1159   ret i32 %res
1160 }
1161 declare i32 @llvm.x86.sse42.pcmpestria128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1162
1163
1164 define i32 @test_x86_sse42_pcmpestric128(<16 x i8> %a0, <16 x i8> %a2) {
1165   ; CHECK: movl
1166   ; CHECK: movl
1167   ; CHECK: vpcmpestri
1168   ; CHECK: movl
1169   %res = call i32 @llvm.x86.sse42.pcmpestric128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1170   ret i32 %res
1171 }
1172 declare i32 @llvm.x86.sse42.pcmpestric128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1173
1174
1175 define i32 @test_x86_sse42_pcmpestrio128(<16 x i8> %a0, <16 x i8> %a2) {
1176   ; CHECK: movl
1177   ; CHECK: movl
1178   ; CHECK: vpcmpestri
1179   ; CHECK: movl
1180   %res = call i32 @llvm.x86.sse42.pcmpestrio128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1181   ret i32 %res
1182 }
1183 declare i32 @llvm.x86.sse42.pcmpestrio128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1184
1185
1186 define i32 @test_x86_sse42_pcmpestris128(<16 x i8> %a0, <16 x i8> %a2) {
1187   ; CHECK: movl
1188   ; CHECK: movl
1189   ; CHECK: vpcmpestri
1190   ; CHECK: movl
1191   %res = call i32 @llvm.x86.sse42.pcmpestris128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1192   ret i32 %res
1193 }
1194 declare i32 @llvm.x86.sse42.pcmpestris128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1195
1196
1197 define i32 @test_x86_sse42_pcmpestriz128(<16 x i8> %a0, <16 x i8> %a2) {
1198   ; CHECK: movl
1199   ; CHECK: movl
1200   ; CHECK: vpcmpestri
1201   ; CHECK: movl
1202   %res = call i32 @llvm.x86.sse42.pcmpestriz128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1203   ret i32 %res
1204 }
1205 declare i32 @llvm.x86.sse42.pcmpestriz128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1206
1207
1208 define <16 x i8> @test_x86_sse42_pcmpestrm128(<16 x i8> %a0, <16 x i8> %a2) {
1209   ; CHECK: movl
1210   ; CHECK: movl
1211   ; CHECK: vpcmpestrm
1212   %res = call <16 x i8> @llvm.x86.sse42.pcmpestrm128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <<16 x i8>> [#uses=1]
1213   ret <16 x i8> %res
1214 }
1215 declare <16 x i8> @llvm.x86.sse42.pcmpestrm128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1216
1217
1218 define i32 @test_x86_sse42_pcmpistri128(<16 x i8> %a0, <16 x i8> %a1) {
1219   ; CHECK: vpcmpistri
1220   ; CHECK: movl
1221   %res = call i32 @llvm.x86.sse42.pcmpistri128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1222   ret i32 %res
1223 }
1224 declare i32 @llvm.x86.sse42.pcmpistri128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1225
1226
1227 define i32 @test_x86_sse42_pcmpistria128(<16 x i8> %a0, <16 x i8> %a1) {
1228   ; CHECK: vpcmpistri
1229   ; CHECK: movl
1230   %res = call i32 @llvm.x86.sse42.pcmpistria128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1231   ret i32 %res
1232 }
1233 declare i32 @llvm.x86.sse42.pcmpistria128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1234
1235
1236 define i32 @test_x86_sse42_pcmpistric128(<16 x i8> %a0, <16 x i8> %a1) {
1237   ; CHECK: vpcmpistri
1238   ; CHECK: movl
1239   %res = call i32 @llvm.x86.sse42.pcmpistric128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1240   ret i32 %res
1241 }
1242 declare i32 @llvm.x86.sse42.pcmpistric128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1243
1244
1245 define i32 @test_x86_sse42_pcmpistrio128(<16 x i8> %a0, <16 x i8> %a1) {
1246   ; CHECK: vpcmpistri
1247   ; CHECK: movl
1248   %res = call i32 @llvm.x86.sse42.pcmpistrio128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1249   ret i32 %res
1250 }
1251 declare i32 @llvm.x86.sse42.pcmpistrio128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1252
1253
1254 define i32 @test_x86_sse42_pcmpistris128(<16 x i8> %a0, <16 x i8> %a1) {
1255   ; CHECK: vpcmpistri
1256   ; CHECK: movl
1257   %res = call i32 @llvm.x86.sse42.pcmpistris128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1258   ret i32 %res
1259 }
1260 declare i32 @llvm.x86.sse42.pcmpistris128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1261
1262
1263 define i32 @test_x86_sse42_pcmpistriz128(<16 x i8> %a0, <16 x i8> %a1) {
1264   ; CHECK: vpcmpistri
1265   ; CHECK: movl
1266   %res = call i32 @llvm.x86.sse42.pcmpistriz128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1267   ret i32 %res
1268 }
1269 declare i32 @llvm.x86.sse42.pcmpistriz128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1270
1271
1272 define <16 x i8> @test_x86_sse42_pcmpistrm128(<16 x i8> %a0, <16 x i8> %a1) {
1273   ; CHECK: vpcmpistrm
1274   %res = call <16 x i8> @llvm.x86.sse42.pcmpistrm128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <<16 x i8>> [#uses=1]
1275   ret <16 x i8> %res
1276 }
1277 declare <16 x i8> @llvm.x86.sse42.pcmpistrm128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1278
1279
1280 define <4 x float> @test_x86_sse_add_ss(<4 x float> %a0, <4 x float> %a1) {
1281   ; CHECK: vaddss
1282   %res = call <4 x float> @llvm.x86.sse.add.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1283   ret <4 x float> %res
1284 }
1285 declare <4 x float> @llvm.x86.sse.add.ss(<4 x float>, <4 x float>) nounwind readnone
1286
1287
1288 define <4 x float> @test_x86_sse_cmp_ps(<4 x float> %a0, <4 x float> %a1) {
1289   ; CHECK: vcmpordps
1290   %res = call <4 x float> @llvm.x86.sse.cmp.ps(<4 x float> %a0, <4 x float> %a1, i8 7) ; <<4 x float>> [#uses=1]
1291   ret <4 x float> %res
1292 }
1293 declare <4 x float> @llvm.x86.sse.cmp.ps(<4 x float>, <4 x float>, i8) nounwind readnone
1294
1295
1296 define <4 x float> @test_x86_sse_cmp_ss(<4 x float> %a0, <4 x float> %a1) {
1297   ; CHECK: vcmpordss
1298   %res = call <4 x float> @llvm.x86.sse.cmp.ss(<4 x float> %a0, <4 x float> %a1, i8 7) ; <<4 x float>> [#uses=1]
1299   ret <4 x float> %res
1300 }
1301 declare <4 x float> @llvm.x86.sse.cmp.ss(<4 x float>, <4 x float>, i8) nounwind readnone
1302
1303
1304 define i32 @test_x86_sse_comieq_ss(<4 x float> %a0, <4 x float> %a1) {
1305   ; CHECK: vcomiss
1306   ; CHECK: sete
1307   ; CHECK: movzbl
1308   %res = call i32 @llvm.x86.sse.comieq.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1309   ret i32 %res
1310 }
1311 declare i32 @llvm.x86.sse.comieq.ss(<4 x float>, <4 x float>) nounwind readnone
1312
1313
1314 define i32 @test_x86_sse_comige_ss(<4 x float> %a0, <4 x float> %a1) {
1315   ; CHECK: vcomiss
1316   ; CHECK: setae
1317   ; CHECK: movzbl
1318   %res = call i32 @llvm.x86.sse.comige.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1319   ret i32 %res
1320 }
1321 declare i32 @llvm.x86.sse.comige.ss(<4 x float>, <4 x float>) nounwind readnone
1322
1323
1324 define i32 @test_x86_sse_comigt_ss(<4 x float> %a0, <4 x float> %a1) {
1325   ; CHECK: vcomiss
1326   ; CHECK: seta
1327   ; CHECK: movzbl
1328   %res = call i32 @llvm.x86.sse.comigt.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1329   ret i32 %res
1330 }
1331 declare i32 @llvm.x86.sse.comigt.ss(<4 x float>, <4 x float>) nounwind readnone
1332
1333
1334 define i32 @test_x86_sse_comile_ss(<4 x float> %a0, <4 x float> %a1) {
1335   ; CHECK: vcomiss
1336   ; CHECK: setbe
1337   ; CHECK: movzbl
1338   %res = call i32 @llvm.x86.sse.comile.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1339   ret i32 %res
1340 }
1341 declare i32 @llvm.x86.sse.comile.ss(<4 x float>, <4 x float>) nounwind readnone
1342
1343
1344 define i32 @test_x86_sse_comilt_ss(<4 x float> %a0, <4 x float> %a1) {
1345   ; CHECK: vcomiss
1346   ; CHECK: sbb
1347   %res = call i32 @llvm.x86.sse.comilt.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1348   ret i32 %res
1349 }
1350 declare i32 @llvm.x86.sse.comilt.ss(<4 x float>, <4 x float>) nounwind readnone
1351
1352
1353 define i32 @test_x86_sse_comineq_ss(<4 x float> %a0, <4 x float> %a1) {
1354   ; CHECK: vcomiss
1355   ; CHECK: setne
1356   ; CHECK: movzbl
1357   %res = call i32 @llvm.x86.sse.comineq.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1358   ret i32 %res
1359 }
1360 declare i32 @llvm.x86.sse.comineq.ss(<4 x float>, <4 x float>) nounwind readnone
1361
1362
1363 define <4 x float> @test_x86_sse_cvtsi2ss(<4 x float> %a0) {
1364   ; CHECK: movl
1365   ; CHECK: vcvtsi2ss
1366   %res = call <4 x float> @llvm.x86.sse.cvtsi2ss(<4 x float> %a0, i32 7) ; <<4 x float>> [#uses=1]
1367   ret <4 x float> %res
1368 }
1369 declare <4 x float> @llvm.x86.sse.cvtsi2ss(<4 x float>, i32) nounwind readnone
1370
1371
1372 define i32 @test_x86_sse_cvtss2si(<4 x float> %a0) {
1373   ; CHECK: vcvtss2si
1374   %res = call i32 @llvm.x86.sse.cvtss2si(<4 x float> %a0) ; <i32> [#uses=1]
1375   ret i32 %res
1376 }
1377 declare i32 @llvm.x86.sse.cvtss2si(<4 x float>) nounwind readnone
1378
1379
1380 define i32 @test_x86_sse_cvttss2si(<4 x float> %a0) {
1381   ; CHECK: vcvttss2si
1382   %res = call i32 @llvm.x86.sse.cvttss2si(<4 x float> %a0) ; <i32> [#uses=1]
1383   ret i32 %res
1384 }
1385 declare i32 @llvm.x86.sse.cvttss2si(<4 x float>) nounwind readnone
1386
1387
1388 define <4 x float> @test_x86_sse_div_ss(<4 x float> %a0, <4 x float> %a1) {
1389   ; CHECK: vdivss
1390   %res = call <4 x float> @llvm.x86.sse.div.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1391   ret <4 x float> %res
1392 }
1393 declare <4 x float> @llvm.x86.sse.div.ss(<4 x float>, <4 x float>) nounwind readnone
1394
1395
1396 define void @test_x86_sse_ldmxcsr(i8* %a0) {
1397   ; CHECK: movl
1398   ; CHECK: vldmxcsr
1399   call void @llvm.x86.sse.ldmxcsr(i8* %a0)
1400   ret void
1401 }
1402 declare void @llvm.x86.sse.ldmxcsr(i8*) nounwind
1403
1404
1405
1406 define <4 x float> @test_x86_sse_max_ps(<4 x float> %a0, <4 x float> %a1) {
1407   ; CHECK: vmaxps
1408   %res = call <4 x float> @llvm.x86.sse.max.ps(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1409   ret <4 x float> %res
1410 }
1411 declare <4 x float> @llvm.x86.sse.max.ps(<4 x float>, <4 x float>) nounwind readnone
1412
1413
1414 define <4 x float> @test_x86_sse_max_ss(<4 x float> %a0, <4 x float> %a1) {
1415   ; CHECK: vmaxss
1416   %res = call <4 x float> @llvm.x86.sse.max.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1417   ret <4 x float> %res
1418 }
1419 declare <4 x float> @llvm.x86.sse.max.ss(<4 x float>, <4 x float>) nounwind readnone
1420
1421
1422 define <4 x float> @test_x86_sse_min_ps(<4 x float> %a0, <4 x float> %a1) {
1423   ; CHECK: vminps
1424   %res = call <4 x float> @llvm.x86.sse.min.ps(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1425   ret <4 x float> %res
1426 }
1427 declare <4 x float> @llvm.x86.sse.min.ps(<4 x float>, <4 x float>) nounwind readnone
1428
1429
1430 define <4 x float> @test_x86_sse_min_ss(<4 x float> %a0, <4 x float> %a1) {
1431   ; CHECK: vminss
1432   %res = call <4 x float> @llvm.x86.sse.min.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1433   ret <4 x float> %res
1434 }
1435 declare <4 x float> @llvm.x86.sse.min.ss(<4 x float>, <4 x float>) nounwind readnone
1436
1437
1438 define i32 @test_x86_sse_movmsk_ps(<4 x float> %a0) {
1439   ; CHECK: vmovmskps
1440   %res = call i32 @llvm.x86.sse.movmsk.ps(<4 x float> %a0) ; <i32> [#uses=1]
1441   ret i32 %res
1442 }
1443 declare i32 @llvm.x86.sse.movmsk.ps(<4 x float>) nounwind readnone
1444
1445
1446
1447 define <4 x float> @test_x86_sse_mul_ss(<4 x float> %a0, <4 x float> %a1) {
1448   ; CHECK: vmulss
1449   %res = call <4 x float> @llvm.x86.sse.mul.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1450   ret <4 x float> %res
1451 }
1452 declare <4 x float> @llvm.x86.sse.mul.ss(<4 x float>, <4 x float>) nounwind readnone
1453
1454
1455 define <4 x float> @test_x86_sse_rcp_ps(<4 x float> %a0) {
1456   ; CHECK: vrcpps
1457   %res = call <4 x float> @llvm.x86.sse.rcp.ps(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1458   ret <4 x float> %res
1459 }
1460 declare <4 x float> @llvm.x86.sse.rcp.ps(<4 x float>) nounwind readnone
1461
1462
1463 define <4 x float> @test_x86_sse_rcp_ss(<4 x float> %a0) {
1464   ; CHECK: vrcpss
1465   %res = call <4 x float> @llvm.x86.sse.rcp.ss(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1466   ret <4 x float> %res
1467 }
1468 declare <4 x float> @llvm.x86.sse.rcp.ss(<4 x float>) nounwind readnone
1469
1470
1471 define <4 x float> @test_x86_sse_rsqrt_ps(<4 x float> %a0) {
1472   ; CHECK: vrsqrtps
1473   %res = call <4 x float> @llvm.x86.sse.rsqrt.ps(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1474   ret <4 x float> %res
1475 }
1476 declare <4 x float> @llvm.x86.sse.rsqrt.ps(<4 x float>) nounwind readnone
1477
1478
1479 define <4 x float> @test_x86_sse_rsqrt_ss(<4 x float> %a0) {
1480   ; CHECK: vrsqrtss
1481   %res = call <4 x float> @llvm.x86.sse.rsqrt.ss(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1482   ret <4 x float> %res
1483 }
1484 declare <4 x float> @llvm.x86.sse.rsqrt.ss(<4 x float>) nounwind readnone
1485
1486
1487 define <4 x float> @test_x86_sse_sqrt_ps(<4 x float> %a0) {
1488   ; CHECK: vsqrtps
1489   %res = call <4 x float> @llvm.x86.sse.sqrt.ps(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1490   ret <4 x float> %res
1491 }
1492 declare <4 x float> @llvm.x86.sse.sqrt.ps(<4 x float>) nounwind readnone
1493
1494
1495 define <4 x float> @test_x86_sse_sqrt_ss(<4 x float> %a0) {
1496   ; CHECK: vsqrtss
1497   %res = call <4 x float> @llvm.x86.sse.sqrt.ss(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1498   ret <4 x float> %res
1499 }
1500 declare <4 x float> @llvm.x86.sse.sqrt.ss(<4 x float>) nounwind readnone
1501
1502
1503 define void @test_x86_sse_stmxcsr(i8* %a0) {
1504   ; CHECK: movl
1505   ; CHECK: vstmxcsr
1506   call void @llvm.x86.sse.stmxcsr(i8* %a0)
1507   ret void
1508 }
1509 declare void @llvm.x86.sse.stmxcsr(i8*) nounwind
1510
1511
1512 define void @test_x86_sse_storeu_ps(i8* %a0, <4 x float> %a1) {
1513   ; CHECK: movl
1514   ; CHECK: vmovups
1515   call void @llvm.x86.sse.storeu.ps(i8* %a0, <4 x float> %a1)
1516   ret void
1517 }
1518 declare void @llvm.x86.sse.storeu.ps(i8*, <4 x float>) nounwind
1519
1520
1521 define <4 x float> @test_x86_sse_sub_ss(<4 x float> %a0, <4 x float> %a1) {
1522   ; CHECK: vsubss
1523   %res = call <4 x float> @llvm.x86.sse.sub.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1524   ret <4 x float> %res
1525 }
1526 declare <4 x float> @llvm.x86.sse.sub.ss(<4 x float>, <4 x float>) nounwind readnone
1527
1528
1529 define i32 @test_x86_sse_ucomieq_ss(<4 x float> %a0, <4 x float> %a1) {
1530   ; CHECK: vucomiss
1531   ; CHECK: sete
1532   ; CHECK: movzbl
1533   %res = call i32 @llvm.x86.sse.ucomieq.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1534   ret i32 %res
1535 }
1536 declare i32 @llvm.x86.sse.ucomieq.ss(<4 x float>, <4 x float>) nounwind readnone
1537
1538
1539 define i32 @test_x86_sse_ucomige_ss(<4 x float> %a0, <4 x float> %a1) {
1540   ; CHECK: vucomiss
1541   ; CHECK: setae
1542   ; CHECK: movzbl
1543   %res = call i32 @llvm.x86.sse.ucomige.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1544   ret i32 %res
1545 }
1546 declare i32 @llvm.x86.sse.ucomige.ss(<4 x float>, <4 x float>) nounwind readnone
1547
1548
1549 define i32 @test_x86_sse_ucomigt_ss(<4 x float> %a0, <4 x float> %a1) {
1550   ; CHECK: vucomiss
1551   ; CHECK: seta
1552   ; CHECK: movzbl
1553   %res = call i32 @llvm.x86.sse.ucomigt.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1554   ret i32 %res
1555 }
1556 declare i32 @llvm.x86.sse.ucomigt.ss(<4 x float>, <4 x float>) nounwind readnone
1557
1558
1559 define i32 @test_x86_sse_ucomile_ss(<4 x float> %a0, <4 x float> %a1) {
1560   ; CHECK: vucomiss
1561   ; CHECK: setbe
1562   ; CHECK: movzbl
1563   %res = call i32 @llvm.x86.sse.ucomile.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1564   ret i32 %res
1565 }
1566 declare i32 @llvm.x86.sse.ucomile.ss(<4 x float>, <4 x float>) nounwind readnone
1567
1568
1569 define i32 @test_x86_sse_ucomilt_ss(<4 x float> %a0, <4 x float> %a1) {
1570   ; CHECK: vucomiss
1571   ; CHECK: sbbl
1572   %res = call i32 @llvm.x86.sse.ucomilt.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1573   ret i32 %res
1574 }
1575 declare i32 @llvm.x86.sse.ucomilt.ss(<4 x float>, <4 x float>) nounwind readnone
1576
1577
1578 define i32 @test_x86_sse_ucomineq_ss(<4 x float> %a0, <4 x float> %a1) {
1579   ; CHECK: vucomiss
1580   ; CHECK: setne
1581   ; CHECK: movzbl
1582   %res = call i32 @llvm.x86.sse.ucomineq.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1583   ret i32 %res
1584 }
1585 declare i32 @llvm.x86.sse.ucomineq.ss(<4 x float>, <4 x float>) nounwind readnone
1586
1587
1588 define <16 x i8> @test_x86_ssse3_pabs_b_128(<16 x i8> %a0) {
1589   ; CHECK: vpabsb
1590   %res = call <16 x i8> @llvm.x86.ssse3.pabs.b.128(<16 x i8> %a0) ; <<16 x i8>> [#uses=1]
1591   ret <16 x i8> %res
1592 }
1593 declare <16 x i8> @llvm.x86.ssse3.pabs.b.128(<16 x i8>) nounwind readnone
1594
1595
1596 define <4 x i32> @test_x86_ssse3_pabs_d_128(<4 x i32> %a0) {
1597   ; CHECK: vpabsd
1598   %res = call <4 x i32> @llvm.x86.ssse3.pabs.d.128(<4 x i32> %a0) ; <<4 x i32>> [#uses=1]
1599   ret <4 x i32> %res
1600 }
1601 declare <4 x i32> @llvm.x86.ssse3.pabs.d.128(<4 x i32>) nounwind readnone
1602
1603
1604 define <8 x i16> @test_x86_ssse3_pabs_w_128(<8 x i16> %a0) {
1605   ; CHECK: vpabsw
1606   %res = call <8 x i16> @llvm.x86.ssse3.pabs.w.128(<8 x i16> %a0) ; <<8 x i16>> [#uses=1]
1607   ret <8 x i16> %res
1608 }
1609 declare <8 x i16> @llvm.x86.ssse3.pabs.w.128(<8 x i16>) nounwind readnone
1610
1611
1612 define <4 x i32> @test_x86_ssse3_phadd_d_128(<4 x i32> %a0, <4 x i32> %a1) {
1613   ; CHECK: vphaddd
1614   %res = call <4 x i32> @llvm.x86.ssse3.phadd.d.128(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
1615   ret <4 x i32> %res
1616 }
1617 declare <4 x i32> @llvm.x86.ssse3.phadd.d.128(<4 x i32>, <4 x i32>) nounwind readnone
1618
1619
1620 define <8 x i16> @test_x86_ssse3_phadd_sw_128(<8 x i16> %a0, <8 x i16> %a1) {
1621   ; CHECK: vphaddsw
1622   %res = call <8 x i16> @llvm.x86.ssse3.phadd.sw.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1623   ret <8 x i16> %res
1624 }
1625 declare <8 x i16> @llvm.x86.ssse3.phadd.sw.128(<8 x i16>, <8 x i16>) nounwind readnone
1626
1627
1628 define <8 x i16> @test_x86_ssse3_phadd_w_128(<8 x i16> %a0, <8 x i16> %a1) {
1629   ; CHECK: vphaddw
1630   %res = call <8 x i16> @llvm.x86.ssse3.phadd.w.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1631   ret <8 x i16> %res
1632 }
1633 declare <8 x i16> @llvm.x86.ssse3.phadd.w.128(<8 x i16>, <8 x i16>) nounwind readnone
1634
1635
1636 define <4 x i32> @test_x86_ssse3_phsub_d_128(<4 x i32> %a0, <4 x i32> %a1) {
1637   ; CHECK: vphsubd
1638   %res = call <4 x i32> @llvm.x86.ssse3.phsub.d.128(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
1639   ret <4 x i32> %res
1640 }
1641 declare <4 x i32> @llvm.x86.ssse3.phsub.d.128(<4 x i32>, <4 x i32>) nounwind readnone
1642
1643
1644 define <8 x i16> @test_x86_ssse3_phsub_sw_128(<8 x i16> %a0, <8 x i16> %a1) {
1645   ; CHECK: vphsubsw
1646   %res = call <8 x i16> @llvm.x86.ssse3.phsub.sw.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1647   ret <8 x i16> %res
1648 }
1649 declare <8 x i16> @llvm.x86.ssse3.phsub.sw.128(<8 x i16>, <8 x i16>) nounwind readnone
1650
1651
1652 define <8 x i16> @test_x86_ssse3_phsub_w_128(<8 x i16> %a0, <8 x i16> %a1) {
1653   ; CHECK: vphsubw
1654   %res = call <8 x i16> @llvm.x86.ssse3.phsub.w.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1655   ret <8 x i16> %res
1656 }
1657 declare <8 x i16> @llvm.x86.ssse3.phsub.w.128(<8 x i16>, <8 x i16>) nounwind readnone
1658
1659
1660 define <8 x i16> @test_x86_ssse3_pmadd_ub_sw_128(<16 x i8> %a0, <16 x i8> %a1) {
1661   ; CHECK: vpmaddubsw
1662   %res = call <8 x i16> @llvm.x86.ssse3.pmadd.ub.sw.128(<16 x i8> %a0, <16 x i8> %a1) ; <<8 x i16>> [#uses=1]
1663   ret <8 x i16> %res
1664 }
1665 declare <8 x i16> @llvm.x86.ssse3.pmadd.ub.sw.128(<16 x i8>, <16 x i8>) nounwind readnone
1666
1667
1668 define <8 x i16> @test_x86_ssse3_pmul_hr_sw_128(<8 x i16> %a0, <8 x i16> %a1) {
1669   ; CHECK: vpmulhrsw
1670   %res = call <8 x i16> @llvm.x86.ssse3.pmul.hr.sw.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1671   ret <8 x i16> %res
1672 }
1673 declare <8 x i16> @llvm.x86.ssse3.pmul.hr.sw.128(<8 x i16>, <8 x i16>) nounwind readnone
1674
1675
1676 define <16 x i8> @test_x86_ssse3_pshuf_b_128(<16 x i8> %a0, <16 x i8> %a1) {
1677   ; CHECK: vpshufb
1678   %res = call <16 x i8> @llvm.x86.ssse3.pshuf.b.128(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
1679   ret <16 x i8> %res
1680 }
1681 declare <16 x i8> @llvm.x86.ssse3.pshuf.b.128(<16 x i8>, <16 x i8>) nounwind readnone
1682
1683
1684 define <16 x i8> @test_x86_ssse3_psign_b_128(<16 x i8> %a0, <16 x i8> %a1) {
1685   ; CHECK: vpsignb
1686   %res = call <16 x i8> @llvm.x86.ssse3.psign.b.128(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
1687   ret <16 x i8> %res
1688 }
1689 declare <16 x i8> @llvm.x86.ssse3.psign.b.128(<16 x i8>, <16 x i8>) nounwind readnone
1690
1691
1692 define <4 x i32> @test_x86_ssse3_psign_d_128(<4 x i32> %a0, <4 x i32> %a1) {
1693   ; CHECK: vpsignd
1694   %res = call <4 x i32> @llvm.x86.ssse3.psign.d.128(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
1695   ret <4 x i32> %res
1696 }
1697 declare <4 x i32> @llvm.x86.ssse3.psign.d.128(<4 x i32>, <4 x i32>) nounwind readnone
1698
1699
1700 define <8 x i16> @test_x86_ssse3_psign_w_128(<8 x i16> %a0, <8 x i16> %a1) {
1701   ; CHECK: vpsignw
1702   %res = call <8 x i16> @llvm.x86.ssse3.psign.w.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1703   ret <8 x i16> %res
1704 }
1705 declare <8 x i16> @llvm.x86.ssse3.psign.w.128(<8 x i16>, <8 x i16>) nounwind readnone
1706
1707
1708 define <4 x double> @test_x86_avx_addsub_pd_256(<4 x double> %a0, <4 x double> %a1) {
1709   ; CHECK: vaddsubpd
1710   %res = call <4 x double> @llvm.x86.avx.addsub.pd.256(<4 x double> %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
1711   ret <4 x double> %res
1712 }
1713 declare <4 x double> @llvm.x86.avx.addsub.pd.256(<4 x double>, <4 x double>) nounwind readnone
1714
1715
1716 define <8 x float> @test_x86_avx_addsub_ps_256(<8 x float> %a0, <8 x float> %a1) {
1717   ; CHECK: vaddsubps
1718   %res = call <8 x float> @llvm.x86.avx.addsub.ps.256(<8 x float> %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
1719   ret <8 x float> %res
1720 }
1721 declare <8 x float> @llvm.x86.avx.addsub.ps.256(<8 x float>, <8 x float>) nounwind readnone
1722
1723
1724 define <4 x double> @test_x86_avx_blend_pd_256(<4 x double> %a0, <4 x double> %a1) {
1725   ; CHECK: vblendpd
1726   %res = call <4 x double> @llvm.x86.avx.blend.pd.256(<4 x double> %a0, <4 x double> %a1, i32 7) ; <<4 x double>> [#uses=1]
1727   ret <4 x double> %res
1728 }
1729 declare <4 x double> @llvm.x86.avx.blend.pd.256(<4 x double>, <4 x double>, i32) nounwind readnone
1730
1731
1732 define <8 x float> @test_x86_avx_blend_ps_256(<8 x float> %a0, <8 x float> %a1) {
1733   ; CHECK: vblendps
1734   %res = call <8 x float> @llvm.x86.avx.blend.ps.256(<8 x float> %a0, <8 x float> %a1, i32 7) ; <<8 x float>> [#uses=1]
1735   ret <8 x float> %res
1736 }
1737 declare <8 x float> @llvm.x86.avx.blend.ps.256(<8 x float>, <8 x float>, i32) nounwind readnone
1738
1739
1740 define <4 x double> @test_x86_avx_blendv_pd_256(<4 x double> %a0, <4 x double> %a1, <4 x double> %a2) {
1741   ; CHECK: vblendvpd
1742   %res = call <4 x double> @llvm.x86.avx.blendv.pd.256(<4 x double> %a0, <4 x double> %a1, <4 x double> %a2) ; <<4 x double>> [#uses=1]
1743   ret <4 x double> %res
1744 }
1745 declare <4 x double> @llvm.x86.avx.blendv.pd.256(<4 x double>, <4 x double>, <4 x double>) nounwind readnone
1746
1747
1748 define <8 x float> @test_x86_avx_blendv_ps_256(<8 x float> %a0, <8 x float> %a1, <8 x float> %a2) {
1749   ; CHECK: vblendvps
1750   %res = call <8 x float> @llvm.x86.avx.blendv.ps.256(<8 x float> %a0, <8 x float> %a1, <8 x float> %a2) ; <<8 x float>> [#uses=1]
1751   ret <8 x float> %res
1752 }
1753 declare <8 x float> @llvm.x86.avx.blendv.ps.256(<8 x float>, <8 x float>, <8 x float>) nounwind readnone
1754
1755
1756 define <4 x double> @test_x86_avx_cmp_pd_256(<4 x double> %a0, <4 x double> %a1) {
1757   ; CHECK: vcmpordpd
1758   %res = call <4 x double> @llvm.x86.avx.cmp.pd.256(<4 x double> %a0, <4 x double> %a1, i8 7) ; <<4 x double>> [#uses=1]
1759   ret <4 x double> %res
1760 }
1761 declare <4 x double> @llvm.x86.avx.cmp.pd.256(<4 x double>, <4 x double>, i8) nounwind readnone
1762
1763
1764 define <8 x float> @test_x86_avx_cmp_ps_256(<8 x float> %a0, <8 x float> %a1) {
1765   ; CHECK: vcmpordps
1766   %res = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a1, i8 7) ; <<8 x float>> [#uses=1]
1767   ret <8 x float> %res
1768 }
1769 declare <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float>, <8 x float>, i8) nounwind readnone
1770
1771
1772 define <4 x float> @test_x86_avx_cvt_pd2_ps_256(<4 x double> %a0) {
1773   ; CHECK: vcvtpd2psy
1774   %res = call <4 x float> @llvm.x86.avx.cvt.pd2.ps.256(<4 x double> %a0) ; <<4 x float>> [#uses=1]
1775   ret <4 x float> %res
1776 }
1777 declare <4 x float> @llvm.x86.avx.cvt.pd2.ps.256(<4 x double>) nounwind readnone
1778
1779
1780 define <4 x i32> @test_x86_avx_cvt_pd2dq_256(<4 x double> %a0) {
1781   ; CHECK: vcvtpd2dqy
1782   %res = call <4 x i32> @llvm.x86.avx.cvt.pd2dq.256(<4 x double> %a0) ; <<4 x i32>> [#uses=1]
1783   ret <4 x i32> %res
1784 }
1785 declare <4 x i32> @llvm.x86.avx.cvt.pd2dq.256(<4 x double>) nounwind readnone
1786
1787
1788 define <4 x double> @test_x86_avx_cvt_ps2_pd_256(<4 x float> %a0) {
1789   ; CHECK: vcvtps2pd
1790   %res = call <4 x double> @llvm.x86.avx.cvt.ps2.pd.256(<4 x float> %a0) ; <<4 x double>> [#uses=1]
1791   ret <4 x double> %res
1792 }
1793 declare <4 x double> @llvm.x86.avx.cvt.ps2.pd.256(<4 x float>) nounwind readnone
1794
1795
1796 define <8 x i32> @test_x86_avx_cvt_ps2dq_256(<8 x float> %a0) {
1797   ; CHECK: vcvtps2dq
1798   %res = call <8 x i32> @llvm.x86.avx.cvt.ps2dq.256(<8 x float> %a0) ; <<8 x i32>> [#uses=1]
1799   ret <8 x i32> %res
1800 }
1801 declare <8 x i32> @llvm.x86.avx.cvt.ps2dq.256(<8 x float>) nounwind readnone
1802
1803
1804 define <4 x double> @test_x86_avx_cvtdq2_pd_256(<4 x i32> %a0) {
1805   ; CHECK: vcvtdq2pd
1806   %res = call <4 x double> @llvm.x86.avx.cvtdq2.pd.256(<4 x i32> %a0) ; <<4 x double>> [#uses=1]
1807   ret <4 x double> %res
1808 }
1809 declare <4 x double> @llvm.x86.avx.cvtdq2.pd.256(<4 x i32>) nounwind readnone
1810
1811
1812 define <8 x float> @test_x86_avx_cvtdq2_ps_256(<8 x i32> %a0) {
1813   ; CHECK: vcvtdq2ps
1814   %res = call <8 x float> @llvm.x86.avx.cvtdq2.ps.256(<8 x i32> %a0) ; <<8 x float>> [#uses=1]
1815   ret <8 x float> %res
1816 }
1817 declare <8 x float> @llvm.x86.avx.cvtdq2.ps.256(<8 x i32>) nounwind readnone
1818
1819
1820 define <4 x i32> @test_x86_avx_cvtt_pd2dq_256(<4 x double> %a0) {
1821   ; CHECK: vcvttpd2dqy
1822   %res = call <4 x i32> @llvm.x86.avx.cvtt.pd2dq.256(<4 x double> %a0) ; <<4 x i32>> [#uses=1]
1823   ret <4 x i32> %res
1824 }
1825 declare <4 x i32> @llvm.x86.avx.cvtt.pd2dq.256(<4 x double>) nounwind readnone
1826
1827
1828 define <8 x i32> @test_x86_avx_cvtt_ps2dq_256(<8 x float> %a0) {
1829   ; CHECK: vcvttps2dq
1830   %res = call <8 x i32> @llvm.x86.avx.cvtt.ps2dq.256(<8 x float> %a0) ; <<8 x i32>> [#uses=1]
1831   ret <8 x i32> %res
1832 }
1833 declare <8 x i32> @llvm.x86.avx.cvtt.ps2dq.256(<8 x float>) nounwind readnone
1834
1835
1836 define <8 x float> @test_x86_avx_dp_ps_256(<8 x float> %a0, <8 x float> %a1) {
1837   ; CHECK: vdpps
1838   %res = call <8 x float> @llvm.x86.avx.dp.ps.256(<8 x float> %a0, <8 x float> %a1, i32 7) ; <<8 x float>> [#uses=1]
1839   ret <8 x float> %res
1840 }
1841 declare <8 x float> @llvm.x86.avx.dp.ps.256(<8 x float>, <8 x float>, i32) nounwind readnone
1842
1843
1844 define <4 x double> @test_x86_avx_hadd_pd_256(<4 x double> %a0, <4 x double> %a1) {
1845   ; CHECK: vhaddpd
1846   %res = call <4 x double> @llvm.x86.avx.hadd.pd.256(<4 x double> %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
1847   ret <4 x double> %res
1848 }
1849 declare <4 x double> @llvm.x86.avx.hadd.pd.256(<4 x double>, <4 x double>) nounwind readnone
1850
1851
1852 define <8 x float> @test_x86_avx_hadd_ps_256(<8 x float> %a0, <8 x float> %a1) {
1853   ; CHECK: vhaddps
1854   %res = call <8 x float> @llvm.x86.avx.hadd.ps.256(<8 x float> %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
1855   ret <8 x float> %res
1856 }
1857 declare <8 x float> @llvm.x86.avx.hadd.ps.256(<8 x float>, <8 x float>) nounwind readnone
1858
1859
1860 define <4 x double> @test_x86_avx_hsub_pd_256(<4 x double> %a0, <4 x double> %a1) {
1861   ; CHECK: vhsubpd
1862   %res = call <4 x double> @llvm.x86.avx.hsub.pd.256(<4 x double> %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
1863   ret <4 x double> %res
1864 }
1865 declare <4 x double> @llvm.x86.avx.hsub.pd.256(<4 x double>, <4 x double>) nounwind readnone
1866
1867
1868 define <8 x float> @test_x86_avx_hsub_ps_256(<8 x float> %a0, <8 x float> %a1) {
1869   ; CHECK: vhsubps
1870   %res = call <8 x float> @llvm.x86.avx.hsub.ps.256(<8 x float> %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
1871   ret <8 x float> %res
1872 }
1873 declare <8 x float> @llvm.x86.avx.hsub.ps.256(<8 x float>, <8 x float>) nounwind readnone
1874
1875
1876 define <32 x i8> @test_x86_avx_ldu_dq_256(i8* %a0) {
1877   ; CHECK: vlddqu
1878   %res = call <32 x i8> @llvm.x86.avx.ldu.dq.256(i8* %a0) ; <<32 x i8>> [#uses=1]
1879   ret <32 x i8> %res
1880 }
1881 declare <32 x i8> @llvm.x86.avx.ldu.dq.256(i8*) nounwind readonly
1882
1883
1884 define <2 x double> @test_x86_avx_maskload_pd(i8* %a0, <2 x double> %a1) {
1885   ; CHECK: vmaskmovpd
1886   %res = call <2 x double> @llvm.x86.avx.maskload.pd(i8* %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
1887   ret <2 x double> %res
1888 }
1889 declare <2 x double> @llvm.x86.avx.maskload.pd(i8*, <2 x double>) nounwind readonly
1890
1891
1892 define <4 x double> @test_x86_avx_maskload_pd_256(i8* %a0, <4 x double> %a1) {
1893   ; CHECK: vmaskmovpd
1894   %res = call <4 x double> @llvm.x86.avx.maskload.pd.256(i8* %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
1895   ret <4 x double> %res
1896 }
1897 declare <4 x double> @llvm.x86.avx.maskload.pd.256(i8*, <4 x double>) nounwind readonly
1898
1899
1900 define <4 x float> @test_x86_avx_maskload_ps(i8* %a0, <4 x float> %a1) {
1901   ; CHECK: vmaskmovps
1902   %res = call <4 x float> @llvm.x86.avx.maskload.ps(i8* %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1903   ret <4 x float> %res
1904 }
1905 declare <4 x float> @llvm.x86.avx.maskload.ps(i8*, <4 x float>) nounwind readonly
1906
1907
1908 define <8 x float> @test_x86_avx_maskload_ps_256(i8* %a0, <8 x float> %a1) {
1909   ; CHECK: vmaskmovps
1910   %res = call <8 x float> @llvm.x86.avx.maskload.ps.256(i8* %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
1911   ret <8 x float> %res
1912 }
1913 declare <8 x float> @llvm.x86.avx.maskload.ps.256(i8*, <8 x float>) nounwind readonly
1914
1915
1916 define void @test_x86_avx_maskstore_pd(i8* %a0, <2 x double> %a1, <2 x double> %a2) {
1917   ; CHECK: vmaskmovpd
1918   call void @llvm.x86.avx.maskstore.pd(i8* %a0, <2 x double> %a1, <2 x double> %a2)
1919   ret void
1920 }
1921 declare void @llvm.x86.avx.maskstore.pd(i8*, <2 x double>, <2 x double>) nounwind
1922
1923
1924 define void @test_x86_avx_maskstore_pd_256(i8* %a0, <4 x double> %a1, <4 x double> %a2) {
1925   ; CHECK: vmaskmovpd
1926   call void @llvm.x86.avx.maskstore.pd.256(i8* %a0, <4 x double> %a1, <4 x double> %a2)
1927   ret void
1928 }
1929 declare void @llvm.x86.avx.maskstore.pd.256(i8*, <4 x double>, <4 x double>) nounwind
1930
1931
1932 define void @test_x86_avx_maskstore_ps(i8* %a0, <4 x float> %a1, <4 x float> %a2) {
1933   ; CHECK: vmaskmovps
1934   call void @llvm.x86.avx.maskstore.ps(i8* %a0, <4 x float> %a1, <4 x float> %a2)
1935   ret void
1936 }
1937 declare void @llvm.x86.avx.maskstore.ps(i8*, <4 x float>, <4 x float>) nounwind
1938
1939
1940 define void @test_x86_avx_maskstore_ps_256(i8* %a0, <8 x float> %a1, <8 x float> %a2) {
1941   ; CHECK: vmaskmovps
1942   call void @llvm.x86.avx.maskstore.ps.256(i8* %a0, <8 x float> %a1, <8 x float> %a2)
1943   ret void
1944 }
1945 declare void @llvm.x86.avx.maskstore.ps.256(i8*, <8 x float>, <8 x float>) nounwind
1946
1947
1948 define <4 x double> @test_x86_avx_max_pd_256(<4 x double> %a0, <4 x double> %a1) {
1949   ; CHECK: vmaxpd
1950   %res = call <4 x double> @llvm.x86.avx.max.pd.256(<4 x double> %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
1951   ret <4 x double> %res
1952 }
1953 declare <4 x double> @llvm.x86.avx.max.pd.256(<4 x double>, <4 x double>) nounwind readnone
1954
1955
1956 define <8 x float> @test_x86_avx_max_ps_256(<8 x float> %a0, <8 x float> %a1) {
1957   ; CHECK: vmaxps
1958   %res = call <8 x float> @llvm.x86.avx.max.ps.256(<8 x float> %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
1959   ret <8 x float> %res
1960 }
1961 declare <8 x float> @llvm.x86.avx.max.ps.256(<8 x float>, <8 x float>) nounwind readnone
1962
1963
1964 define <4 x double> @test_x86_avx_min_pd_256(<4 x double> %a0, <4 x double> %a1) {
1965   ; CHECK: vminpd
1966   %res = call <4 x double> @llvm.x86.avx.min.pd.256(<4 x double> %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
1967   ret <4 x double> %res
1968 }
1969 declare <4 x double> @llvm.x86.avx.min.pd.256(<4 x double>, <4 x double>) nounwind readnone
1970
1971
1972 define <8 x float> @test_x86_avx_min_ps_256(<8 x float> %a0, <8 x float> %a1) {
1973   ; CHECK: vminps
1974   %res = call <8 x float> @llvm.x86.avx.min.ps.256(<8 x float> %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
1975   ret <8 x float> %res
1976 }
1977 declare <8 x float> @llvm.x86.avx.min.ps.256(<8 x float>, <8 x float>) nounwind readnone
1978
1979
1980 define i32 @test_x86_avx_movmsk_pd_256(<4 x double> %a0) {
1981   ; CHECK: vmovmskpd
1982   %res = call i32 @llvm.x86.avx.movmsk.pd.256(<4 x double> %a0) ; <i32> [#uses=1]
1983   ret i32 %res
1984 }
1985 declare i32 @llvm.x86.avx.movmsk.pd.256(<4 x double>) nounwind readnone
1986
1987
1988 define i32 @test_x86_avx_movmsk_ps_256(<8 x float> %a0) {
1989   ; CHECK: vmovmskps
1990   %res = call i32 @llvm.x86.avx.movmsk.ps.256(<8 x float> %a0) ; <i32> [#uses=1]
1991   ret i32 %res
1992 }
1993 declare i32 @llvm.x86.avx.movmsk.ps.256(<8 x float>) nounwind readnone
1994
1995
1996
1997
1998
1999
2000
2001 define i32 @test_x86_avx_ptestc_256(<4 x i64> %a0, <4 x i64> %a1) {
2002   ; CHECK: vptest
2003   ; CHECK: sbbl
2004   %res = call i32 @llvm.x86.avx.ptestc.256(<4 x i64> %a0, <4 x i64> %a1) ; <i32> [#uses=1]
2005   ret i32 %res
2006 }
2007 declare i32 @llvm.x86.avx.ptestc.256(<4 x i64>, <4 x i64>) nounwind readnone
2008
2009
2010 define i32 @test_x86_avx_ptestnzc_256(<4 x i64> %a0, <4 x i64> %a1) {
2011   ; CHECK: vptest
2012   ; CHECK: seta
2013   ; CHECK: movzbl
2014   %res = call i32 @llvm.x86.avx.ptestnzc.256(<4 x i64> %a0, <4 x i64> %a1) ; <i32> [#uses=1]
2015   ret i32 %res
2016 }
2017 declare i32 @llvm.x86.avx.ptestnzc.256(<4 x i64>, <4 x i64>) nounwind readnone
2018
2019
2020 define i32 @test_x86_avx_ptestz_256(<4 x i64> %a0, <4 x i64> %a1) {
2021   ; CHECK: vptest
2022   ; CHECK: sete
2023   ; CHECK: movzbl
2024   %res = call i32 @llvm.x86.avx.ptestz.256(<4 x i64> %a0, <4 x i64> %a1) ; <i32> [#uses=1]
2025   ret i32 %res
2026 }
2027 declare i32 @llvm.x86.avx.ptestz.256(<4 x i64>, <4 x i64>) nounwind readnone
2028
2029
2030 define <8 x float> @test_x86_avx_rcp_ps_256(<8 x float> %a0) {
2031   ; CHECK: vrcpps
2032   %res = call <8 x float> @llvm.x86.avx.rcp.ps.256(<8 x float> %a0) ; <<8 x float>> [#uses=1]
2033   ret <8 x float> %res
2034 }
2035 declare <8 x float> @llvm.x86.avx.rcp.ps.256(<8 x float>) nounwind readnone
2036
2037
2038 define <4 x double> @test_x86_avx_round_pd_256(<4 x double> %a0) {
2039   ; CHECK: vroundpd
2040   %res = call <4 x double> @llvm.x86.avx.round.pd.256(<4 x double> %a0, i32 7) ; <<4 x double>> [#uses=1]
2041   ret <4 x double> %res
2042 }
2043 declare <4 x double> @llvm.x86.avx.round.pd.256(<4 x double>, i32) nounwind readnone
2044
2045
2046 define <8 x float> @test_x86_avx_round_ps_256(<8 x float> %a0) {
2047   ; CHECK: vroundps
2048   %res = call <8 x float> @llvm.x86.avx.round.ps.256(<8 x float> %a0, i32 7) ; <<8 x float>> [#uses=1]
2049   ret <8 x float> %res
2050 }
2051 declare <8 x float> @llvm.x86.avx.round.ps.256(<8 x float>, i32) nounwind readnone
2052
2053
2054 define <8 x float> @test_x86_avx_rsqrt_ps_256(<8 x float> %a0) {
2055   ; CHECK: vrsqrtps
2056   %res = call <8 x float> @llvm.x86.avx.rsqrt.ps.256(<8 x float> %a0) ; <<8 x float>> [#uses=1]
2057   ret <8 x float> %res
2058 }
2059 declare <8 x float> @llvm.x86.avx.rsqrt.ps.256(<8 x float>) nounwind readnone
2060
2061
2062 define <4 x double> @test_x86_avx_sqrt_pd_256(<4 x double> %a0) {
2063   ; CHECK: vsqrtpd
2064   %res = call <4 x double> @llvm.x86.avx.sqrt.pd.256(<4 x double> %a0) ; <<4 x double>> [#uses=1]
2065   ret <4 x double> %res
2066 }
2067 declare <4 x double> @llvm.x86.avx.sqrt.pd.256(<4 x double>) nounwind readnone
2068
2069
2070 define <8 x float> @test_x86_avx_sqrt_ps_256(<8 x float> %a0) {
2071   ; CHECK: vsqrtps
2072   %res = call <8 x float> @llvm.x86.avx.sqrt.ps.256(<8 x float> %a0) ; <<8 x float>> [#uses=1]
2073   ret <8 x float> %res
2074 }
2075 declare <8 x float> @llvm.x86.avx.sqrt.ps.256(<8 x float>) nounwind readnone
2076
2077
2078 define void @test_x86_avx_storeu_dq_256(i8* %a0, <32 x i8> %a1) {
2079   ; FIXME: unfortunately the execution domain fix pass changes this to vmovups and its hard to force with no 256-bit integer instructions
2080   ; CHECK: vmovups
2081   ; add operation forces the execution domain.
2082   %a2 = add <32 x i8> %a1, <i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1>
2083   call void @llvm.x86.avx.storeu.dq.256(i8* %a0, <32 x i8> %a2)
2084   ret void
2085 }
2086 declare void @llvm.x86.avx.storeu.dq.256(i8*, <32 x i8>) nounwind
2087
2088
2089 define void @test_x86_avx_storeu_pd_256(i8* %a0, <4 x double> %a1) {
2090   ; CHECK: vmovupd
2091   ; add operation forces the execution domain.
2092   %a2 = fadd <4 x double> %a1, <double 0x0, double 0x0, double 0x0, double 0x0>
2093   call void @llvm.x86.avx.storeu.pd.256(i8* %a0, <4 x double> %a2)
2094   ret void
2095 }
2096 declare void @llvm.x86.avx.storeu.pd.256(i8*, <4 x double>) nounwind
2097
2098
2099 define void @test_x86_avx_storeu_ps_256(i8* %a0, <8 x float> %a1) {
2100   ; CHECK: vmovups
2101   call void @llvm.x86.avx.storeu.ps.256(i8* %a0, <8 x float> %a1)
2102   ret void
2103 }
2104 declare void @llvm.x86.avx.storeu.ps.256(i8*, <8 x float>) nounwind
2105
2106
2107 define <4 x double> @test_x86_avx_vbroadcast_sd_256(i8* %a0) {
2108   ; CHECK: vbroadcastsd
2109   %res = call <4 x double> @llvm.x86.avx.vbroadcast.sd.256(i8* %a0) ; <<4 x double>> [#uses=1]
2110   ret <4 x double> %res
2111 }
2112 declare <4 x double> @llvm.x86.avx.vbroadcast.sd.256(i8*) nounwind readonly
2113
2114
2115 define <4 x double> @test_x86_avx_vbroadcastf128_pd_256(i8* %a0) {
2116   ; CHECK: vbroadcastf128
2117   %res = call <4 x double> @llvm.x86.avx.vbroadcastf128.pd.256(i8* %a0) ; <<4 x double>> [#uses=1]
2118   ret <4 x double> %res
2119 }
2120 declare <4 x double> @llvm.x86.avx.vbroadcastf128.pd.256(i8*) nounwind readonly
2121
2122
2123 define <8 x float> @test_x86_avx_vbroadcastf128_ps_256(i8* %a0) {
2124   ; CHECK: vbroadcastf128
2125   %res = call <8 x float> @llvm.x86.avx.vbroadcastf128.ps.256(i8* %a0) ; <<8 x float>> [#uses=1]
2126   ret <8 x float> %res
2127 }
2128 declare <8 x float> @llvm.x86.avx.vbroadcastf128.ps.256(i8*) nounwind readonly
2129
2130
2131 define <4 x float> @test_x86_avx_vbroadcast_ss(i8* %a0) {
2132   ; CHECK: vbroadcastss
2133   %res = call <4 x float> @llvm.x86.avx.vbroadcast.ss(i8* %a0) ; <<4 x float>> [#uses=1]
2134   ret <4 x float> %res
2135 }
2136 declare <4 x float> @llvm.x86.avx.vbroadcast.ss(i8*) nounwind readonly
2137
2138
2139 define <8 x float> @test_x86_avx_vbroadcast_ss_256(i8* %a0) {
2140   ; CHECK: vbroadcastss
2141   %res = call <8 x float> @llvm.x86.avx.vbroadcast.ss.256(i8* %a0) ; <<8 x float>> [#uses=1]
2142   ret <8 x float> %res
2143 }
2144 declare <8 x float> @llvm.x86.avx.vbroadcast.ss.256(i8*) nounwind readonly
2145
2146
2147 define <2 x double> @test_x86_avx_vextractf128_pd_256(<4 x double> %a0) {
2148   ; CHECK: vextractf128
2149   %res = call <2 x double> @llvm.x86.avx.vextractf128.pd.256(<4 x double> %a0, i8 7) ; <<2 x double>> [#uses=1]
2150   ret <2 x double> %res
2151 }
2152 declare <2 x double> @llvm.x86.avx.vextractf128.pd.256(<4 x double>, i8) nounwind readnone
2153
2154
2155 define <4 x float> @test_x86_avx_vextractf128_ps_256(<8 x float> %a0) {
2156   ; CHECK: vextractf128
2157   %res = call <4 x float> @llvm.x86.avx.vextractf128.ps.256(<8 x float> %a0, i8 7) ; <<4 x float>> [#uses=1]
2158   ret <4 x float> %res
2159 }
2160 declare <4 x float> @llvm.x86.avx.vextractf128.ps.256(<8 x float>, i8) nounwind readnone
2161
2162
2163 define <4 x i32> @test_x86_avx_vextractf128_si_256(<8 x i32> %a0) {
2164   ; CHECK: vextractf128
2165   %res = call <4 x i32> @llvm.x86.avx.vextractf128.si.256(<8 x i32> %a0, i8 7) ; <<4 x i32>> [#uses=1]
2166   ret <4 x i32> %res
2167 }
2168 declare <4 x i32> @llvm.x86.avx.vextractf128.si.256(<8 x i32>, i8) nounwind readnone
2169
2170
2171 define <4 x double> @test_x86_avx_vinsertf128_pd_256(<4 x double> %a0, <2 x double> %a1) {
2172   ; CHECK: vinsertf128
2173   %res = call <4 x double> @llvm.x86.avx.vinsertf128.pd.256(<4 x double> %a0, <2 x double> %a1, i8 7) ; <<4 x double>> [#uses=1]
2174   ret <4 x double> %res
2175 }
2176 declare <4 x double> @llvm.x86.avx.vinsertf128.pd.256(<4 x double>, <2 x double>, i8) nounwind readnone
2177
2178
2179 define <8 x float> @test_x86_avx_vinsertf128_ps_256(<8 x float> %a0, <4 x float> %a1) {
2180   ; CHECK: vinsertf128
2181   %res = call <8 x float> @llvm.x86.avx.vinsertf128.ps.256(<8 x float> %a0, <4 x float> %a1, i8 7) ; <<8 x float>> [#uses=1]
2182   ret <8 x float> %res
2183 }
2184 declare <8 x float> @llvm.x86.avx.vinsertf128.ps.256(<8 x float>, <4 x float>, i8) nounwind readnone
2185
2186
2187 define <8 x i32> @test_x86_avx_vinsertf128_si_256(<8 x i32> %a0, <4 x i32> %a1) {
2188   ; CHECK: vinsertf128
2189   %res = call <8 x i32> @llvm.x86.avx.vinsertf128.si.256(<8 x i32> %a0, <4 x i32> %a1, i8 7) ; <<8 x i32>> [#uses=1]
2190   ret <8 x i32> %res
2191 }
2192 declare <8 x i32> @llvm.x86.avx.vinsertf128.si.256(<8 x i32>, <4 x i32>, i8) nounwind readnone
2193
2194
2195 define <4 x double> @test_x86_avx_vperm2f128_pd_256(<4 x double> %a0, <4 x double> %a1) {
2196   ; CHECK: vperm2f128
2197   %res = call <4 x double> @llvm.x86.avx.vperm2f128.pd.256(<4 x double> %a0, <4 x double> %a1, i8 7) ; <<4 x double>> [#uses=1]
2198   ret <4 x double> %res
2199 }
2200 declare <4 x double> @llvm.x86.avx.vperm2f128.pd.256(<4 x double>, <4 x double>, i8) nounwind readnone
2201
2202
2203 define <8 x float> @test_x86_avx_vperm2f128_ps_256(<8 x float> %a0, <8 x float> %a1) {
2204   ; CHECK: vperm2f128
2205   %res = call <8 x float> @llvm.x86.avx.vperm2f128.ps.256(<8 x float> %a0, <8 x float> %a1, i8 7) ; <<8 x float>> [#uses=1]
2206   ret <8 x float> %res
2207 }
2208 declare <8 x float> @llvm.x86.avx.vperm2f128.ps.256(<8 x float>, <8 x float>, i8) nounwind readnone
2209
2210
2211 define <8 x i32> @test_x86_avx_vperm2f128_si_256(<8 x i32> %a0, <8 x i32> %a1) {
2212   ; CHECK: vperm2f128
2213   %res = call <8 x i32> @llvm.x86.avx.vperm2f128.si.256(<8 x i32> %a0, <8 x i32> %a1, i8 7) ; <<8 x i32>> [#uses=1]
2214   ret <8 x i32> %res
2215 }
2216 declare <8 x i32> @llvm.x86.avx.vperm2f128.si.256(<8 x i32>, <8 x i32>, i8) nounwind readnone
2217
2218
2219 define <2 x double> @test_x86_avx_vpermil_pd(<2 x double> %a0) {
2220   ; CHECK: vpermilpd
2221   %res = call <2 x double> @llvm.x86.avx.vpermil.pd(<2 x double> %a0, i8 7) ; <<2 x double>> [#uses=1]
2222   ret <2 x double> %res
2223 }
2224 declare <2 x double> @llvm.x86.avx.vpermil.pd(<2 x double>, i8) nounwind readnone
2225
2226
2227 define <4 x double> @test_x86_avx_vpermil_pd_256(<4 x double> %a0) {
2228   ; CHECK: vpermilpd
2229   %res = call <4 x double> @llvm.x86.avx.vpermil.pd.256(<4 x double> %a0, i8 7) ; <<4 x double>> [#uses=1]
2230   ret <4 x double> %res
2231 }
2232 declare <4 x double> @llvm.x86.avx.vpermil.pd.256(<4 x double>, i8) nounwind readnone
2233
2234
2235 define <4 x float> @test_x86_avx_vpermil_ps(<4 x float> %a0) {
2236   ; CHECK: vpermilps
2237   %res = call <4 x float> @llvm.x86.avx.vpermil.ps(<4 x float> %a0, i8 7) ; <<4 x float>> [#uses=1]
2238   ret <4 x float> %res
2239 }
2240 declare <4 x float> @llvm.x86.avx.vpermil.ps(<4 x float>, i8) nounwind readnone
2241
2242
2243 define <8 x float> @test_x86_avx_vpermil_ps_256(<8 x float> %a0) {
2244   ; CHECK: vpermilps
2245   %res = call <8 x float> @llvm.x86.avx.vpermil.ps.256(<8 x float> %a0, i8 7) ; <<8 x float>> [#uses=1]
2246   ret <8 x float> %res
2247 }
2248 declare <8 x float> @llvm.x86.avx.vpermil.ps.256(<8 x float>, i8) nounwind readnone
2249
2250
2251 define <2 x double> @test_x86_avx_vpermilvar_pd(<2 x double> %a0, <2 x i64> %a1) {
2252   ; CHECK: vpermilpd
2253   %res = call <2 x double> @llvm.x86.avx.vpermilvar.pd(<2 x double> %a0, <2 x i64> %a1) ; <<2 x double>> [#uses=1]
2254   ret <2 x double> %res
2255 }
2256 declare <2 x double> @llvm.x86.avx.vpermilvar.pd(<2 x double>, <2 x i64>) nounwind readnone
2257
2258
2259 define <4 x double> @test_x86_avx_vpermilvar_pd_256(<4 x double> %a0, <4 x i64> %a1) {
2260   ; CHECK: vpermilpd
2261   %res = call <4 x double> @llvm.x86.avx.vpermilvar.pd.256(<4 x double> %a0, <4 x i64> %a1) ; <<4 x double>> [#uses=1]
2262   ret <4 x double> %res
2263 }
2264 declare <4 x double> @llvm.x86.avx.vpermilvar.pd.256(<4 x double>, <4 x i64>) nounwind readnone
2265
2266
2267 define <4 x float> @test_x86_avx_vpermilvar_ps(<4 x float> %a0, <4 x i32> %a1) {
2268   ; CHECK: vpermilps
2269   %res = call <4 x float> @llvm.x86.avx.vpermilvar.ps(<4 x float> %a0, <4 x i32> %a1) ; <<4 x float>> [#uses=1]
2270   ret <4 x float> %res
2271 }
2272 define <4 x float> @test_x86_avx_vpermilvar_ps_load(<4 x float> %a0, <4 x i32>* %a1) {
2273   ; CHECK: vpermilps
2274   %a2 = load <4 x i32>* %a1
2275   %res = call <4 x float> @llvm.x86.avx.vpermilvar.ps(<4 x float> %a0, <4 x i32> %a2) ; <<4 x float>> [#uses=1]
2276   ret <4 x float> %res
2277 }
2278 declare <4 x float> @llvm.x86.avx.vpermilvar.ps(<4 x float>, <4 x i32>) nounwind readnone
2279
2280
2281 define <8 x float> @test_x86_avx_vpermilvar_ps_256(<8 x float> %a0, <8 x i32> %a1) {
2282   ; CHECK: vpermilps
2283   %res = call <8 x float> @llvm.x86.avx.vpermilvar.ps.256(<8 x float> %a0, <8 x i32> %a1) ; <<8 x float>> [#uses=1]
2284   ret <8 x float> %res
2285 }
2286 declare <8 x float> @llvm.x86.avx.vpermilvar.ps.256(<8 x float>, <8 x i32>) nounwind readnone
2287
2288
2289 define i32 @test_x86_avx_vtestc_pd(<2 x double> %a0, <2 x double> %a1) {
2290   ; CHECK: vtestpd
2291   ; CHECK: sbbl
2292   %res = call i32 @llvm.x86.avx.vtestc.pd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
2293   ret i32 %res
2294 }
2295 declare i32 @llvm.x86.avx.vtestc.pd(<2 x double>, <2 x double>) nounwind readnone
2296
2297
2298 define i32 @test_x86_avx_vtestc_pd_256(<4 x double> %a0, <4 x double> %a1) {
2299   ; CHECK: vtestpd
2300   ; CHECK: sbbl
2301   %res = call i32 @llvm.x86.avx.vtestc.pd.256(<4 x double> %a0, <4 x double> %a1) ; <i32> [#uses=1]
2302   ret i32 %res
2303 }
2304 declare i32 @llvm.x86.avx.vtestc.pd.256(<4 x double>, <4 x double>) nounwind readnone
2305
2306
2307 define i32 @test_x86_avx_vtestc_ps(<4 x float> %a0, <4 x float> %a1) {
2308   ; CHECK: vtestps
2309   ; CHECK: sbbl
2310   %res = call i32 @llvm.x86.avx.vtestc.ps(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
2311   ret i32 %res
2312 }
2313 declare i32 @llvm.x86.avx.vtestc.ps(<4 x float>, <4 x float>) nounwind readnone
2314
2315
2316 define i32 @test_x86_avx_vtestc_ps_256(<8 x float> %a0, <8 x float> %a1) {
2317   ; CHECK: vtestps
2318   ; CHECK: sbbl
2319   %res = call i32 @llvm.x86.avx.vtestc.ps.256(<8 x float> %a0, <8 x float> %a1) ; <i32> [#uses=1]
2320   ret i32 %res
2321 }
2322 declare i32 @llvm.x86.avx.vtestc.ps.256(<8 x float>, <8 x float>) nounwind readnone
2323
2324
2325 define i32 @test_x86_avx_vtestnzc_pd(<2 x double> %a0, <2 x double> %a1) {
2326   ; CHECK: vtestpd
2327   ; CHECK: seta
2328   ; CHECK: movzbl
2329   %res = call i32 @llvm.x86.avx.vtestnzc.pd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
2330   ret i32 %res
2331 }
2332 declare i32 @llvm.x86.avx.vtestnzc.pd(<2 x double>, <2 x double>) nounwind readnone
2333
2334
2335 define i32 @test_x86_avx_vtestnzc_pd_256(<4 x double> %a0, <4 x double> %a1) {
2336   ; CHECK: vtestpd
2337   ; CHECK: seta
2338   ; CHECK: movzbl
2339   %res = call i32 @llvm.x86.avx.vtestnzc.pd.256(<4 x double> %a0, <4 x double> %a1) ; <i32> [#uses=1]
2340   ret i32 %res
2341 }
2342 declare i32 @llvm.x86.avx.vtestnzc.pd.256(<4 x double>, <4 x double>) nounwind readnone
2343
2344
2345 define i32 @test_x86_avx_vtestnzc_ps(<4 x float> %a0, <4 x float> %a1) {
2346   ; CHECK: vtestps
2347   ; CHECK: seta
2348   ; CHECK: movzbl
2349   %res = call i32 @llvm.x86.avx.vtestnzc.ps(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
2350   ret i32 %res
2351 }
2352 declare i32 @llvm.x86.avx.vtestnzc.ps(<4 x float>, <4 x float>) nounwind readnone
2353
2354
2355 define i32 @test_x86_avx_vtestnzc_ps_256(<8 x float> %a0, <8 x float> %a1) {
2356   ; CHECK: vtestps
2357   ; CHECK: seta
2358   ; CHECK: movzbl
2359   %res = call i32 @llvm.x86.avx.vtestnzc.ps.256(<8 x float> %a0, <8 x float> %a1) ; <i32> [#uses=1]
2360   ret i32 %res
2361 }
2362 declare i32 @llvm.x86.avx.vtestnzc.ps.256(<8 x float>, <8 x float>) nounwind readnone
2363
2364
2365 define i32 @test_x86_avx_vtestz_pd(<2 x double> %a0, <2 x double> %a1) {
2366   ; CHECK: vtestpd
2367   ; CHECK: sete
2368   ; CHECK: movzbl
2369   %res = call i32 @llvm.x86.avx.vtestz.pd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
2370   ret i32 %res
2371 }
2372 declare i32 @llvm.x86.avx.vtestz.pd(<2 x double>, <2 x double>) nounwind readnone
2373
2374
2375 define i32 @test_x86_avx_vtestz_pd_256(<4 x double> %a0, <4 x double> %a1) {
2376   ; CHECK: vtestpd
2377   ; CHECK: sete
2378   ; CHECK: movzbl
2379   %res = call i32 @llvm.x86.avx.vtestz.pd.256(<4 x double> %a0, <4 x double> %a1) ; <i32> [#uses=1]
2380   ret i32 %res
2381 }
2382 declare i32 @llvm.x86.avx.vtestz.pd.256(<4 x double>, <4 x double>) nounwind readnone
2383
2384
2385 define i32 @test_x86_avx_vtestz_ps(<4 x float> %a0, <4 x float> %a1) {
2386   ; CHECK: vtestps
2387   ; CHECK: sete
2388   ; CHECK: movzbl
2389   %res = call i32 @llvm.x86.avx.vtestz.ps(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
2390   ret i32 %res
2391 }
2392 declare i32 @llvm.x86.avx.vtestz.ps(<4 x float>, <4 x float>) nounwind readnone
2393
2394
2395 define i32 @test_x86_avx_vtestz_ps_256(<8 x float> %a0, <8 x float> %a1) {
2396   ; CHECK: vtestps
2397   ; CHECK: sete
2398   ; CHECK: movzbl
2399   %res = call i32 @llvm.x86.avx.vtestz.ps.256(<8 x float> %a0, <8 x float> %a1) ; <i32> [#uses=1]
2400   ret i32 %res
2401 }
2402 declare i32 @llvm.x86.avx.vtestz.ps.256(<8 x float>, <8 x float>) nounwind readnone
2403
2404
2405 define void @test_x86_avx_vzeroall() {
2406   ; CHECK: vzeroall
2407   call void @llvm.x86.avx.vzeroall()
2408   ret void
2409 }
2410 declare void @llvm.x86.avx.vzeroall() nounwind
2411
2412
2413 define void @test_x86_avx_vzeroupper() {
2414   ; CHECK: vzeroupper
2415   call void @llvm.x86.avx.vzeroupper()
2416   ret void
2417 }
2418 declare void @llvm.x86.avx.vzeroupper() nounwind
2419
2420 ; Make sure instructions with no AVX equivalents, but are associated with SSEX feature flags still work
2421
2422 ; CHECK: monitor
2423 define void @monitor(i8* %P, i32 %E, i32 %H) nounwind {
2424 entry:
2425   tail call void @llvm.x86.sse3.monitor(i8* %P, i32 %E, i32 %H)
2426   ret void
2427 }
2428 declare void @llvm.x86.sse3.monitor(i8*, i32, i32) nounwind
2429
2430 ; CHECK: mwait
2431 define void @mwait(i32 %E, i32 %H) nounwind {
2432 entry:
2433   tail call void @llvm.x86.sse3.mwait(i32 %E, i32 %H)
2434   ret void
2435 }
2436 declare void @llvm.x86.sse3.mwait(i32, i32) nounwind
2437
2438 ; CHECK: sfence
2439 define void @sfence() nounwind {
2440 entry:
2441   tail call void @llvm.x86.sse.sfence()
2442   ret void
2443 }
2444 declare void @llvm.x86.sse.sfence() nounwind
2445
2446 ; CHECK: lfence
2447 define void @lfence() nounwind {
2448 entry:
2449   tail call void @llvm.x86.sse2.lfence()
2450   ret void
2451 }
2452 declare void @llvm.x86.sse2.lfence() nounwind
2453
2454 ; CHECK: mfence
2455 define void @mfence() nounwind {
2456 entry:
2457   tail call void @llvm.x86.sse2.mfence()
2458   ret void
2459 }
2460 declare void @llvm.x86.sse2.mfence() nounwind
2461
2462 ; CHECK: clflush
2463 define void @clflush(i8* %p) nounwind {
2464 entry:
2465   tail call void @llvm.x86.sse2.clflush(i8* %p)
2466   ret void
2467 }
2468 declare void @llvm.x86.sse2.clflush(i8*) nounwind
2469
2470 ; CHECK: crc32b
2471 define i32 @crc32_32_8(i32 %a, i8 %b) nounwind {
2472   %tmp = call i32 @llvm.x86.sse42.crc32.32.8(i32 %a, i8 %b)
2473   ret i32 %tmp
2474 }
2475 declare i32 @llvm.x86.sse42.crc32.32.8(i32, i8) nounwind
2476
2477 ; CHECK: crc32w
2478 define i32 @crc32_32_16(i32 %a, i16 %b) nounwind {
2479   %tmp = call i32 @llvm.x86.sse42.crc32.32.16(i32 %a, i16 %b)
2480   ret i32 %tmp
2481 }
2482 declare i32 @llvm.x86.sse42.crc32.32.16(i32, i16) nounwind
2483
2484 ; CHECK: crc32l
2485 define i32 @crc32_32_32(i32 %a, i32 %b) nounwind {
2486   %tmp = call i32 @llvm.x86.sse42.crc32.32.32(i32 %a, i32 %b)
2487   ret i32 %tmp
2488 }
2489 declare i32 @llvm.x86.sse42.crc32.32.32(i32, i32) nounwind