test/CodeGen/X86/avx-intrinsics-x86.ll

   1 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -march=x86 -mcpu=corei7-avx | FileCheck %s
   2
   3 define <2 x i64> @test_x86_aesni_aesdec(<2 x i64> %a0, <2 x i64> %a1) {
   4   ; CHECK: vaesdec
   5   %res = call <2 x i64> @llvm.x86.aesni.aesdec(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
   6   ret <2 x i64> %res
   7 }
   8 declare <2 x i64> @llvm.x86.aesni.aesdec(<2 x i64>, <2 x i64>) nounwind readnone
   9
  10
  11 define <2 x i64> @test_x86_aesni_aesdeclast(<2 x i64> %a0, <2 x i64> %a1) {
  12   ; CHECK: vaesdeclast
  13   %res = call <2 x i64> @llvm.x86.aesni.aesdeclast(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
  14   ret <2 x i64> %res
  15 }
  16 declare <2 x i64> @llvm.x86.aesni.aesdeclast(<2 x i64>, <2 x i64>) nounwind readnone
  17
  18
  19 define <2 x i64> @test_x86_aesni_aesenc(<2 x i64> %a0, <2 x i64> %a1) {
  20   ; CHECK: vaesenc
  21   %res = call <2 x i64> @llvm.x86.aesni.aesenc(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
  22   ret <2 x i64> %res
  23 }
  24 declare <2 x i64> @llvm.x86.aesni.aesenc(<2 x i64>, <2 x i64>) nounwind readnone
  25
  26
  27 define <2 x i64> @test_x86_aesni_aesenclast(<2 x i64> %a0, <2 x i64> %a1) {
  28   ; CHECK: vaesenclast
  29   %res = call <2 x i64> @llvm.x86.aesni.aesenclast(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
  30   ret <2 x i64> %res
  31 }
  32 declare <2 x i64> @llvm.x86.aesni.aesenclast(<2 x i64>, <2 x i64>) nounwind readnone
  33
  34
  35 define <2 x i64> @test_x86_aesni_aesimc(<2 x i64> %a0) {
  36   ; CHECK: vaesimc
  37   %res = call <2 x i64> @llvm.x86.aesni.aesimc(<2 x i64> %a0) ; <<2 x i64>> [#uses=1]
  38   ret <2 x i64> %res
  39 }
  40 declare <2 x i64> @llvm.x86.aesni.aesimc(<2 x i64>) nounwind readnone
  41
  42
  43 define <2 x i64> @test_x86_aesni_aeskeygenassist(<2 x i64> %a0) {
  44   ; CHECK: vaeskeygenassist
  45   %res = call <2 x i64> @llvm.x86.aesni.aeskeygenassist(<2 x i64> %a0, i8 7) ; <<2 x i64>> [#uses=1]
  46   ret <2 x i64> %res
  47 }
  48 declare <2 x i64> @llvm.x86.aesni.aeskeygenassist(<2 x i64>, i8) nounwind readnone
  49
  50
  51 define <2 x double> @test_x86_sse2_add_sd(<2 x double> %a0, <2 x double> %a1) {
  52   ; CHECK: vaddsd
  53   %res = call <2 x double> @llvm.x86.sse2.add.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
  54   ret <2 x double> %res
  55 }
  56 declare <2 x double> @llvm.x86.sse2.add.sd(<2 x double>, <2 x double>) nounwind readnone
  57
  58
  59 define <2 x double> @test_x86_sse2_cmp_pd(<2 x double> %a0, <2 x double> %a1) {
  60   ; CHECK: vcmpordpd
  61   %res = call <2 x double> @llvm.x86.sse2.cmp.pd(<2 x double> %a0, <2 x double> %a1, i8 7) ; <<2 x double>> [#uses=1]
  62   ret <2 x double> %res
  63 }
  64 declare <2 x double> @llvm.x86.sse2.cmp.pd(<2 x double>, <2 x double>, i8) nounwind readnone
  65
  66
  67 define <2 x double> @test_x86_sse2_cmp_sd(<2 x double> %a0, <2 x double> %a1) {
  68   ; CHECK: vcmpordsd
  69   %res = call <2 x double> @llvm.x86.sse2.cmp.sd(<2 x double> %a0, <2 x double> %a1, i8 7) ; <<2 x double>> [#uses=1]
  70   ret <2 x double> %res
  71 }
  72 declare <2 x double> @llvm.x86.sse2.cmp.sd(<2 x double>, <2 x double>, i8) nounwind readnone
  73
  74
  75 define i32 @test_x86_sse2_comieq_sd(<2 x double> %a0, <2 x double> %a1) {
  76   ; CHECK: vcomisd
  77   ; CHECK: sete
  78   ; CHECK: movzbl
  79   %res = call i32 @llvm.x86.sse2.comieq.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
  80   ret i32 %res
  81 }
  82 declare i32 @llvm.x86.sse2.comieq.sd(<2 x double>, <2 x double>) nounwind readnone
  83
  84
  85 define i32 @test_x86_sse2_comige_sd(<2 x double> %a0, <2 x double> %a1) {
  86   ; CHECK: vcomisd
  87   ; CHECK: setae
  88   ; CHECK: movzbl
  89   %res = call i32 @llvm.x86.sse2.comige.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
  90   ret i32 %res
  91 }
  92 declare i32 @llvm.x86.sse2.comige.sd(<2 x double>, <2 x double>) nounwind readnone
  93
  94
  95 define i32 @test_x86_sse2_comigt_sd(<2 x double> %a0, <2 x double> %a1) {
  96   ; CHECK: vcomisd
  97   ; CHECK: seta
  98   ; CHECK: movzbl
  99   %res = call i32 @llvm.x86.sse2.comigt.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 100   ret i32 %res
 101 }
 102 declare i32 @llvm.x86.sse2.comigt.sd(<2 x double>, <2 x double>) nounwind readnone
 103
 104
 105 define i32 @test_x86_sse2_comile_sd(<2 x double> %a0, <2 x double> %a1) {
 106   ; CHECK: vcomisd
 107   ; CHECK: setbe
 108   ; CHECK: movzbl
 109   %res = call i32 @llvm.x86.sse2.comile.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 110   ret i32 %res
 111 }
 112 declare i32 @llvm.x86.sse2.comile.sd(<2 x double>, <2 x double>) nounwind readnone
 113
 114
 115 define i32 @test_x86_sse2_comilt_sd(<2 x double> %a0, <2 x double> %a1) {
 116   ; CHECK: vcomisd
 117   ; CHECK: sbbl    %eax, %eax
 118   ; CHECK: andl    $1, %eax
 119   %res = call i32 @llvm.x86.sse2.comilt.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 120   ret i32 %res
 121 }
 122 declare i32 @llvm.x86.sse2.comilt.sd(<2 x double>, <2 x double>) nounwind readnone
 123
 124
 125 define i32 @test_x86_sse2_comineq_sd(<2 x double> %a0, <2 x double> %a1) {
 126   ; CHECK: vcomisd
 127   ; CHECK: setne
 128   ; CHECK: movzbl
 129   %res = call i32 @llvm.x86.sse2.comineq.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 130   ret i32 %res
 131 }
 132 declare i32 @llvm.x86.sse2.comineq.sd(<2 x double>, <2 x double>) nounwind readnone
 133
 134
 135 define <2 x double> @test_x86_sse2_cvtdq2pd(<4 x i32> %a0) {
 136   ; CHECK: vcvtdq2pd
 137   %res = call <2 x double> @llvm.x86.sse2.cvtdq2pd(<4 x i32> %a0) ; <<2 x double>> [#uses=1]
 138   ret <2 x double> %res
 139 }
 140 declare <2 x double> @llvm.x86.sse2.cvtdq2pd(<4 x i32>) nounwind readnone
 141
 142
 143 define <4 x float> @test_x86_sse2_cvtdq2ps(<4 x i32> %a0) {
 144   ; CHECK: vcvtdq2ps
 145   %res = call <4 x float> @llvm.x86.sse2.cvtdq2ps(<4 x i32> %a0) ; <<4 x float>> [#uses=1]
 146   ret <4 x float> %res
 147 }
 148 declare <4 x float> @llvm.x86.sse2.cvtdq2ps(<4 x i32>) nounwind readnone
 149
 150
 151 define <4 x i32> @test_x86_sse2_cvtpd2dq(<2 x double> %a0) {
 152   ; CHECK: vcvtpd2dq
 153   %res = call <4 x i32> @llvm.x86.sse2.cvtpd2dq(<2 x double> %a0) ; <<4 x i32>> [#uses=1]
 154   ret <4 x i32> %res
 155 }
 156 declare <4 x i32> @llvm.x86.sse2.cvtpd2dq(<2 x double>) nounwind readnone
 157
 158
 159 define <4 x float> @test_x86_sse2_cvtpd2ps(<2 x double> %a0) {
 160   ; CHECK: vcvtpd2ps
 161   %res = call <4 x float> @llvm.x86.sse2.cvtpd2ps(<2 x double> %a0) ; <<4 x float>> [#uses=1]
 162   ret <4 x float> %res
 163 }
 164 declare <4 x float> @llvm.x86.sse2.cvtpd2ps(<2 x double>) nounwind readnone
 165
 166
 167 define <4 x i32> @test_x86_sse2_cvtps2dq(<4 x float> %a0) {
 168   ; CHECK: vcvtps2dq
 169   %res = call <4 x i32> @llvm.x86.sse2.cvtps2dq(<4 x float> %a0) ; <<4 x i32>> [#uses=1]
 170   ret <4 x i32> %res
 171 }
 172 declare <4 x i32> @llvm.x86.sse2.cvtps2dq(<4 x float>) nounwind readnone
 173
 174
 175 define <2 x double> @test_x86_sse2_cvtps2pd(<4 x float> %a0) {
 176   ; CHECK: vcvtps2pd
 177   %res = call <2 x double> @llvm.x86.sse2.cvtps2pd(<4 x float> %a0) ; <<2 x double>> [#uses=1]
 178   ret <2 x double> %res
 179 }
 180 declare <2 x double> @llvm.x86.sse2.cvtps2pd(<4 x float>) nounwind readnone
 181
 182
 183 define i32 @test_x86_sse2_cvtsd2si(<2 x double> %a0) {
 184   ; CHECK: vcvtsd2si
 185   %res = call i32 @llvm.x86.sse2.cvtsd2si(<2 x double> %a0) ; <i32> [#uses=1]
 186   ret i32 %res
 187 }
 188 declare i32 @llvm.x86.sse2.cvtsd2si(<2 x double>) nounwind readnone
 189
 190
 191 define <4 x float> @test_x86_sse2_cvtsd2ss(<4 x float> %a0, <2 x double> %a1) {
 192   ; CHECK: vcvtsd2ss
 193   %res = call <4 x float> @llvm.x86.sse2.cvtsd2ss(<4 x float> %a0, <2 x double> %a1) ; <<4 x float>> [#uses=1]
 194   ret <4 x float> %res
 195 }
 196 declare <4 x float> @llvm.x86.sse2.cvtsd2ss(<4 x float>, <2 x double>) nounwind readnone
 197
 198
 199 define <2 x double> @test_x86_sse2_cvtsi2sd(<2 x double> %a0) {
 200   ; CHECK: movl
 201   ; CHECK: vcvtsi2sd
 202   %res = call <2 x double> @llvm.x86.sse2.cvtsi2sd(<2 x double> %a0, i32 7) ; <<2 x double>> [#uses=1]
 203   ret <2 x double> %res
 204 }
 205 declare <2 x double> @llvm.x86.sse2.cvtsi2sd(<2 x double>, i32) nounwind readnone
 206
 207
 208 define <2 x double> @test_x86_sse2_cvtss2sd(<2 x double> %a0, <4 x float> %a1) {
 209   ; CHECK: vcvtss2sd
 210   %res = call <2 x double> @llvm.x86.sse2.cvtss2sd(<2 x double> %a0, <4 x float> %a1) ; <<2 x double>> [#uses=1]
 211   ret <2 x double> %res
 212 }
 213 declare <2 x double> @llvm.x86.sse2.cvtss2sd(<2 x double>, <4 x float>) nounwind readnone
 214
 215
 216 define <4 x i32> @test_x86_sse2_cvttpd2dq(<2 x double> %a0) {
 217   ; CHECK: vcvttpd2dq
 218   %res = call <4 x i32> @llvm.x86.sse2.cvttpd2dq(<2 x double> %a0) ; <<4 x i32>> [#uses=1]
 219   ret <4 x i32> %res
 220 }
 221 declare <4 x i32> @llvm.x86.sse2.cvttpd2dq(<2 x double>) nounwind readnone
 222
 223
 224 define <4 x i32> @test_x86_sse2_cvttps2dq(<4 x float> %a0) {
 225   ; CHECK: vcvttps2dq
 226   %res = call <4 x i32> @llvm.x86.sse2.cvttps2dq(<4 x float> %a0) ; <<4 x i32>> [#uses=1]
 227   ret <4 x i32> %res
 228 }
 229 declare <4 x i32> @llvm.x86.sse2.cvttps2dq(<4 x float>) nounwind readnone
 230
 231
 232 define i32 @test_x86_sse2_cvttsd2si(<2 x double> %a0) {
 233   ; CHECK: vcvttsd2si
 234   %res = call i32 @llvm.x86.sse2.cvttsd2si(<2 x double> %a0) ; <i32> [#uses=1]
 235   ret i32 %res
 236 }
 237 declare i32 @llvm.x86.sse2.cvttsd2si(<2 x double>) nounwind readnone
 238
 239
 240 define <2 x double> @test_x86_sse2_div_sd(<2 x double> %a0, <2 x double> %a1) {
 241   ; CHECK: vdivsd
 242   %res = call <2 x double> @llvm.x86.sse2.div.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 243   ret <2 x double> %res
 244 }
 245 declare <2 x double> @llvm.x86.sse2.div.sd(<2 x double>, <2 x double>) nounwind readnone
 246
 247
 248
 249 define <2 x double> @test_x86_sse2_max_pd(<2 x double> %a0, <2 x double> %a1) {
 250   ; CHECK: vmaxpd
 251   %res = call <2 x double> @llvm.x86.sse2.max.pd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 252   ret <2 x double> %res
 253 }
 254 declare <2 x double> @llvm.x86.sse2.max.pd(<2 x double>, <2 x double>) nounwind readnone
 255
 256
 257 define <2 x double> @test_x86_sse2_max_sd(<2 x double> %a0, <2 x double> %a1) {
 258   ; CHECK: vmaxsd
 259   %res = call <2 x double> @llvm.x86.sse2.max.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 260   ret <2 x double> %res
 261 }
 262 declare <2 x double> @llvm.x86.sse2.max.sd(<2 x double>, <2 x double>) nounwind readnone
 263
 264
 265 define <2 x double> @test_x86_sse2_min_pd(<2 x double> %a0, <2 x double> %a1) {
 266   ; CHECK: vminpd
 267   %res = call <2 x double> @llvm.x86.sse2.min.pd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 268   ret <2 x double> %res
 269 }
 270 declare <2 x double> @llvm.x86.sse2.min.pd(<2 x double>, <2 x double>) nounwind readnone
 271
 272
 273 define <2 x double> @test_x86_sse2_min_sd(<2 x double> %a0, <2 x double> %a1) {
 274   ; CHECK: vminsd
 275   %res = call <2 x double> @llvm.x86.sse2.min.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 276   ret <2 x double> %res
 277 }
 278 declare <2 x double> @llvm.x86.sse2.min.sd(<2 x double>, <2 x double>) nounwind readnone
 279
 280
 281 define i32 @test_x86_sse2_movmsk_pd(<2 x double> %a0) {
 282   ; CHECK: vmovmskpd
 283   %res = call i32 @llvm.x86.sse2.movmsk.pd(<2 x double> %a0) ; <i32> [#uses=1]
 284   ret i32 %res
 285 }
 286 declare i32 @llvm.x86.sse2.movmsk.pd(<2 x double>) nounwind readnone
 287
 288
 289
 290
 291 define <2 x double> @test_x86_sse2_mul_sd(<2 x double> %a0, <2 x double> %a1) {
 292   ; CHECK: test_x86_sse2_mul_sd
 293   ; CHECK: vmulsd
 294   %res = call <2 x double> @llvm.x86.sse2.mul.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 295   ret <2 x double> %res
 296 }
 297 declare <2 x double> @llvm.x86.sse2.mul.sd(<2 x double>, <2 x double>) nounwind readnone
 298
 299
 300 define <8 x i16> @test_x86_sse2_packssdw_128(<4 x i32> %a0, <4 x i32> %a1) {
 301   ; CHECK: vpackssdw
 302   %res = call <8 x i16> @llvm.x86.sse2.packssdw.128(<4 x i32> %a0, <4 x i32> %a1) ; <<8 x i16>> [#uses=1]
 303   ret <8 x i16> %res
 304 }
 305 declare <8 x i16> @llvm.x86.sse2.packssdw.128(<4 x i32>, <4 x i32>) nounwind readnone
 306
 307
 308 define <16 x i8> @test_x86_sse2_packsswb_128(<8 x i16> %a0, <8 x i16> %a1) {
 309   ; CHECK: vpacksswb
 310   %res = call <16 x i8> @llvm.x86.sse2.packsswb.128(<8 x i16> %a0, <8 x i16> %a1) ; <<16 x i8>> [#uses=1]
 311   ret <16 x i8> %res
 312 }
 313 declare <16 x i8> @llvm.x86.sse2.packsswb.128(<8 x i16>, <8 x i16>) nounwind readnone
 314
 315
 316 define <16 x i8> @test_x86_sse2_packuswb_128(<8 x i16> %a0, <8 x i16> %a1) {
 317   ; CHECK: vpackuswb
 318   %res = call <16 x i8> @llvm.x86.sse2.packuswb.128(<8 x i16> %a0, <8 x i16> %a1) ; <<16 x i8>> [#uses=1]
 319   ret <16 x i8> %res
 320 }
 321 declare <16 x i8> @llvm.x86.sse2.packuswb.128(<8 x i16>, <8 x i16>) nounwind readnone
 322
 323
 324 define <16 x i8> @test_x86_sse2_padds_b(<16 x i8> %a0, <16 x i8> %a1) {
 325   ; CHECK: vpaddsb
 326   %res = call <16 x i8> @llvm.x86.sse2.padds.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 327   ret <16 x i8> %res
 328 }
 329 declare <16 x i8> @llvm.x86.sse2.padds.b(<16 x i8>, <16 x i8>) nounwind readnone
 330
 331
 332 define <8 x i16> @test_x86_sse2_padds_w(<8 x i16> %a0, <8 x i16> %a1) {
 333   ; CHECK: vpaddsw
 334   %res = call <8 x i16> @llvm.x86.sse2.padds.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 335   ret <8 x i16> %res
 336 }
 337 declare <8 x i16> @llvm.x86.sse2.padds.w(<8 x i16>, <8 x i16>) nounwind readnone
 338
 339
 340 define <16 x i8> @test_x86_sse2_paddus_b(<16 x i8> %a0, <16 x i8> %a1) {
 341   ; CHECK: vpaddusb
 342   %res = call <16 x i8> @llvm.x86.sse2.paddus.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 343   ret <16 x i8> %res
 344 }
 345 declare <16 x i8> @llvm.x86.sse2.paddus.b(<16 x i8>, <16 x i8>) nounwind readnone
 346
 347
 348 define <8 x i16> @test_x86_sse2_paddus_w(<8 x i16> %a0, <8 x i16> %a1) {
 349   ; CHECK: vpaddusw
 350   %res = call <8 x i16> @llvm.x86.sse2.paddus.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 351   ret <8 x i16> %res
 352 }
 353 declare <8 x i16> @llvm.x86.sse2.paddus.w(<8 x i16>, <8 x i16>) nounwind readnone
 354
 355
 356 define <16 x i8> @test_x86_sse2_pavg_b(<16 x i8> %a0, <16 x i8> %a1) {
 357   ; CHECK: vpavgb
 358   %res = call <16 x i8> @llvm.x86.sse2.pavg.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 359   ret <16 x i8> %res
 360 }
 361 declare <16 x i8> @llvm.x86.sse2.pavg.b(<16 x i8>, <16 x i8>) nounwind readnone
 362
 363
 364 define <8 x i16> @test_x86_sse2_pavg_w(<8 x i16> %a0, <8 x i16> %a1) {
 365   ; CHECK: vpavgw
 366   %res = call <8 x i16> @llvm.x86.sse2.pavg.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 367   ret <8 x i16> %res
 368 }
 369 declare <8 x i16> @llvm.x86.sse2.pavg.w(<8 x i16>, <8 x i16>) nounwind readnone
 370
 371
 372 define <4 x i32> @test_x86_sse2_pmadd_wd(<8 x i16> %a0, <8 x i16> %a1) {
 373   ; CHECK: vpmaddwd
 374   %res = call <4 x i32> @llvm.x86.sse2.pmadd.wd(<8 x i16> %a0, <8 x i16> %a1) ; <<4 x i32>> [#uses=1]
 375   ret <4 x i32> %res
 376 }
 377 declare <4 x i32> @llvm.x86.sse2.pmadd.wd(<8 x i16>, <8 x i16>) nounwind readnone
 378
 379
 380 define <8 x i16> @test_x86_sse2_pmaxs_w(<8 x i16> %a0, <8 x i16> %a1) {
 381   ; CHECK: vpmaxsw
 382   %res = call <8 x i16> @llvm.x86.sse2.pmaxs.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 383   ret <8 x i16> %res
 384 }
 385 declare <8 x i16> @llvm.x86.sse2.pmaxs.w(<8 x i16>, <8 x i16>) nounwind readnone
 386
 387
 388 define <16 x i8> @test_x86_sse2_pmaxu_b(<16 x i8> %a0, <16 x i8> %a1) {
 389   ; CHECK: vpmaxub
 390   %res = call <16 x i8> @llvm.x86.sse2.pmaxu.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 391   ret <16 x i8> %res
 392 }
 393 declare <16 x i8> @llvm.x86.sse2.pmaxu.b(<16 x i8>, <16 x i8>) nounwind readnone
 394
 395
 396 define <8 x i16> @test_x86_sse2_pmins_w(<8 x i16> %a0, <8 x i16> %a1) {
 397   ; CHECK: vpminsw
 398   %res = call <8 x i16> @llvm.x86.sse2.pmins.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 399   ret <8 x i16> %res
 400 }
 401 declare <8 x i16> @llvm.x86.sse2.pmins.w(<8 x i16>, <8 x i16>) nounwind readnone
 402
 403
 404 define <16 x i8> @test_x86_sse2_pminu_b(<16 x i8> %a0, <16 x i8> %a1) {
 405   ; CHECK: vpminub
 406   %res = call <16 x i8> @llvm.x86.sse2.pminu.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 407   ret <16 x i8> %res
 408 }
 409 declare <16 x i8> @llvm.x86.sse2.pminu.b(<16 x i8>, <16 x i8>) nounwind readnone
 410
 411
 412 define i32 @test_x86_sse2_pmovmskb_128(<16 x i8> %a0) {
 413   ; CHECK: vpmovmskb
 414   %res = call i32 @llvm.x86.sse2.pmovmskb.128(<16 x i8> %a0) ; <i32> [#uses=1]
 415   ret i32 %res
 416 }
 417 declare i32 @llvm.x86.sse2.pmovmskb.128(<16 x i8>) nounwind readnone
 418
 419
 420 define <8 x i16> @test_x86_sse2_pmulh_w(<8 x i16> %a0, <8 x i16> %a1) {
 421   ; CHECK: vpmulhw
 422   %res = call <8 x i16> @llvm.x86.sse2.pmulh.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 423   ret <8 x i16> %res
 424 }
 425 declare <8 x i16> @llvm.x86.sse2.pmulh.w(<8 x i16>, <8 x i16>) nounwind readnone
 426
 427
 428 define <8 x i16> @test_x86_sse2_pmulhu_w(<8 x i16> %a0, <8 x i16> %a1) {
 429   ; CHECK: vpmulhuw
 430   %res = call <8 x i16> @llvm.x86.sse2.pmulhu.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 431   ret <8 x i16> %res
 432 }
 433 declare <8 x i16> @llvm.x86.sse2.pmulhu.w(<8 x i16>, <8 x i16>) nounwind readnone
 434
 435
 436 define <2 x i64> @test_x86_sse2_pmulu_dq(<4 x i32> %a0, <4 x i32> %a1) {
 437   ; CHECK: vpmuludq
 438   %res = call <2 x i64> @llvm.x86.sse2.pmulu.dq(<4 x i32> %a0, <4 x i32> %a1) ; <<2 x i64>> [#uses=1]
 439   ret <2 x i64> %res
 440 }
 441 declare <2 x i64> @llvm.x86.sse2.pmulu.dq(<4 x i32>, <4 x i32>) nounwind readnone
 442
 443
 444 define <2 x i64> @test_x86_sse2_psad_bw(<16 x i8> %a0, <16 x i8> %a1) {
 445   ; CHECK: vpsadbw
 446   %res = call <2 x i64> @llvm.x86.sse2.psad.bw(<16 x i8> %a0, <16 x i8> %a1) ; <<2 x i64>> [#uses=1]
 447   ret <2 x i64> %res
 448 }
 449 declare <2 x i64> @llvm.x86.sse2.psad.bw(<16 x i8>, <16 x i8>) nounwind readnone
 450
 451
 452 define <4 x i32> @test_x86_sse2_psll_d(<4 x i32> %a0, <4 x i32> %a1) {
 453   ; CHECK: vpslld
 454   %res = call <4 x i32> @llvm.x86.sse2.psll.d(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 455   ret <4 x i32> %res
 456 }
 457 declare <4 x i32> @llvm.x86.sse2.psll.d(<4 x i32>, <4 x i32>) nounwind readnone
 458
 459
 460 define <2 x i64> @test_x86_sse2_psll_q(<2 x i64> %a0, <2 x i64> %a1) {
 461   ; CHECK: vpsllq
 462   %res = call <2 x i64> @llvm.x86.sse2.psll.q(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
 463   ret <2 x i64> %res
 464 }
 465 declare <2 x i64> @llvm.x86.sse2.psll.q(<2 x i64>, <2 x i64>) nounwind readnone
 466
 467
 468 define <8 x i16> @test_x86_sse2_psll_w(<8 x i16> %a0, <8 x i16> %a1) {
 469   ; CHECK: vpsllw
 470   %res = call <8 x i16> @llvm.x86.sse2.psll.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 471   ret <8 x i16> %res
 472 }
 473 declare <8 x i16> @llvm.x86.sse2.psll.w(<8 x i16>, <8 x i16>) nounwind readnone
 474
 475
 476 define <4 x i32> @test_x86_sse2_pslli_d(<4 x i32> %a0) {
 477   ; CHECK: vpslld
 478   %res = call <4 x i32> @llvm.x86.sse2.pslli.d(<4 x i32> %a0, i32 7) ; <<4 x i32>> [#uses=1]
 479   ret <4 x i32> %res
 480 }
 481 declare <4 x i32> @llvm.x86.sse2.pslli.d(<4 x i32>, i32) nounwind readnone
 482
 483
 484 define <2 x i64> @test_x86_sse2_pslli_q(<2 x i64> %a0) {
 485   ; CHECK: vpsllq
 486   %res = call <2 x i64> @llvm.x86.sse2.pslli.q(<2 x i64> %a0, i32 7) ; <<2 x i64>> [#uses=1]
 487   ret <2 x i64> %res
 488 }
 489 declare <2 x i64> @llvm.x86.sse2.pslli.q(<2 x i64>, i32) nounwind readnone
 490
 491
 492 define <8 x i16> @test_x86_sse2_pslli_w(<8 x i16> %a0) {
 493   ; CHECK: vpsllw
 494   %res = call <8 x i16> @llvm.x86.sse2.pslli.w(<8 x i16> %a0, i32 7) ; <<8 x i16>> [#uses=1]
 495   ret <8 x i16> %res
 496 }
 497 declare <8 x i16> @llvm.x86.sse2.pslli.w(<8 x i16>, i32) nounwind readnone
 498
 499
 500 define <4 x i32> @test_x86_sse2_psra_d(<4 x i32> %a0, <4 x i32> %a1) {
 501   ; CHECK: vpsrad
 502   %res = call <4 x i32> @llvm.x86.sse2.psra.d(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 503   ret <4 x i32> %res
 504 }
 505 declare <4 x i32> @llvm.x86.sse2.psra.d(<4 x i32>, <4 x i32>) nounwind readnone
 506
 507
 508 define <8 x i16> @test_x86_sse2_psra_w(<8 x i16> %a0, <8 x i16> %a1) {
 509   ; CHECK: vpsraw
 510   %res = call <8 x i16> @llvm.x86.sse2.psra.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 511   ret <8 x i16> %res
 512 }
 513 declare <8 x i16> @llvm.x86.sse2.psra.w(<8 x i16>, <8 x i16>) nounwind readnone
 514
 515
 516 define <4 x i32> @test_x86_sse2_psrai_d(<4 x i32> %a0) {
 517   ; CHECK: vpsrad
 518   %res = call <4 x i32> @llvm.x86.sse2.psrai.d(<4 x i32> %a0, i32 7) ; <<4 x i32>> [#uses=1]
 519   ret <4 x i32> %res
 520 }
 521 declare <4 x i32> @llvm.x86.sse2.psrai.d(<4 x i32>, i32) nounwind readnone
 522
 523
 524 define <8 x i16> @test_x86_sse2_psrai_w(<8 x i16> %a0) {
 525   ; CHECK: vpsraw
 526   %res = call <8 x i16> @llvm.x86.sse2.psrai.w(<8 x i16> %a0, i32 7) ; <<8 x i16>> [#uses=1]
 527   ret <8 x i16> %res
 528 }
 529 declare <8 x i16> @llvm.x86.sse2.psrai.w(<8 x i16>, i32) nounwind readnone
 530
 531
 532 define <4 x i32> @test_x86_sse2_psrl_d(<4 x i32> %a0, <4 x i32> %a1) {
 533   ; CHECK: vpsrld
 534   %res = call <4 x i32> @llvm.x86.sse2.psrl.d(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 535   ret <4 x i32> %res
 536 }
 537 declare <4 x i32> @llvm.x86.sse2.psrl.d(<4 x i32>, <4 x i32>) nounwind readnone
 538
 539
 540 define <2 x i64> @test_x86_sse2_psrl_q(<2 x i64> %a0, <2 x i64> %a1) {
 541   ; CHECK: vpsrlq
 542   %res = call <2 x i64> @llvm.x86.sse2.psrl.q(<2 x i64> %a0, <2 x i64> %a1) ; <<2 x i64>> [#uses=1]
 543   ret <2 x i64> %res
 544 }
 545 declare <2 x i64> @llvm.x86.sse2.psrl.q(<2 x i64>, <2 x i64>) nounwind readnone
 546
 547
 548 define <8 x i16> @test_x86_sse2_psrl_w(<8 x i16> %a0, <8 x i16> %a1) {
 549   ; CHECK: vpsrlw
 550   %res = call <8 x i16> @llvm.x86.sse2.psrl.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 551   ret <8 x i16> %res
 552 }
 553 declare <8 x i16> @llvm.x86.sse2.psrl.w(<8 x i16>, <8 x i16>) nounwind readnone
 554
 555
 556 define <4 x i32> @test_x86_sse2_psrli_d(<4 x i32> %a0) {
 557   ; CHECK: vpsrld
 558   %res = call <4 x i32> @llvm.x86.sse2.psrli.d(<4 x i32> %a0, i32 7) ; <<4 x i32>> [#uses=1]
 559   ret <4 x i32> %res
 560 }
 561 declare <4 x i32> @llvm.x86.sse2.psrli.d(<4 x i32>, i32) nounwind readnone
 562
 563
 564 define <2 x i64> @test_x86_sse2_psrli_q(<2 x i64> %a0) {
 565   ; CHECK: vpsrlq
 566   %res = call <2 x i64> @llvm.x86.sse2.psrli.q(<2 x i64> %a0, i32 7) ; <<2 x i64>> [#uses=1]
 567   ret <2 x i64> %res
 568 }
 569 declare <2 x i64> @llvm.x86.sse2.psrli.q(<2 x i64>, i32) nounwind readnone
 570
 571
 572 define <8 x i16> @test_x86_sse2_psrli_w(<8 x i16> %a0) {
 573   ; CHECK: vpsrlw
 574   %res = call <8 x i16> @llvm.x86.sse2.psrli.w(<8 x i16> %a0, i32 7) ; <<8 x i16>> [#uses=1]
 575   ret <8 x i16> %res
 576 }
 577 declare <8 x i16> @llvm.x86.sse2.psrli.w(<8 x i16>, i32) nounwind readnone
 578
 579
 580 define <16 x i8> @test_x86_sse2_psubs_b(<16 x i8> %a0, <16 x i8> %a1) {
 581   ; CHECK: vpsubsb
 582   %res = call <16 x i8> @llvm.x86.sse2.psubs.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 583   ret <16 x i8> %res
 584 }
 585 declare <16 x i8> @llvm.x86.sse2.psubs.b(<16 x i8>, <16 x i8>) nounwind readnone
 586
 587
 588 define <8 x i16> @test_x86_sse2_psubs_w(<8 x i16> %a0, <8 x i16> %a1) {
 589   ; CHECK: vpsubsw
 590   %res = call <8 x i16> @llvm.x86.sse2.psubs.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 591   ret <8 x i16> %res
 592 }
 593 declare <8 x i16> @llvm.x86.sse2.psubs.w(<8 x i16>, <8 x i16>) nounwind readnone
 594
 595
 596 define <16 x i8> @test_x86_sse2_psubus_b(<16 x i8> %a0, <16 x i8> %a1) {
 597   ; CHECK: vpsubusb
 598   %res = call <16 x i8> @llvm.x86.sse2.psubus.b(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 599   ret <16 x i8> %res
 600 }
 601 declare <16 x i8> @llvm.x86.sse2.psubus.b(<16 x i8>, <16 x i8>) nounwind readnone
 602
 603
 604 define <8 x i16> @test_x86_sse2_psubus_w(<8 x i16> %a0, <8 x i16> %a1) {
 605   ; CHECK: vpsubusw
 606   %res = call <8 x i16> @llvm.x86.sse2.psubus.w(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 607   ret <8 x i16> %res
 608 }
 609 declare <8 x i16> @llvm.x86.sse2.psubus.w(<8 x i16>, <8 x i16>) nounwind readnone
 610
 611
 612 define <2 x double> @test_x86_sse2_sqrt_pd(<2 x double> %a0) {
 613   ; CHECK: vsqrtpd
 614   %res = call <2 x double> @llvm.x86.sse2.sqrt.pd(<2 x double> %a0) ; <<2 x double>> [#uses=1]
 615   ret <2 x double> %res
 616 }
 617 declare <2 x double> @llvm.x86.sse2.sqrt.pd(<2 x double>) nounwind readnone
 618
 619
 620 define <2 x double> @test_x86_sse2_sqrt_sd(<2 x double> %a0) {
 621   ; CHECK: vsqrtsd
 622   %res = call <2 x double> @llvm.x86.sse2.sqrt.sd(<2 x double> %a0) ; <<2 x double>> [#uses=1]
 623   ret <2 x double> %res
 624 }
 625 declare <2 x double> @llvm.x86.sse2.sqrt.sd(<2 x double>) nounwind readnone
 626
 627
 628 define void @test_x86_sse2_storel_dq(i8* %a0, <4 x i32> %a1) {
 629   ; CHECK: test_x86_sse2_storel_dq
 630   ; CHECK: movl
 631   ; CHECK: vmovq
 632   call void @llvm.x86.sse2.storel.dq(i8* %a0, <4 x i32> %a1)
 633   ret void
 634 }
 635 declare void @llvm.x86.sse2.storel.dq(i8*, <4 x i32>) nounwind
 636
 637
 638 define void @test_x86_sse2_storeu_dq(i8* %a0, <16 x i8> %a1) {
 639   ; CHECK: test_x86_sse2_storeu_dq
 640   ; CHECK: movl
 641   ; CHECK: vmovdqu
 642   ; add operation forces the execution domain.
 643   %a2 = add <16 x i8> %a1, <i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1>
 644   call void @llvm.x86.sse2.storeu.dq(i8* %a0, <16 x i8> %a2)
 645   ret void
 646 }
 647 declare void @llvm.x86.sse2.storeu.dq(i8*, <16 x i8>) nounwind
 648
 649
 650 define void @test_x86_sse2_storeu_pd(i8* %a0, <2 x double> %a1) {
 651   ; CHECK: test_x86_sse2_storeu_pd
 652   ; CHECK: movl
 653   ; CHECK: vmovupd
 654   ; fadd operation forces the execution domain.
 655   %a2 = fadd <2 x double> %a1, <double 0x0, double 0x4200000000000000>
 656   call void @llvm.x86.sse2.storeu.pd(i8* %a0, <2 x double> %a2)
 657   ret void
 658 }
 659 declare void @llvm.x86.sse2.storeu.pd(i8*, <2 x double>) nounwind
 660
 661
 662 define <2 x double> @test_x86_sse2_sub_sd(<2 x double> %a0, <2 x double> %a1) {
 663   ; CHECK: test_x86_sse2_sub_sd
 664   ; CHECK: vsubsd
 665   %res = call <2 x double> @llvm.x86.sse2.sub.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 666   ret <2 x double> %res
 667 }
 668 declare <2 x double> @llvm.x86.sse2.sub.sd(<2 x double>, <2 x double>) nounwind readnone
 669
 670
 671 define i32 @test_x86_sse2_ucomieq_sd(<2 x double> %a0, <2 x double> %a1) {
 672   ; CHECK: vucomisd
 673   ; CHECK: sete
 674   ; CHECK: movzbl
 675   %res = call i32 @llvm.x86.sse2.ucomieq.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 676   ret i32 %res
 677 }
 678 declare i32 @llvm.x86.sse2.ucomieq.sd(<2 x double>, <2 x double>) nounwind readnone
 679
 680
 681 define i32 @test_x86_sse2_ucomige_sd(<2 x double> %a0, <2 x double> %a1) {
 682   ; CHECK: vucomisd
 683   ; CHECK: setae
 684   ; CHECK: movzbl
 685   %res = call i32 @llvm.x86.sse2.ucomige.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 686   ret i32 %res
 687 }
 688 declare i32 @llvm.x86.sse2.ucomige.sd(<2 x double>, <2 x double>) nounwind readnone
 689
 690
 691 define i32 @test_x86_sse2_ucomigt_sd(<2 x double> %a0, <2 x double> %a1) {
 692   ; CHECK: vucomisd
 693   ; CHECK: seta
 694   ; CHECK: movzbl
 695   %res = call i32 @llvm.x86.sse2.ucomigt.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 696   ret i32 %res
 697 }
 698 declare i32 @llvm.x86.sse2.ucomigt.sd(<2 x double>, <2 x double>) nounwind readnone
 699
 700
 701 define i32 @test_x86_sse2_ucomile_sd(<2 x double> %a0, <2 x double> %a1) {
 702   ; CHECK: vucomisd
 703   ; CHECK: setbe
 704   ; CHECK: movzbl
 705   %res = call i32 @llvm.x86.sse2.ucomile.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 706   ret i32 %res
 707 }
 708 declare i32 @llvm.x86.sse2.ucomile.sd(<2 x double>, <2 x double>) nounwind readnone
 709
 710
 711 define i32 @test_x86_sse2_ucomilt_sd(<2 x double> %a0, <2 x double> %a1) {
 712   ; CHECK: vucomisd
 713   ; CHECK: sbbl
 714   %res = call i32 @llvm.x86.sse2.ucomilt.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 715   ret i32 %res
 716 }
 717 declare i32 @llvm.x86.sse2.ucomilt.sd(<2 x double>, <2 x double>) nounwind readnone
 718
 719
 720 define i32 @test_x86_sse2_ucomineq_sd(<2 x double> %a0, <2 x double> %a1) {
 721   ; CHECK: vucomisd
 722   ; CHECK: setne
 723   ; CHECK: movzbl
 724   %res = call i32 @llvm.x86.sse2.ucomineq.sd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
 725   ret i32 %res
 726 }
 727 declare i32 @llvm.x86.sse2.ucomineq.sd(<2 x double>, <2 x double>) nounwind readnone
 728
 729
 730 define <2 x double> @test_x86_sse3_addsub_pd(<2 x double> %a0, <2 x double> %a1) {
 731   ; CHECK: vaddsubpd
 732   %res = call <2 x double> @llvm.x86.sse3.addsub.pd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 733   ret <2 x double> %res
 734 }
 735 declare <2 x double> @llvm.x86.sse3.addsub.pd(<2 x double>, <2 x double>) nounwind readnone
 736
 737
 738 define <4 x float> @test_x86_sse3_addsub_ps(<4 x float> %a0, <4 x float> %a1) {
 739   ; CHECK: vaddsubps
 740   %res = call <4 x float> @llvm.x86.sse3.addsub.ps(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
 741   ret <4 x float> %res
 742 }
 743 declare <4 x float> @llvm.x86.sse3.addsub.ps(<4 x float>, <4 x float>) nounwind readnone
 744
 745
 746 define <2 x double> @test_x86_sse3_hadd_pd(<2 x double> %a0, <2 x double> %a1) {
 747   ; CHECK: vhaddpd
 748   %res = call <2 x double> @llvm.x86.sse3.hadd.pd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 749   ret <2 x double> %res
 750 }
 751 declare <2 x double> @llvm.x86.sse3.hadd.pd(<2 x double>, <2 x double>) nounwind readnone
 752
 753
 754 define <4 x float> @test_x86_sse3_hadd_ps(<4 x float> %a0, <4 x float> %a1) {
 755   ; CHECK: vhaddps
 756   %res = call <4 x float> @llvm.x86.sse3.hadd.ps(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
 757   ret <4 x float> %res
 758 }
 759 declare <4 x float> @llvm.x86.sse3.hadd.ps(<4 x float>, <4 x float>) nounwind readnone
 760
 761
 762 define <2 x double> @test_x86_sse3_hsub_pd(<2 x double> %a0, <2 x double> %a1) {
 763   ; CHECK: vhsubpd
 764   %res = call <2 x double> @llvm.x86.sse3.hsub.pd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 765   ret <2 x double> %res
 766 }
 767 declare <2 x double> @llvm.x86.sse3.hsub.pd(<2 x double>, <2 x double>) nounwind readnone
 768
 769
 770 define <4 x float> @test_x86_sse3_hsub_ps(<4 x float> %a0, <4 x float> %a1) {
 771   ; CHECK: vhsubps
 772   %res = call <4 x float> @llvm.x86.sse3.hsub.ps(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
 773   ret <4 x float> %res
 774 }
 775 declare <4 x float> @llvm.x86.sse3.hsub.ps(<4 x float>, <4 x float>) nounwind readnone
 776
 777
 778 define <16 x i8> @test_x86_sse3_ldu_dq(i8* %a0) {
 779   ; CHECK: movl
 780   ; CHECK: vlddqu
 781   %res = call <16 x i8> @llvm.x86.sse3.ldu.dq(i8* %a0) ; <<16 x i8>> [#uses=1]
 782   ret <16 x i8> %res
 783 }
 784 declare <16 x i8> @llvm.x86.sse3.ldu.dq(i8*) nounwind readonly
 785
 786
 787 define <2 x double> @test_x86_sse41_blendvpd(<2 x double> %a0, <2 x double> %a1, <2 x double> %a2) {
 788   ; CHECK: vblendvpd
 789   %res = call <2 x double> @llvm.x86.sse41.blendvpd(<2 x double> %a0, <2 x double> %a1, <2 x double> %a2) ; <<2 x double>> [#uses=1]
 790   ret <2 x double> %res
 791 }
 792 declare <2 x double> @llvm.x86.sse41.blendvpd(<2 x double>, <2 x double>, <2 x double>) nounwind readnone
 793
 794
 795 define <4 x float> @test_x86_sse41_blendvps(<4 x float> %a0, <4 x float> %a1, <4 x float> %a2) {
 796   ; CHECK: vblendvps
 797   %res = call <4 x float> @llvm.x86.sse41.blendvps(<4 x float> %a0, <4 x float> %a1, <4 x float> %a2) ; <<4 x float>> [#uses=1]
 798   ret <4 x float> %res
 799 }
 800 declare <4 x float> @llvm.x86.sse41.blendvps(<4 x float>, <4 x float>, <4 x float>) nounwind readnone
 801
 802
 803 define <2 x double> @test_x86_sse41_dppd(<2 x double> %a0, <2 x double> %a1) {
 804   ; CHECK: vdppd
 805   %res = call <2 x double> @llvm.x86.sse41.dppd(<2 x double> %a0, <2 x double> %a1, i8 7) ; <<2 x double>> [#uses=1]
 806   ret <2 x double> %res
 807 }
 808 declare <2 x double> @llvm.x86.sse41.dppd(<2 x double>, <2 x double>, i8) nounwind readnone
 809
 810
 811 define <4 x float> @test_x86_sse41_dpps(<4 x float> %a0, <4 x float> %a1) {
 812   ; CHECK: vdpps
 813   %res = call <4 x float> @llvm.x86.sse41.dpps(<4 x float> %a0, <4 x float> %a1, i8 7) ; <<4 x float>> [#uses=1]
 814   ret <4 x float> %res
 815 }
 816 declare <4 x float> @llvm.x86.sse41.dpps(<4 x float>, <4 x float>, i8) nounwind readnone
 817
 818
 819 define <4 x float> @test_x86_sse41_insertps(<4 x float> %a0, <4 x float> %a1) {
 820   ; CHECK: vinsertps
 821   %res = call <4 x float> @llvm.x86.sse41.insertps(<4 x float> %a0, <4 x float> %a1, i8 7) ; <<4 x float>> [#uses=1]
 822   ret <4 x float> %res
 823 }
 824 declare <4 x float> @llvm.x86.sse41.insertps(<4 x float>, <4 x float>, i8) nounwind readnone
 825
 826
 827
 828 define <8 x i16> @test_x86_sse41_mpsadbw(<16 x i8> %a0, <16 x i8> %a1) {
 829   ; CHECK: vmpsadbw
 830   %res = call <8 x i16> @llvm.x86.sse41.mpsadbw(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <<8 x i16>> [#uses=1]
 831   ret <8 x i16> %res
 832 }
 833 declare <8 x i16> @llvm.x86.sse41.mpsadbw(<16 x i8>, <16 x i8>, i8) nounwind readnone
 834
 835
 836 define <8 x i16> @test_x86_sse41_packusdw(<4 x i32> %a0, <4 x i32> %a1) {
 837   ; CHECK: vpackusdw
 838   %res = call <8 x i16> @llvm.x86.sse41.packusdw(<4 x i32> %a0, <4 x i32> %a1) ; <<8 x i16>> [#uses=1]
 839   ret <8 x i16> %res
 840 }
 841 declare <8 x i16> @llvm.x86.sse41.packusdw(<4 x i32>, <4 x i32>) nounwind readnone
 842
 843
 844 define <16 x i8> @test_x86_sse41_pblendvb(<16 x i8> %a0, <16 x i8> %a1, <16 x i8> %a2) {
 845   ; CHECK: vpblendvb
 846   %res = call <16 x i8> @llvm.x86.sse41.pblendvb(<16 x i8> %a0, <16 x i8> %a1, <16 x i8> %a2) ; <<16 x i8>> [#uses=1]
 847   ret <16 x i8> %res
 848 }
 849 declare <16 x i8> @llvm.x86.sse41.pblendvb(<16 x i8>, <16 x i8>, <16 x i8>) nounwind readnone
 850
 851
 852 define <8 x i16> @test_x86_sse41_phminposuw(<8 x i16> %a0) {
 853   ; CHECK: vphminposuw
 854   %res = call <8 x i16> @llvm.x86.sse41.phminposuw(<8 x i16> %a0) ; <<8 x i16>> [#uses=1]
 855   ret <8 x i16> %res
 856 }
 857 declare <8 x i16> @llvm.x86.sse41.phminposuw(<8 x i16>) nounwind readnone
 858
 859
 860 define <16 x i8> @test_x86_sse41_pmaxsb(<16 x i8> %a0, <16 x i8> %a1) {
 861   ; CHECK: vpmaxsb
 862   %res = call <16 x i8> @llvm.x86.sse41.pmaxsb(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 863   ret <16 x i8> %res
 864 }
 865 declare <16 x i8> @llvm.x86.sse41.pmaxsb(<16 x i8>, <16 x i8>) nounwind readnone
 866
 867
 868 define <4 x i32> @test_x86_sse41_pmaxsd(<4 x i32> %a0, <4 x i32> %a1) {
 869   ; CHECK: vpmaxsd
 870   %res = call <4 x i32> @llvm.x86.sse41.pmaxsd(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 871   ret <4 x i32> %res
 872 }
 873 declare <4 x i32> @llvm.x86.sse41.pmaxsd(<4 x i32>, <4 x i32>) nounwind readnone
 874
 875
 876 define <4 x i32> @test_x86_sse41_pmaxud(<4 x i32> %a0, <4 x i32> %a1) {
 877   ; CHECK: vpmaxud
 878   %res = call <4 x i32> @llvm.x86.sse41.pmaxud(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 879   ret <4 x i32> %res
 880 }
 881 declare <4 x i32> @llvm.x86.sse41.pmaxud(<4 x i32>, <4 x i32>) nounwind readnone
 882
 883
 884 define <8 x i16> @test_x86_sse41_pmaxuw(<8 x i16> %a0, <8 x i16> %a1) {
 885   ; CHECK: vpmaxuw
 886   %res = call <8 x i16> @llvm.x86.sse41.pmaxuw(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 887   ret <8 x i16> %res
 888 }
 889 declare <8 x i16> @llvm.x86.sse41.pmaxuw(<8 x i16>, <8 x i16>) nounwind readnone
 890
 891
 892 define <16 x i8> @test_x86_sse41_pminsb(<16 x i8> %a0, <16 x i8> %a1) {
 893   ; CHECK: vpminsb
 894   %res = call <16 x i8> @llvm.x86.sse41.pminsb(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
 895   ret <16 x i8> %res
 896 }
 897 declare <16 x i8> @llvm.x86.sse41.pminsb(<16 x i8>, <16 x i8>) nounwind readnone
 898
 899
 900 define <4 x i32> @test_x86_sse41_pminsd(<4 x i32> %a0, <4 x i32> %a1) {
 901   ; CHECK: vpminsd
 902   %res = call <4 x i32> @llvm.x86.sse41.pminsd(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 903   ret <4 x i32> %res
 904 }
 905 declare <4 x i32> @llvm.x86.sse41.pminsd(<4 x i32>, <4 x i32>) nounwind readnone
 906
 907
 908 define <4 x i32> @test_x86_sse41_pminud(<4 x i32> %a0, <4 x i32> %a1) {
 909   ; CHECK: vpminud
 910   %res = call <4 x i32> @llvm.x86.sse41.pminud(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
 911   ret <4 x i32> %res
 912 }
 913 declare <4 x i32> @llvm.x86.sse41.pminud(<4 x i32>, <4 x i32>) nounwind readnone
 914
 915
 916 define <8 x i16> @test_x86_sse41_pminuw(<8 x i16> %a0, <8 x i16> %a1) {
 917   ; CHECK: vpminuw
 918   %res = call <8 x i16> @llvm.x86.sse41.pminuw(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
 919   ret <8 x i16> %res
 920 }
 921 declare <8 x i16> @llvm.x86.sse41.pminuw(<8 x i16>, <8 x i16>) nounwind readnone
 922
 923
 924 define <4 x i32> @test_x86_sse41_pmovsxbd(<16 x i8> %a0) {
 925   ; CHECK: vpmovsxbd
 926   %res = call <4 x i32> @llvm.x86.sse41.pmovsxbd(<16 x i8> %a0) ; <<4 x i32>> [#uses=1]
 927   ret <4 x i32> %res
 928 }
 929 declare <4 x i32> @llvm.x86.sse41.pmovsxbd(<16 x i8>) nounwind readnone
 930
 931
 932 define <2 x i64> @test_x86_sse41_pmovsxbq(<16 x i8> %a0) {
 933   ; CHECK: vpmovsxbq
 934   %res = call <2 x i64> @llvm.x86.sse41.pmovsxbq(<16 x i8> %a0) ; <<2 x i64>> [#uses=1]
 935   ret <2 x i64> %res
 936 }
 937 declare <2 x i64> @llvm.x86.sse41.pmovsxbq(<16 x i8>) nounwind readnone
 938
 939
 940 define <8 x i16> @test_x86_sse41_pmovsxbw(<16 x i8> %a0) {
 941   ; CHECK: vpmovsxbw
 942   %res = call <8 x i16> @llvm.x86.sse41.pmovsxbw(<16 x i8> %a0) ; <<8 x i16>> [#uses=1]
 943   ret <8 x i16> %res
 944 }
 945 declare <8 x i16> @llvm.x86.sse41.pmovsxbw(<16 x i8>) nounwind readnone
 946
 947
 948 define <2 x i64> @test_x86_sse41_pmovsxdq(<4 x i32> %a0) {
 949   ; CHECK: vpmovsxdq
 950   %res = call <2 x i64> @llvm.x86.sse41.pmovsxdq(<4 x i32> %a0) ; <<2 x i64>> [#uses=1]
 951   ret <2 x i64> %res
 952 }
 953 declare <2 x i64> @llvm.x86.sse41.pmovsxdq(<4 x i32>) nounwind readnone
 954
 955
 956 define <4 x i32> @test_x86_sse41_pmovsxwd(<8 x i16> %a0) {
 957   ; CHECK: vpmovsxwd
 958   %res = call <4 x i32> @llvm.x86.sse41.pmovsxwd(<8 x i16> %a0) ; <<4 x i32>> [#uses=1]
 959   ret <4 x i32> %res
 960 }
 961 declare <4 x i32> @llvm.x86.sse41.pmovsxwd(<8 x i16>) nounwind readnone
 962
 963
 964 define <2 x i64> @test_x86_sse41_pmovsxwq(<8 x i16> %a0) {
 965   ; CHECK: vpmovsxwq
 966   %res = call <2 x i64> @llvm.x86.sse41.pmovsxwq(<8 x i16> %a0) ; <<2 x i64>> [#uses=1]
 967   ret <2 x i64> %res
 968 }
 969 declare <2 x i64> @llvm.x86.sse41.pmovsxwq(<8 x i16>) nounwind readnone
 970
 971
 972 define <4 x i32> @test_x86_sse41_pmovzxbd(<16 x i8> %a0) {
 973   ; CHECK: vpmovzxbd
 974   %res = call <4 x i32> @llvm.x86.sse41.pmovzxbd(<16 x i8> %a0) ; <<4 x i32>> [#uses=1]
 975   ret <4 x i32> %res
 976 }
 977 declare <4 x i32> @llvm.x86.sse41.pmovzxbd(<16 x i8>) nounwind readnone
 978
 979
 980 define <2 x i64> @test_x86_sse41_pmovzxbq(<16 x i8> %a0) {
 981   ; CHECK: vpmovzxbq
 982   %res = call <2 x i64> @llvm.x86.sse41.pmovzxbq(<16 x i8> %a0) ; <<2 x i64>> [#uses=1]
 983   ret <2 x i64> %res
 984 }
 985 declare <2 x i64> @llvm.x86.sse41.pmovzxbq(<16 x i8>) nounwind readnone
 986
 987
 988 define <8 x i16> @test_x86_sse41_pmovzxbw(<16 x i8> %a0) {
 989   ; CHECK: vpmovzxbw
 990   %res = call <8 x i16> @llvm.x86.sse41.pmovzxbw(<16 x i8> %a0) ; <<8 x i16>> [#uses=1]
 991   ret <8 x i16> %res
 992 }
 993 declare <8 x i16> @llvm.x86.sse41.pmovzxbw(<16 x i8>) nounwind readnone
 994
 995
 996 define <2 x i64> @test_x86_sse41_pmovzxdq(<4 x i32> %a0) {
 997   ; CHECK: vpmovzxdq
 998   %res = call <2 x i64> @llvm.x86.sse41.pmovzxdq(<4 x i32> %a0) ; <<2 x i64>> [#uses=1]
 999   ret <2 x i64> %res
1000 }
1001 declare <2 x i64> @llvm.x86.sse41.pmovzxdq(<4 x i32>) nounwind readnone
1002
1003
1004 define <4 x i32> @test_x86_sse41_pmovzxwd(<8 x i16> %a0) {
1005   ; CHECK: vpmovzxwd
1006   %res = call <4 x i32> @llvm.x86.sse41.pmovzxwd(<8 x i16> %a0) ; <<4 x i32>> [#uses=1]
1007   ret <4 x i32> %res
1008 }
1009 declare <4 x i32> @llvm.x86.sse41.pmovzxwd(<8 x i16>) nounwind readnone
1010
1011
1012 define <2 x i64> @test_x86_sse41_pmovzxwq(<8 x i16> %a0) {
1013   ; CHECK: vpmovzxwq
1014   %res = call <2 x i64> @llvm.x86.sse41.pmovzxwq(<8 x i16> %a0) ; <<2 x i64>> [#uses=1]
1015   ret <2 x i64> %res
1016 }
1017 declare <2 x i64> @llvm.x86.sse41.pmovzxwq(<8 x i16>) nounwind readnone
1018
1019
1020 define <2 x i64> @test_x86_sse41_pmuldq(<4 x i32> %a0, <4 x i32> %a1) {
1021   ; CHECK: vpmuldq
1022   %res = call <2 x i64> @llvm.x86.sse41.pmuldq(<4 x i32> %a0, <4 x i32> %a1) ; <<2 x i64>> [#uses=1]
1023   ret <2 x i64> %res
1024 }
1025 declare <2 x i64> @llvm.x86.sse41.pmuldq(<4 x i32>, <4 x i32>) nounwind readnone
1026
1027
1028 define i32 @test_x86_sse41_ptestc(<2 x i64> %a0, <2 x i64> %a1) {
1029   ; CHECK: vptest
1030   ; CHECK: sbbl
1031   %res = call i32 @llvm.x86.sse41.ptestc(<2 x i64> %a0, <2 x i64> %a1) ; <i32> [#uses=1]
1032   ret i32 %res
1033 }
1034 declare i32 @llvm.x86.sse41.ptestc(<2 x i64>, <2 x i64>) nounwind readnone
1035
1036
1037 define i32 @test_x86_sse41_ptestnzc(<2 x i64> %a0, <2 x i64> %a1) {
1038   ; CHECK: vptest
1039   ; CHECK: seta
1040   ; CHECK: movzbl
1041   %res = call i32 @llvm.x86.sse41.ptestnzc(<2 x i64> %a0, <2 x i64> %a1) ; <i32> [#uses=1]
1042   ret i32 %res
1043 }
1044 declare i32 @llvm.x86.sse41.ptestnzc(<2 x i64>, <2 x i64>) nounwind readnone
1045
1046
1047 define i32 @test_x86_sse41_ptestz(<2 x i64> %a0, <2 x i64> %a1) {
1048   ; CHECK: vptest
1049   ; CHECK: sete
1050   ; CHECK: movzbl
1051   %res = call i32 @llvm.x86.sse41.ptestz(<2 x i64> %a0, <2 x i64> %a1) ; <i32> [#uses=1]
1052   ret i32 %res
1053 }
1054 declare i32 @llvm.x86.sse41.ptestz(<2 x i64>, <2 x i64>) nounwind readnone
1055
1056
1057 define <2 x double> @test_x86_sse41_round_pd(<2 x double> %a0) {
1058   ; CHECK: vroundpd
1059   %res = call <2 x double> @llvm.x86.sse41.round.pd(<2 x double> %a0, i32 7) ; <<2 x double>> [#uses=1]
1060   ret <2 x double> %res
1061 }
1062 declare <2 x double> @llvm.x86.sse41.round.pd(<2 x double>, i32) nounwind readnone
1063
1064
1065 define <4 x float> @test_x86_sse41_round_ps(<4 x float> %a0) {
1066   ; CHECK: vroundps
1067   %res = call <4 x float> @llvm.x86.sse41.round.ps(<4 x float> %a0, i32 7) ; <<4 x float>> [#uses=1]
1068   ret <4 x float> %res
1069 }
1070 declare <4 x float> @llvm.x86.sse41.round.ps(<4 x float>, i32) nounwind readnone
1071
1072
1073 define <2 x double> @test_x86_sse41_round_sd(<2 x double> %a0, <2 x double> %a1) {
1074   ; CHECK: vroundsd
1075   %res = call <2 x double> @llvm.x86.sse41.round.sd(<2 x double> %a0, <2 x double> %a1, i32 7) ; <<2 x double>> [#uses=1]
1076   ret <2 x double> %res
1077 }
1078 declare <2 x double> @llvm.x86.sse41.round.sd(<2 x double>, <2 x double>, i32) nounwind readnone
1079
1080
1081 define <4 x float> @test_x86_sse41_round_ss(<4 x float> %a0, <4 x float> %a1) {
1082   ; CHECK: vroundss
1083   %res = call <4 x float> @llvm.x86.sse41.round.ss(<4 x float> %a0, <4 x float> %a1, i32 7) ; <<4 x float>> [#uses=1]
1084   ret <4 x float> %res
1085 }
1086 declare <4 x float> @llvm.x86.sse41.round.ss(<4 x float>, <4 x float>, i32) nounwind readnone
1087
1088
1089 define i32 @test_x86_sse42_pcmpestri128(<16 x i8> %a0, <16 x i8> %a2) {
1090   ; CHECK: movl $7
1091   ; CHECK: movl $7
1092   ; CHECK: vpcmpestri $7
1093   ; CHECK: movl
1094   %res = call i32 @llvm.x86.sse42.pcmpestri128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1095   ret i32 %res
1096 }
1097 declare i32 @llvm.x86.sse42.pcmpestri128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1098
1099
1100 define i32 @test_x86_sse42_pcmpestri128_load(<16 x i8>* %a0, <16 x i8>* %a2) {
1101   ; CHECK: movl $7
1102   ; CHECK: movl $7
1103   ; CHECK: vpcmpestri $7, (
1104   ; CHECK: movl
1105   %1 = load <16 x i8>, <16 x i8>* %a0
1106   %2 = load <16 x i8>, <16 x i8>* %a2
1107   %res = call i32 @llvm.x86.sse42.pcmpestri128(<16 x i8> %1, i32 7, <16 x i8> %2, i32 7, i8 7) ; <i32> [#uses=1]
1108   ret i32 %res
1109 }
1110
1111
1112 define i32 @test_x86_sse42_pcmpestria128(<16 x i8> %a0, <16 x i8> %a2) {
1113   ; CHECK: movl
1114   ; CHECK: movl
1115   ; CHECK: vpcmpestri
1116   ; CHECK: seta
1117   %res = call i32 @llvm.x86.sse42.pcmpestria128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1118   ret i32 %res
1119 }
1120 declare i32 @llvm.x86.sse42.pcmpestria128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1121
1122
1123 define i32 @test_x86_sse42_pcmpestric128(<16 x i8> %a0, <16 x i8> %a2) {
1124   ; CHECK: movl
1125   ; CHECK: movl
1126   ; CHECK: vpcmpestri
1127   ; CHECK: sbbl
1128   %res = call i32 @llvm.x86.sse42.pcmpestric128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1129   ret i32 %res
1130 }
1131 declare i32 @llvm.x86.sse42.pcmpestric128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1132
1133
1134 define i32 @test_x86_sse42_pcmpestrio128(<16 x i8> %a0, <16 x i8> %a2) {
1135   ; CHECK: movl
1136   ; CHECK: movl
1137   ; CHECK: vpcmpestri
1138   ; CHECK: seto
1139   %res = call i32 @llvm.x86.sse42.pcmpestrio128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1140   ret i32 %res
1141 }
1142 declare i32 @llvm.x86.sse42.pcmpestrio128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1143
1144
1145 define i32 @test_x86_sse42_pcmpestris128(<16 x i8> %a0, <16 x i8> %a2) {
1146   ; CHECK: movl
1147   ; CHECK: movl
1148   ; CHECK: vpcmpestri
1149   ; CHECK: sets
1150   %res = call i32 @llvm.x86.sse42.pcmpestris128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1151   ret i32 %res
1152 }
1153 declare i32 @llvm.x86.sse42.pcmpestris128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1154
1155
1156 define i32 @test_x86_sse42_pcmpestriz128(<16 x i8> %a0, <16 x i8> %a2) {
1157   ; CHECK: movl
1158   ; CHECK: movl
1159   ; CHECK: vpcmpestri
1160   ; CHECK: sete
1161   %res = call i32 @llvm.x86.sse42.pcmpestriz128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <i32> [#uses=1]
1162   ret i32 %res
1163 }
1164 declare i32 @llvm.x86.sse42.pcmpestriz128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1165
1166
1167 define <16 x i8> @test_x86_sse42_pcmpestrm128(<16 x i8> %a0, <16 x i8> %a2) {
1168   ; CHECK: movl
1169   ; CHECK: movl
1170   ; CHECK: vpcmpestrm
1171   ; CHECK-NOT: vmov
1172   %res = call <16 x i8> @llvm.x86.sse42.pcmpestrm128(<16 x i8> %a0, i32 7, <16 x i8> %a2, i32 7, i8 7) ; <<16 x i8>> [#uses=1]
1173   ret <16 x i8> %res
1174 }
1175 declare <16 x i8> @llvm.x86.sse42.pcmpestrm128(<16 x i8>, i32, <16 x i8>, i32, i8) nounwind readnone
1176
1177
1178 define <16 x i8> @test_x86_sse42_pcmpestrm128_load(<16 x i8> %a0, <16 x i8>* %a2) {
1179   ; CHECK: movl $7
1180   ; CHECK: movl $7
1181   ; CHECK: vpcmpestrm $7,
1182   ; CHECK-NOT: vmov
1183   %1 = load <16 x i8>, <16 x i8>* %a2
1184   %res = call <16 x i8> @llvm.x86.sse42.pcmpestrm128(<16 x i8> %a0, i32 7, <16 x i8> %1, i32 7, i8 7) ; <<16 x i8>> [#uses=1]
1185   ret <16 x i8> %res
1186 }
1187
1188
1189 define i32 @test_x86_sse42_pcmpistri128(<16 x i8> %a0, <16 x i8> %a1) {
1190   ; CHECK: vpcmpistri $7
1191   ; CHECK: movl
1192   %res = call i32 @llvm.x86.sse42.pcmpistri128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1193   ret i32 %res
1194 }
1195 declare i32 @llvm.x86.sse42.pcmpistri128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1196
1197
1198 define i32 @test_x86_sse42_pcmpistri128_load(<16 x i8>* %a0, <16 x i8>* %a1) {
1199   ; CHECK: vpcmpistri $7, (
1200   ; CHECK: movl
1201   %1 = load <16 x i8>, <16 x i8>* %a0
1202   %2 = load <16 x i8>, <16 x i8>* %a1
1203   %res = call i32 @llvm.x86.sse42.pcmpistri128(<16 x i8> %1, <16 x i8> %2, i8 7) ; <i32> [#uses=1]
1204   ret i32 %res
1205 }
1206
1207
1208 define i32 @test_x86_sse42_pcmpistria128(<16 x i8> %a0, <16 x i8> %a1) {
1209   ; CHECK: vpcmpistri
1210   ; CHECK: seta
1211   %res = call i32 @llvm.x86.sse42.pcmpistria128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1212   ret i32 %res
1213 }
1214 declare i32 @llvm.x86.sse42.pcmpistria128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1215
1216
1217 define i32 @test_x86_sse42_pcmpistric128(<16 x i8> %a0, <16 x i8> %a1) {
1218   ; CHECK: vpcmpistri
1219   ; CHECK: sbbl
1220   %res = call i32 @llvm.x86.sse42.pcmpistric128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1221   ret i32 %res
1222 }
1223 declare i32 @llvm.x86.sse42.pcmpistric128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1224
1225
1226 define i32 @test_x86_sse42_pcmpistrio128(<16 x i8> %a0, <16 x i8> %a1) {
1227   ; CHECK: vpcmpistri
1228   ; CHECK: seto
1229   %res = call i32 @llvm.x86.sse42.pcmpistrio128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1230   ret i32 %res
1231 }
1232 declare i32 @llvm.x86.sse42.pcmpistrio128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1233
1234
1235 define i32 @test_x86_sse42_pcmpistris128(<16 x i8> %a0, <16 x i8> %a1) {
1236   ; CHECK: vpcmpistri
1237   ; CHECK: sets
1238   %res = call i32 @llvm.x86.sse42.pcmpistris128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1239   ret i32 %res
1240 }
1241 declare i32 @llvm.x86.sse42.pcmpistris128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1242
1243
1244 define i32 @test_x86_sse42_pcmpistriz128(<16 x i8> %a0, <16 x i8> %a1) {
1245   ; CHECK: vpcmpistri
1246   ; CHECK: sete
1247   %res = call i32 @llvm.x86.sse42.pcmpistriz128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <i32> [#uses=1]
1248   ret i32 %res
1249 }
1250 declare i32 @llvm.x86.sse42.pcmpistriz128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1251
1252
1253 define <16 x i8> @test_x86_sse42_pcmpistrm128(<16 x i8> %a0, <16 x i8> %a1) {
1254   ; CHECK: vpcmpistrm $7
1255   ; CHECK-NOT: vmov
1256   %res = call <16 x i8> @llvm.x86.sse42.pcmpistrm128(<16 x i8> %a0, <16 x i8> %a1, i8 7) ; <<16 x i8>> [#uses=1]
1257   ret <16 x i8> %res
1258 }
1259 declare <16 x i8> @llvm.x86.sse42.pcmpistrm128(<16 x i8>, <16 x i8>, i8) nounwind readnone
1260
1261
1262 define <16 x i8> @test_x86_sse42_pcmpistrm128_load(<16 x i8> %a0, <16 x i8>* %a1) {
1263   ; CHECK: vpcmpistrm $7, (
1264   ; CHECK-NOT: vmov
1265   %1 = load <16 x i8>, <16 x i8>* %a1
1266   %res = call <16 x i8> @llvm.x86.sse42.pcmpistrm128(<16 x i8> %a0, <16 x i8> %1, i8 7) ; <<16 x i8>> [#uses=1]
1267   ret <16 x i8> %res
1268 }
1269
1270
1271 define <4 x float> @test_x86_sse_add_ss(<4 x float> %a0, <4 x float> %a1) {
1272   ; CHECK: vaddss
1273   %res = call <4 x float> @llvm.x86.sse.add.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1274   ret <4 x float> %res
1275 }
1276 declare <4 x float> @llvm.x86.sse.add.ss(<4 x float>, <4 x float>) nounwind readnone
1277
1278
1279 define <4 x float> @test_x86_sse_cmp_ps(<4 x float> %a0, <4 x float> %a1) {
1280   ; CHECK: vcmpordps
1281   %res = call <4 x float> @llvm.x86.sse.cmp.ps(<4 x float> %a0, <4 x float> %a1, i8 7) ; <<4 x float>> [#uses=1]
1282   ret <4 x float> %res
1283 }
1284 declare <4 x float> @llvm.x86.sse.cmp.ps(<4 x float>, <4 x float>, i8) nounwind readnone
1285
1286
1287 define <4 x float> @test_x86_sse_cmp_ss(<4 x float> %a0, <4 x float> %a1) {
1288   ; CHECK: vcmpordss
1289   %res = call <4 x float> @llvm.x86.sse.cmp.ss(<4 x float> %a0, <4 x float> %a1, i8 7) ; <<4 x float>> [#uses=1]
1290   ret <4 x float> %res
1291 }
1292 declare <4 x float> @llvm.x86.sse.cmp.ss(<4 x float>, <4 x float>, i8) nounwind readnone
1293
1294
1295 define i32 @test_x86_sse_comieq_ss(<4 x float> %a0, <4 x float> %a1) {
1296   ; CHECK: vcomiss
1297   ; CHECK: sete
1298   ; CHECK: movzbl
1299   %res = call i32 @llvm.x86.sse.comieq.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1300   ret i32 %res
1301 }
1302 declare i32 @llvm.x86.sse.comieq.ss(<4 x float>, <4 x float>) nounwind readnone
1303
1304
1305 define i32 @test_x86_sse_comige_ss(<4 x float> %a0, <4 x float> %a1) {
1306   ; CHECK: vcomiss
1307   ; CHECK: setae
1308   ; CHECK: movzbl
1309   %res = call i32 @llvm.x86.sse.comige.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1310   ret i32 %res
1311 }
1312 declare i32 @llvm.x86.sse.comige.ss(<4 x float>, <4 x float>) nounwind readnone
1313
1314
1315 define i32 @test_x86_sse_comigt_ss(<4 x float> %a0, <4 x float> %a1) {
1316   ; CHECK: vcomiss
1317   ; CHECK: seta
1318   ; CHECK: movzbl
1319   %res = call i32 @llvm.x86.sse.comigt.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1320   ret i32 %res
1321 }
1322 declare i32 @llvm.x86.sse.comigt.ss(<4 x float>, <4 x float>) nounwind readnone
1323
1324
1325 define i32 @test_x86_sse_comile_ss(<4 x float> %a0, <4 x float> %a1) {
1326   ; CHECK: vcomiss
1327   ; CHECK: setbe
1328   ; CHECK: movzbl
1329   %res = call i32 @llvm.x86.sse.comile.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1330   ret i32 %res
1331 }
1332 declare i32 @llvm.x86.sse.comile.ss(<4 x float>, <4 x float>) nounwind readnone
1333
1334
1335 define i32 @test_x86_sse_comilt_ss(<4 x float> %a0, <4 x float> %a1) {
1336   ; CHECK: vcomiss
1337   ; CHECK: sbb
1338   %res = call i32 @llvm.x86.sse.comilt.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1339   ret i32 %res
1340 }
1341 declare i32 @llvm.x86.sse.comilt.ss(<4 x float>, <4 x float>) nounwind readnone
1342
1343
1344 define i32 @test_x86_sse_comineq_ss(<4 x float> %a0, <4 x float> %a1) {
1345   ; CHECK: vcomiss
1346   ; CHECK: setne
1347   ; CHECK: movzbl
1348   %res = call i32 @llvm.x86.sse.comineq.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1349   ret i32 %res
1350 }
1351 declare i32 @llvm.x86.sse.comineq.ss(<4 x float>, <4 x float>) nounwind readnone
1352
1353
1354 define <4 x float> @test_x86_sse_cvtsi2ss(<4 x float> %a0) {
1355   ; CHECK: movl
1356   ; CHECK: vcvtsi2ss
1357   %res = call <4 x float> @llvm.x86.sse.cvtsi2ss(<4 x float> %a0, i32 7) ; <<4 x float>> [#uses=1]
1358   ret <4 x float> %res
1359 }
1360 declare <4 x float> @llvm.x86.sse.cvtsi2ss(<4 x float>, i32) nounwind readnone
1361
1362
1363 define i32 @test_x86_sse_cvtss2si(<4 x float> %a0) {
1364   ; CHECK: vcvtss2si
1365   %res = call i32 @llvm.x86.sse.cvtss2si(<4 x float> %a0) ; <i32> [#uses=1]
1366   ret i32 %res
1367 }
1368 declare i32 @llvm.x86.sse.cvtss2si(<4 x float>) nounwind readnone
1369
1370
1371 define i32 @test_x86_sse_cvttss2si(<4 x float> %a0) {
1372   ; CHECK: vcvttss2si
1373   %res = call i32 @llvm.x86.sse.cvttss2si(<4 x float> %a0) ; <i32> [#uses=1]
1374   ret i32 %res
1375 }
1376 declare i32 @llvm.x86.sse.cvttss2si(<4 x float>) nounwind readnone
1377
1378
1379 define <4 x float> @test_x86_sse_div_ss(<4 x float> %a0, <4 x float> %a1) {
1380   ; CHECK: vdivss
1381   %res = call <4 x float> @llvm.x86.sse.div.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1382   ret <4 x float> %res
1383 }
1384 declare <4 x float> @llvm.x86.sse.div.ss(<4 x float>, <4 x float>) nounwind readnone
1385
1386
1387 define void @test_x86_sse_ldmxcsr(i8* %a0) {
1388   ; CHECK: movl
1389   ; CHECK: vldmxcsr
1390   call void @llvm.x86.sse.ldmxcsr(i8* %a0)
1391   ret void
1392 }
1393 declare void @llvm.x86.sse.ldmxcsr(i8*) nounwind
1394
1395
1396
1397 define <4 x float> @test_x86_sse_max_ps(<4 x float> %a0, <4 x float> %a1) {
1398   ; CHECK: vmaxps
1399   %res = call <4 x float> @llvm.x86.sse.max.ps(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1400   ret <4 x float> %res
1401 }
1402 declare <4 x float> @llvm.x86.sse.max.ps(<4 x float>, <4 x float>) nounwind readnone
1403
1404
1405 define <4 x float> @test_x86_sse_max_ss(<4 x float> %a0, <4 x float> %a1) {
1406   ; CHECK: vmaxss
1407   %res = call <4 x float> @llvm.x86.sse.max.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1408   ret <4 x float> %res
1409 }
1410 declare <4 x float> @llvm.x86.sse.max.ss(<4 x float>, <4 x float>) nounwind readnone
1411
1412
1413 define <4 x float> @test_x86_sse_min_ps(<4 x float> %a0, <4 x float> %a1) {
1414   ; CHECK: vminps
1415   %res = call <4 x float> @llvm.x86.sse.min.ps(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1416   ret <4 x float> %res
1417 }
1418 declare <4 x float> @llvm.x86.sse.min.ps(<4 x float>, <4 x float>) nounwind readnone
1419
1420
1421 define <4 x float> @test_x86_sse_min_ss(<4 x float> %a0, <4 x float> %a1) {
1422   ; CHECK: vminss
1423   %res = call <4 x float> @llvm.x86.sse.min.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1424   ret <4 x float> %res
1425 }
1426 declare <4 x float> @llvm.x86.sse.min.ss(<4 x float>, <4 x float>) nounwind readnone
1427
1428
1429 define i32 @test_x86_sse_movmsk_ps(<4 x float> %a0) {
1430   ; CHECK: vmovmskps
1431   %res = call i32 @llvm.x86.sse.movmsk.ps(<4 x float> %a0) ; <i32> [#uses=1]
1432   ret i32 %res
1433 }
1434 declare i32 @llvm.x86.sse.movmsk.ps(<4 x float>) nounwind readnone
1435
1436
1437
1438 define <4 x float> @test_x86_sse_mul_ss(<4 x float> %a0, <4 x float> %a1) {
1439   ; CHECK: vmulss
1440   %res = call <4 x float> @llvm.x86.sse.mul.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1441   ret <4 x float> %res
1442 }
1443 declare <4 x float> @llvm.x86.sse.mul.ss(<4 x float>, <4 x float>) nounwind readnone
1444
1445
1446 define <4 x float> @test_x86_sse_rcp_ps(<4 x float> %a0) {
1447   ; CHECK: vrcpps
1448   %res = call <4 x float> @llvm.x86.sse.rcp.ps(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1449   ret <4 x float> %res
1450 }
1451 declare <4 x float> @llvm.x86.sse.rcp.ps(<4 x float>) nounwind readnone
1452
1453
1454 define <4 x float> @test_x86_sse_rcp_ss(<4 x float> %a0) {
1455   ; CHECK: vrcpss
1456   %res = call <4 x float> @llvm.x86.sse.rcp.ss(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1457   ret <4 x float> %res
1458 }
1459 declare <4 x float> @llvm.x86.sse.rcp.ss(<4 x float>) nounwind readnone
1460
1461
1462 define <4 x float> @test_x86_sse_rsqrt_ps(<4 x float> %a0) {
1463   ; CHECK: vrsqrtps
1464   %res = call <4 x float> @llvm.x86.sse.rsqrt.ps(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1465   ret <4 x float> %res
1466 }
1467 declare <4 x float> @llvm.x86.sse.rsqrt.ps(<4 x float>) nounwind readnone
1468
1469
1470 define <4 x float> @test_x86_sse_rsqrt_ss(<4 x float> %a0) {
1471   ; CHECK: vrsqrtss
1472   %res = call <4 x float> @llvm.x86.sse.rsqrt.ss(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1473   ret <4 x float> %res
1474 }
1475 declare <4 x float> @llvm.x86.sse.rsqrt.ss(<4 x float>) nounwind readnone
1476
1477
1478 define <4 x float> @test_x86_sse_sqrt_ps(<4 x float> %a0) {
1479   ; CHECK: vsqrtps
1480   %res = call <4 x float> @llvm.x86.sse.sqrt.ps(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1481   ret <4 x float> %res
1482 }
1483 declare <4 x float> @llvm.x86.sse.sqrt.ps(<4 x float>) nounwind readnone
1484
1485
1486 define <4 x float> @test_x86_sse_sqrt_ss(<4 x float> %a0) {
1487   ; CHECK: vsqrtss
1488   %res = call <4 x float> @llvm.x86.sse.sqrt.ss(<4 x float> %a0) ; <<4 x float>> [#uses=1]
1489   ret <4 x float> %res
1490 }
1491 declare <4 x float> @llvm.x86.sse.sqrt.ss(<4 x float>) nounwind readnone
1492
1493
1494 define void @test_x86_sse_stmxcsr(i8* %a0) {
1495   ; CHECK: movl
1496   ; CHECK: vstmxcsr
1497   call void @llvm.x86.sse.stmxcsr(i8* %a0)
1498   ret void
1499 }
1500 declare void @llvm.x86.sse.stmxcsr(i8*) nounwind
1501
1502
1503 define void @test_x86_sse_storeu_ps(i8* %a0, <4 x float> %a1) {
1504   ; CHECK: movl
1505   ; CHECK: vmovups
1506   call void @llvm.x86.sse.storeu.ps(i8* %a0, <4 x float> %a1)
1507   ret void
1508 }
1509 declare void @llvm.x86.sse.storeu.ps(i8*, <4 x float>) nounwind
1510
1511
1512 define <4 x float> @test_x86_sse_sub_ss(<4 x float> %a0, <4 x float> %a1) {
1513   ; CHECK: vsubss
1514   %res = call <4 x float> @llvm.x86.sse.sub.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1515   ret <4 x float> %res
1516 }
1517 declare <4 x float> @llvm.x86.sse.sub.ss(<4 x float>, <4 x float>) nounwind readnone
1518
1519
1520 define i32 @test_x86_sse_ucomieq_ss(<4 x float> %a0, <4 x float> %a1) {
1521   ; CHECK: vucomiss
1522   ; CHECK: sete
1523   ; CHECK: movzbl
1524   %res = call i32 @llvm.x86.sse.ucomieq.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1525   ret i32 %res
1526 }
1527 declare i32 @llvm.x86.sse.ucomieq.ss(<4 x float>, <4 x float>) nounwind readnone
1528
1529
1530 define i32 @test_x86_sse_ucomige_ss(<4 x float> %a0, <4 x float> %a1) {
1531   ; CHECK: vucomiss
1532   ; CHECK: setae
1533   ; CHECK: movzbl
1534   %res = call i32 @llvm.x86.sse.ucomige.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1535   ret i32 %res
1536 }
1537 declare i32 @llvm.x86.sse.ucomige.ss(<4 x float>, <4 x float>) nounwind readnone
1538
1539
1540 define i32 @test_x86_sse_ucomigt_ss(<4 x float> %a0, <4 x float> %a1) {
1541   ; CHECK: vucomiss
1542   ; CHECK: seta
1543   ; CHECK: movzbl
1544   %res = call i32 @llvm.x86.sse.ucomigt.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1545   ret i32 %res
1546 }
1547 declare i32 @llvm.x86.sse.ucomigt.ss(<4 x float>, <4 x float>) nounwind readnone
1548
1549
1550 define i32 @test_x86_sse_ucomile_ss(<4 x float> %a0, <4 x float> %a1) {
1551   ; CHECK: vucomiss
1552   ; CHECK: setbe
1553   ; CHECK: movzbl
1554   %res = call i32 @llvm.x86.sse.ucomile.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1555   ret i32 %res
1556 }
1557 declare i32 @llvm.x86.sse.ucomile.ss(<4 x float>, <4 x float>) nounwind readnone
1558
1559
1560 define i32 @test_x86_sse_ucomilt_ss(<4 x float> %a0, <4 x float> %a1) {
1561   ; CHECK: vucomiss
1562   ; CHECK: sbbl
1563   %res = call i32 @llvm.x86.sse.ucomilt.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1564   ret i32 %res
1565 }
1566 declare i32 @llvm.x86.sse.ucomilt.ss(<4 x float>, <4 x float>) nounwind readnone
1567
1568
1569 define i32 @test_x86_sse_ucomineq_ss(<4 x float> %a0, <4 x float> %a1) {
1570   ; CHECK: vucomiss
1571   ; CHECK: setne
1572   ; CHECK: movzbl
1573   %res = call i32 @llvm.x86.sse.ucomineq.ss(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
1574   ret i32 %res
1575 }
1576 declare i32 @llvm.x86.sse.ucomineq.ss(<4 x float>, <4 x float>) nounwind readnone
1577
1578
1579 define <16 x i8> @test_x86_ssse3_pabs_b_128(<16 x i8> %a0) {
1580   ; CHECK: vpabsb
1581   %res = call <16 x i8> @llvm.x86.ssse3.pabs.b.128(<16 x i8> %a0) ; <<16 x i8>> [#uses=1]
1582   ret <16 x i8> %res
1583 }
1584 declare <16 x i8> @llvm.x86.ssse3.pabs.b.128(<16 x i8>) nounwind readnone
1585
1586
1587 define <4 x i32> @test_x86_ssse3_pabs_d_128(<4 x i32> %a0) {
1588   ; CHECK: vpabsd
1589   %res = call <4 x i32> @llvm.x86.ssse3.pabs.d.128(<4 x i32> %a0) ; <<4 x i32>> [#uses=1]
1590   ret <4 x i32> %res
1591 }
1592 declare <4 x i32> @llvm.x86.ssse3.pabs.d.128(<4 x i32>) nounwind readnone
1593
1594
1595 define <8 x i16> @test_x86_ssse3_pabs_w_128(<8 x i16> %a0) {
1596   ; CHECK: vpabsw
1597   %res = call <8 x i16> @llvm.x86.ssse3.pabs.w.128(<8 x i16> %a0) ; <<8 x i16>> [#uses=1]
1598   ret <8 x i16> %res
1599 }
1600 declare <8 x i16> @llvm.x86.ssse3.pabs.w.128(<8 x i16>) nounwind readnone
1601
1602
1603 define <4 x i32> @test_x86_ssse3_phadd_d_128(<4 x i32> %a0, <4 x i32> %a1) {
1604   ; CHECK: vphaddd
1605   %res = call <4 x i32> @llvm.x86.ssse3.phadd.d.128(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
1606   ret <4 x i32> %res
1607 }
1608 declare <4 x i32> @llvm.x86.ssse3.phadd.d.128(<4 x i32>, <4 x i32>) nounwind readnone
1609
1610
1611 define <8 x i16> @test_x86_ssse3_phadd_sw_128(<8 x i16> %a0, <8 x i16> %a1) {
1612   ; CHECK: vphaddsw
1613   %res = call <8 x i16> @llvm.x86.ssse3.phadd.sw.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1614   ret <8 x i16> %res
1615 }
1616 declare <8 x i16> @llvm.x86.ssse3.phadd.sw.128(<8 x i16>, <8 x i16>) nounwind readnone
1617
1618
1619 define <8 x i16> @test_x86_ssse3_phadd_w_128(<8 x i16> %a0, <8 x i16> %a1) {
1620   ; CHECK: vphaddw
1621   %res = call <8 x i16> @llvm.x86.ssse3.phadd.w.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1622   ret <8 x i16> %res
1623 }
1624 declare <8 x i16> @llvm.x86.ssse3.phadd.w.128(<8 x i16>, <8 x i16>) nounwind readnone
1625
1626
1627 define <4 x i32> @test_x86_ssse3_phsub_d_128(<4 x i32> %a0, <4 x i32> %a1) {
1628   ; CHECK: vphsubd
1629   %res = call <4 x i32> @llvm.x86.ssse3.phsub.d.128(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
1630   ret <4 x i32> %res
1631 }
1632 declare <4 x i32> @llvm.x86.ssse3.phsub.d.128(<4 x i32>, <4 x i32>) nounwind readnone
1633
1634
1635 define <8 x i16> @test_x86_ssse3_phsub_sw_128(<8 x i16> %a0, <8 x i16> %a1) {
1636   ; CHECK: vphsubsw
1637   %res = call <8 x i16> @llvm.x86.ssse3.phsub.sw.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1638   ret <8 x i16> %res
1639 }
1640 declare <8 x i16> @llvm.x86.ssse3.phsub.sw.128(<8 x i16>, <8 x i16>) nounwind readnone
1641
1642
1643 define <8 x i16> @test_x86_ssse3_phsub_w_128(<8 x i16> %a0, <8 x i16> %a1) {
1644   ; CHECK: vphsubw
1645   %res = call <8 x i16> @llvm.x86.ssse3.phsub.w.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1646   ret <8 x i16> %res
1647 }
1648 declare <8 x i16> @llvm.x86.ssse3.phsub.w.128(<8 x i16>, <8 x i16>) nounwind readnone
1649
1650
1651 define <8 x i16> @test_x86_ssse3_pmadd_ub_sw_128(<16 x i8> %a0, <16 x i8> %a1) {
1652   ; CHECK: vpmaddubsw
1653   %res = call <8 x i16> @llvm.x86.ssse3.pmadd.ub.sw.128(<16 x i8> %a0, <16 x i8> %a1) ; <<8 x i16>> [#uses=1]
1654   ret <8 x i16> %res
1655 }
1656 declare <8 x i16> @llvm.x86.ssse3.pmadd.ub.sw.128(<16 x i8>, <16 x i8>) nounwind readnone
1657
1658
1659 define <8 x i16> @test_x86_ssse3_pmul_hr_sw_128(<8 x i16> %a0, <8 x i16> %a1) {
1660   ; CHECK: vpmulhrsw
1661   %res = call <8 x i16> @llvm.x86.ssse3.pmul.hr.sw.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1662   ret <8 x i16> %res
1663 }
1664 declare <8 x i16> @llvm.x86.ssse3.pmul.hr.sw.128(<8 x i16>, <8 x i16>) nounwind readnone
1665
1666
1667 define <16 x i8> @test_x86_ssse3_pshuf_b_128(<16 x i8> %a0, <16 x i8> %a1) {
1668   ; CHECK: vpshufb
1669   %res = call <16 x i8> @llvm.x86.ssse3.pshuf.b.128(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
1670   ret <16 x i8> %res
1671 }
1672 declare <16 x i8> @llvm.x86.ssse3.pshuf.b.128(<16 x i8>, <16 x i8>) nounwind readnone
1673
1674
1675 define <16 x i8> @test_x86_ssse3_psign_b_128(<16 x i8> %a0, <16 x i8> %a1) {
1676   ; CHECK: vpsignb
1677   %res = call <16 x i8> @llvm.x86.ssse3.psign.b.128(<16 x i8> %a0, <16 x i8> %a1) ; <<16 x i8>> [#uses=1]
1678   ret <16 x i8> %res
1679 }
1680 declare <16 x i8> @llvm.x86.ssse3.psign.b.128(<16 x i8>, <16 x i8>) nounwind readnone
1681
1682
1683 define <4 x i32> @test_x86_ssse3_psign_d_128(<4 x i32> %a0, <4 x i32> %a1) {
1684   ; CHECK: vpsignd
1685   %res = call <4 x i32> @llvm.x86.ssse3.psign.d.128(<4 x i32> %a0, <4 x i32> %a1) ; <<4 x i32>> [#uses=1]
1686   ret <4 x i32> %res
1687 }
1688 declare <4 x i32> @llvm.x86.ssse3.psign.d.128(<4 x i32>, <4 x i32>) nounwind readnone
1689
1690
1691 define <8 x i16> @test_x86_ssse3_psign_w_128(<8 x i16> %a0, <8 x i16> %a1) {
1692   ; CHECK: vpsignw
1693   %res = call <8 x i16> @llvm.x86.ssse3.psign.w.128(<8 x i16> %a0, <8 x i16> %a1) ; <<8 x i16>> [#uses=1]
1694   ret <8 x i16> %res
1695 }
1696 declare <8 x i16> @llvm.x86.ssse3.psign.w.128(<8 x i16>, <8 x i16>) nounwind readnone
1697
1698
1699 define <4 x double> @test_x86_avx_addsub_pd_256(<4 x double> %a0, <4 x double> %a1) {
1700   ; CHECK: vaddsubpd
1701   %res = call <4 x double> @llvm.x86.avx.addsub.pd.256(<4 x double> %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
1702   ret <4 x double> %res
1703 }
1704 declare <4 x double> @llvm.x86.avx.addsub.pd.256(<4 x double>, <4 x double>) nounwind readnone
1705
1706
1707 define <8 x float> @test_x86_avx_addsub_ps_256(<8 x float> %a0, <8 x float> %a1) {
1708   ; CHECK: vaddsubps
1709   %res = call <8 x float> @llvm.x86.avx.addsub.ps.256(<8 x float> %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
1710   ret <8 x float> %res
1711 }
1712 declare <8 x float> @llvm.x86.avx.addsub.ps.256(<8 x float>, <8 x float>) nounwind readnone
1713
1714
1715 define <4 x double> @test_x86_avx_blendv_pd_256(<4 x double> %a0, <4 x double> %a1, <4 x double> %a2) {
1716   ; CHECK: vblendvpd
1717   %res = call <4 x double> @llvm.x86.avx.blendv.pd.256(<4 x double> %a0, <4 x double> %a1, <4 x double> %a2) ; <<4 x double>> [#uses=1]
1718   ret <4 x double> %res
1719 }
1720 declare <4 x double> @llvm.x86.avx.blendv.pd.256(<4 x double>, <4 x double>, <4 x double>) nounwind readnone
1721
1722
1723 define <8 x float> @test_x86_avx_blendv_ps_256(<8 x float> %a0, <8 x float> %a1, <8 x float> %a2) {
1724   ; CHECK: vblendvps
1725   %res = call <8 x float> @llvm.x86.avx.blendv.ps.256(<8 x float> %a0, <8 x float> %a1, <8 x float> %a2) ; <<8 x float>> [#uses=1]
1726   ret <8 x float> %res
1727 }
1728 declare <8 x float> @llvm.x86.avx.blendv.ps.256(<8 x float>, <8 x float>, <8 x float>) nounwind readnone
1729
1730
1731 define <4 x double> @test_x86_avx_cmp_pd_256(<4 x double> %a0, <4 x double> %a1) {
1732   ; CHECK: vcmpordpd
1733   %res = call <4 x double> @llvm.x86.avx.cmp.pd.256(<4 x double> %a0, <4 x double> %a1, i8 7) ; <<4 x double>> [#uses=1]
1734   ret <4 x double> %res
1735 }
1736 declare <4 x double> @llvm.x86.avx.cmp.pd.256(<4 x double>, <4 x double>, i8) nounwind readnone
1737
1738
1739 define <8 x float> @test_x86_avx_cmp_ps_256(<8 x float> %a0, <8 x float> %a1) {
1740   ; CHECK: vcmpordps
1741   %res = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a1, i8 7) ; <<8 x float>> [#uses=1]
1742   ret <8 x float> %res
1743 }
1744
1745 define <8 x float> @test_x86_avx_cmp_ps_256_pseudo_op(<8 x float> %a0, <8 x float> %a1) {
1746   ; CHECK: vcmpeqps
1747   %a2 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a1, i8 0) ; <<8 x float>> [#uses=1]
1748   ; CHECK: vcmpltps
1749   %a3 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a2, i8 1) ; <<8 x float>> [#uses=1]
1750   ; CHECK: vcmpleps
1751   %a4 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a3, i8 2) ; <<8 x float>> [#uses=1]
1752   ; CHECK: vcmpunordps
1753   %a5 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a4, i8 3) ; <<8 x float>> [#uses=1]
1754   ; CHECK: vcmpneqps
1755   %a6 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a5, i8 4) ; <<8 x float>> [#uses=1]
1756   ; CHECK: vcmpnltps
1757   %a7 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a6, i8 5) ; <<8 x float>> [#uses=1]
1758   ; CHECK: vcmpnleps
1759   %a8 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a7, i8 6) ; <<8 x float>> [#uses=1]
1760   ; CHECK: vcmpordps
1761   %a9 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a8, i8 7) ; <<8 x float>> [#uses=1]
1762   ; CHECK: vcmpeq_uqps
1763   %a10 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a9, i8 8) ; <<8 x float>> [#uses=1]
1764   ; CHECK: vcmpngeps
1765   %a11 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a10, i8 9) ; <<8 x float>> [#uses=1]
1766   ; CHECK: vcmpngtps
1767   %a12 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a11, i8 10) ; <<8 x float>> [#uses=1]
1768   ; CHECK: vcmpfalseps
1769   %a13 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a12, i8 11) ; <<8 x float>> [#uses=1]
1770   ; CHECK: vcmpneq_oqps
1771   %a14 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a13, i8 12) ; <<8 x float>> [#uses=1]
1772   ; CHECK: vcmpgeps
1773   %a15 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a14, i8 13) ; <<8 x float>> [#uses=1]
1774   ; CHECK: vcmpgtps
1775   %a16 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a15, i8 14) ; <<8 x float>> [#uses=1]
1776   ; CHECK: vcmptrueps
1777   %a17 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a16, i8 15) ; <<8 x float>> [#uses=1]
1778   ; CHECK: vcmpeq_osps
1779   %a18 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a17, i8 16) ; <<8 x float>> [#uses=1]
1780   ; CHECK: vcmplt_oqps
1781   %a19 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a18, i8 17) ; <<8 x float>> [#uses=1]
1782   ; CHECK: vcmple_oqps
1783   %a20 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a19, i8 18) ; <<8 x float>> [#uses=1]
1784   ; CHECK: vcmpunord_sps
1785   %a21 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a20, i8 19) ; <<8 x float>> [#uses=1]
1786   ; CHECK: vcmpneq_usps
1787   %a22 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a21, i8 20) ; <<8 x float>> [#uses=1]
1788   ; CHECK: vcmpnlt_uqps
1789   %a23 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a22, i8 21) ; <<8 x float>> [#uses=1]
1790   ; CHECK: vcmpnle_uqps
1791   %a24 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a23, i8 22) ; <<8 x float>> [#uses=1]
1792   ; CHECK: vcmpord_sps
1793   %a25 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a24, i8 23) ; <<8 x float>> [#uses=1]
1794   ; CHECK: vcmpeq_usps
1795   %a26 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a25, i8 24) ; <<8 x float>> [#uses=1]
1796   ; CHECK: vcmpnge_uqps
1797   %a27 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a26, i8 25) ; <<8 x float>> [#uses=1]
1798   ; CHECK: vcmpngt_uqps
1799   %a28 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a27, i8 26) ; <<8 x float>> [#uses=1]
1800   ; CHECK: vcmpfalse_osps
1801   %a29 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a28, i8 27) ; <<8 x float>> [#uses=1]
1802   ; CHECK: vcmpneq_osps
1803   %a30 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a29, i8 28) ; <<8 x float>> [#uses=1]
1804   ; CHECK: vcmpge_oqps
1805   %a31 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a30, i8 29) ; <<8 x float>> [#uses=1]
1806   ; CHECK: vcmpgt_oqps
1807   %a32 = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a31, i8 30) ; <<8 x float>> [#uses=1]
1808   ; CHECK: vcmptrue_usps
1809   %res = call <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float> %a0, <8 x float> %a32, i8 31) ; <<8 x float>> [#uses=1]
1810   ret <8 x float> %res
1811 }
1812 declare <8 x float> @llvm.x86.avx.cmp.ps.256(<8 x float>, <8 x float>, i8) nounwind readnone
1813
1814
1815 define <4 x float> @test_x86_avx_cvt_pd2_ps_256(<4 x double> %a0) {
1816   ; CHECK: vcvtpd2psy
1817   %res = call <4 x float> @llvm.x86.avx.cvt.pd2.ps.256(<4 x double> %a0) ; <<4 x float>> [#uses=1]
1818   ret <4 x float> %res
1819 }
1820 declare <4 x float> @llvm.x86.avx.cvt.pd2.ps.256(<4 x double>) nounwind readnone
1821
1822
1823 define <4 x i32> @test_x86_avx_cvt_pd2dq_256(<4 x double> %a0) {
1824   ; CHECK: vcvtpd2dqy
1825   %res = call <4 x i32> @llvm.x86.avx.cvt.pd2dq.256(<4 x double> %a0) ; <<4 x i32>> [#uses=1]
1826   ret <4 x i32> %res
1827 }
1828 declare <4 x i32> @llvm.x86.avx.cvt.pd2dq.256(<4 x double>) nounwind readnone
1829
1830
1831 define <4 x double> @test_x86_avx_cvt_ps2_pd_256(<4 x float> %a0) {
1832   ; CHECK: vcvtps2pd
1833   %res = call <4 x double> @llvm.x86.avx.cvt.ps2.pd.256(<4 x float> %a0) ; <<4 x double>> [#uses=1]
1834   ret <4 x double> %res
1835 }
1836 declare <4 x double> @llvm.x86.avx.cvt.ps2.pd.256(<4 x float>) nounwind readnone
1837
1838
1839 define <8 x i32> @test_x86_avx_cvt_ps2dq_256(<8 x float> %a0) {
1840   ; CHECK: vcvtps2dq
1841   %res = call <8 x i32> @llvm.x86.avx.cvt.ps2dq.256(<8 x float> %a0) ; <<8 x i32>> [#uses=1]
1842   ret <8 x i32> %res
1843 }
1844 declare <8 x i32> @llvm.x86.avx.cvt.ps2dq.256(<8 x float>) nounwind readnone
1845
1846
1847 define <4 x double> @test_x86_avx_cvtdq2_pd_256(<4 x i32> %a0) {
1848   ; CHECK: vcvtdq2pd
1849   %res = call <4 x double> @llvm.x86.avx.cvtdq2.pd.256(<4 x i32> %a0) ; <<4 x double>> [#uses=1]
1850   ret <4 x double> %res
1851 }
1852 declare <4 x double> @llvm.x86.avx.cvtdq2.pd.256(<4 x i32>) nounwind readnone
1853
1854
1855 define <8 x float> @test_x86_avx_cvtdq2_ps_256(<8 x i32> %a0) {
1856   ; CHECK: vcvtdq2ps
1857   %res = call <8 x float> @llvm.x86.avx.cvtdq2.ps.256(<8 x i32> %a0) ; <<8 x float>> [#uses=1]
1858   ret <8 x float> %res
1859 }
1860 declare <8 x float> @llvm.x86.avx.cvtdq2.ps.256(<8 x i32>) nounwind readnone
1861
1862
1863 define <4 x i32> @test_x86_avx_cvtt_pd2dq_256(<4 x double> %a0) {
1864   ; CHECK: vcvttpd2dqy
1865   %res = call <4 x i32> @llvm.x86.avx.cvtt.pd2dq.256(<4 x double> %a0) ; <<4 x i32>> [#uses=1]
1866   ret <4 x i32> %res
1867 }
1868 declare <4 x i32> @llvm.x86.avx.cvtt.pd2dq.256(<4 x double>) nounwind readnone
1869
1870
1871 define <8 x i32> @test_x86_avx_cvtt_ps2dq_256(<8 x float> %a0) {
1872   ; CHECK: vcvttps2dq
1873   %res = call <8 x i32> @llvm.x86.avx.cvtt.ps2dq.256(<8 x float> %a0) ; <<8 x i32>> [#uses=1]
1874   ret <8 x i32> %res
1875 }
1876 declare <8 x i32> @llvm.x86.avx.cvtt.ps2dq.256(<8 x float>) nounwind readnone
1877
1878
1879 define <8 x float> @test_x86_avx_dp_ps_256(<8 x float> %a0, <8 x float> %a1) {
1880   ; CHECK: vdpps
1881   %res = call <8 x float> @llvm.x86.avx.dp.ps.256(<8 x float> %a0, <8 x float> %a1, i8 7) ; <<8 x float>> [#uses=1]
1882   ret <8 x float> %res
1883 }
1884 declare <8 x float> @llvm.x86.avx.dp.ps.256(<8 x float>, <8 x float>, i8) nounwind readnone
1885
1886
1887 define <4 x double> @test_x86_avx_hadd_pd_256(<4 x double> %a0, <4 x double> %a1) {
1888   ; CHECK: vhaddpd
1889   %res = call <4 x double> @llvm.x86.avx.hadd.pd.256(<4 x double> %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
1890   ret <4 x double> %res
1891 }
1892 declare <4 x double> @llvm.x86.avx.hadd.pd.256(<4 x double>, <4 x double>) nounwind readnone
1893
1894
1895 define <8 x float> @test_x86_avx_hadd_ps_256(<8 x float> %a0, <8 x float> %a1) {
1896   ; CHECK: vhaddps
1897   %res = call <8 x float> @llvm.x86.avx.hadd.ps.256(<8 x float> %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
1898   ret <8 x float> %res
1899 }
1900 declare <8 x float> @llvm.x86.avx.hadd.ps.256(<8 x float>, <8 x float>) nounwind readnone
1901
1902
1903 define <4 x double> @test_x86_avx_hsub_pd_256(<4 x double> %a0, <4 x double> %a1) {
1904   ; CHECK: vhsubpd
1905   %res = call <4 x double> @llvm.x86.avx.hsub.pd.256(<4 x double> %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
1906   ret <4 x double> %res
1907 }
1908 declare <4 x double> @llvm.x86.avx.hsub.pd.256(<4 x double>, <4 x double>) nounwind readnone
1909
1910
1911 define <8 x float> @test_x86_avx_hsub_ps_256(<8 x float> %a0, <8 x float> %a1) {
1912   ; CHECK: vhsubps
1913   %res = call <8 x float> @llvm.x86.avx.hsub.ps.256(<8 x float> %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
1914   ret <8 x float> %res
1915 }
1916 declare <8 x float> @llvm.x86.avx.hsub.ps.256(<8 x float>, <8 x float>) nounwind readnone
1917
1918
1919 define <32 x i8> @test_x86_avx_ldu_dq_256(i8* %a0) {
1920   ; CHECK: vlddqu
1921   %res = call <32 x i8> @llvm.x86.avx.ldu.dq.256(i8* %a0) ; <<32 x i8>> [#uses=1]
1922   ret <32 x i8> %res
1923 }
1924 declare <32 x i8> @llvm.x86.avx.ldu.dq.256(i8*) nounwind readonly
1925
1926
1927 define <2 x double> @test_x86_avx_maskload_pd(i8* %a0, <2 x double> %a1) {
1928   ; CHECK: vmaskmovpd
1929   %res = call <2 x double> @llvm.x86.avx.maskload.pd(i8* %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
1930   ret <2 x double> %res
1931 }
1932 declare <2 x double> @llvm.x86.avx.maskload.pd(i8*, <2 x double>) nounwind readonly
1933
1934
1935 define <4 x double> @test_x86_avx_maskload_pd_256(i8* %a0, <4 x double> %a1) {
1936   ; CHECK: vmaskmovpd
1937   %res = call <4 x double> @llvm.x86.avx.maskload.pd.256(i8* %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
1938   ret <4 x double> %res
1939 }
1940 declare <4 x double> @llvm.x86.avx.maskload.pd.256(i8*, <4 x double>) nounwind readonly
1941
1942
1943 define <4 x float> @test_x86_avx_maskload_ps(i8* %a0, <4 x float> %a1) {
1944   ; CHECK: vmaskmovps
1945   %res = call <4 x float> @llvm.x86.avx.maskload.ps(i8* %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
1946   ret <4 x float> %res
1947 }
1948 declare <4 x float> @llvm.x86.avx.maskload.ps(i8*, <4 x float>) nounwind readonly
1949
1950
1951 define <8 x float> @test_x86_avx_maskload_ps_256(i8* %a0, <8 x float> %a1) {
1952   ; CHECK: vmaskmovps
1953   %res = call <8 x float> @llvm.x86.avx.maskload.ps.256(i8* %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
1954   ret <8 x float> %res
1955 }
1956 declare <8 x float> @llvm.x86.avx.maskload.ps.256(i8*, <8 x float>) nounwind readonly
1957
1958
1959 define void @test_x86_avx_maskstore_pd(i8* %a0, <2 x double> %a1, <2 x double> %a2) {
1960   ; CHECK: vmaskmovpd
1961   call void @llvm.x86.avx.maskstore.pd(i8* %a0, <2 x double> %a1, <2 x double> %a2)
1962   ret void
1963 }
1964 declare void @llvm.x86.avx.maskstore.pd(i8*, <2 x double>, <2 x double>) nounwind
1965
1966
1967 define void @test_x86_avx_maskstore_pd_256(i8* %a0, <4 x double> %a1, <4 x double> %a2) {
1968   ; CHECK: vmaskmovpd
1969   call void @llvm.x86.avx.maskstore.pd.256(i8* %a0, <4 x double> %a1, <4 x double> %a2)
1970   ret void
1971 }
1972 declare void @llvm.x86.avx.maskstore.pd.256(i8*, <4 x double>, <4 x double>) nounwind
1973
1974
1975 define void @test_x86_avx_maskstore_ps(i8* %a0, <4 x float> %a1, <4 x float> %a2) {
1976   ; CHECK: vmaskmovps
1977   call void @llvm.x86.avx.maskstore.ps(i8* %a0, <4 x float> %a1, <4 x float> %a2)
1978   ret void
1979 }
1980 declare void @llvm.x86.avx.maskstore.ps(i8*, <4 x float>, <4 x float>) nounwind
1981
1982
1983 define void @test_x86_avx_maskstore_ps_256(i8* %a0, <8 x float> %a1, <8 x float> %a2) {
1984   ; CHECK: vmaskmovps
1985   call void @llvm.x86.avx.maskstore.ps.256(i8* %a0, <8 x float> %a1, <8 x float> %a2)
1986   ret void
1987 }
1988 declare void @llvm.x86.avx.maskstore.ps.256(i8*, <8 x float>, <8 x float>) nounwind
1989
1990
1991 define <4 x double> @test_x86_avx_max_pd_256(<4 x double> %a0, <4 x double> %a1) {
1992   ; CHECK: vmaxpd
1993   %res = call <4 x double> @llvm.x86.avx.max.pd.256(<4 x double> %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
1994   ret <4 x double> %res
1995 }
1996 declare <4 x double> @llvm.x86.avx.max.pd.256(<4 x double>, <4 x double>) nounwind readnone
1997
1998
1999 define <8 x float> @test_x86_avx_max_ps_256(<8 x float> %a0, <8 x float> %a1) {
2000   ; CHECK: vmaxps
2001   %res = call <8 x float> @llvm.x86.avx.max.ps.256(<8 x float> %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
2002   ret <8 x float> %res
2003 }
2004 declare <8 x float> @llvm.x86.avx.max.ps.256(<8 x float>, <8 x float>) nounwind readnone
2005
2006
2007 define <4 x double> @test_x86_avx_min_pd_256(<4 x double> %a0, <4 x double> %a1) {
2008   ; CHECK: vminpd
2009   %res = call <4 x double> @llvm.x86.avx.min.pd.256(<4 x double> %a0, <4 x double> %a1) ; <<4 x double>> [#uses=1]
2010   ret <4 x double> %res
2011 }
2012 declare <4 x double> @llvm.x86.avx.min.pd.256(<4 x double>, <4 x double>) nounwind readnone
2013
2014
2015 define <8 x float> @test_x86_avx_min_ps_256(<8 x float> %a0, <8 x float> %a1) {
2016   ; CHECK: vminps
2017   %res = call <8 x float> @llvm.x86.avx.min.ps.256(<8 x float> %a0, <8 x float> %a1) ; <<8 x float>> [#uses=1]
2018   ret <8 x float> %res
2019 }
2020 declare <8 x float> @llvm.x86.avx.min.ps.256(<8 x float>, <8 x float>) nounwind readnone
2021
2022
2023 define i32 @test_x86_avx_movmsk_pd_256(<4 x double> %a0) {
2024   ; CHECK: vmovmskpd
2025   %res = call i32 @llvm.x86.avx.movmsk.pd.256(<4 x double> %a0) ; <i32> [#uses=1]
2026   ret i32 %res
2027 }
2028 declare i32 @llvm.x86.avx.movmsk.pd.256(<4 x double>) nounwind readnone
2029
2030
2031 define i32 @test_x86_avx_movmsk_ps_256(<8 x float> %a0) {
2032   ; CHECK: vmovmskps
2033   %res = call i32 @llvm.x86.avx.movmsk.ps.256(<8 x float> %a0) ; <i32> [#uses=1]
2034   ret i32 %res
2035 }
2036 declare i32 @llvm.x86.avx.movmsk.ps.256(<8 x float>) nounwind readnone
2037
2038
2039
2040
2041
2042
2043
2044 define i32 @test_x86_avx_ptestc_256(<4 x i64> %a0, <4 x i64> %a1) {
2045   ; CHECK: vptest
2046   ; CHECK: sbbl
2047   %res = call i32 @llvm.x86.avx.ptestc.256(<4 x i64> %a0, <4 x i64> %a1) ; <i32> [#uses=1]
2048   ret i32 %res
2049 }
2050 declare i32 @llvm.x86.avx.ptestc.256(<4 x i64>, <4 x i64>) nounwind readnone
2051
2052
2053 define i32 @test_x86_avx_ptestnzc_256(<4 x i64> %a0, <4 x i64> %a1) {
2054   ; CHECK: vptest
2055   ; CHECK: seta
2056   ; CHECK: movzbl
2057   %res = call i32 @llvm.x86.avx.ptestnzc.256(<4 x i64> %a0, <4 x i64> %a1) ; <i32> [#uses=1]
2058   ret i32 %res
2059 }
2060 declare i32 @llvm.x86.avx.ptestnzc.256(<4 x i64>, <4 x i64>) nounwind readnone
2061
2062
2063 define i32 @test_x86_avx_ptestz_256(<4 x i64> %a0, <4 x i64> %a1) {
2064   ; CHECK: vptest
2065   ; CHECK: sete
2066   ; CHECK: movzbl
2067   %res = call i32 @llvm.x86.avx.ptestz.256(<4 x i64> %a0, <4 x i64> %a1) ; <i32> [#uses=1]
2068   ret i32 %res
2069 }
2070 declare i32 @llvm.x86.avx.ptestz.256(<4 x i64>, <4 x i64>) nounwind readnone
2071
2072
2073 define <8 x float> @test_x86_avx_rcp_ps_256(<8 x float> %a0) {
2074   ; CHECK: vrcpps
2075   %res = call <8 x float> @llvm.x86.avx.rcp.ps.256(<8 x float> %a0) ; <<8 x float>> [#uses=1]
2076   ret <8 x float> %res
2077 }
2078 declare <8 x float> @llvm.x86.avx.rcp.ps.256(<8 x float>) nounwind readnone
2079
2080
2081 define <4 x double> @test_x86_avx_round_pd_256(<4 x double> %a0) {
2082   ; CHECK: vroundpd
2083   %res = call <4 x double> @llvm.x86.avx.round.pd.256(<4 x double> %a0, i32 7) ; <<4 x double>> [#uses=1]
2084   ret <4 x double> %res
2085 }
2086 declare <4 x double> @llvm.x86.avx.round.pd.256(<4 x double>, i32) nounwind readnone
2087
2088
2089 define <8 x float> @test_x86_avx_round_ps_256(<8 x float> %a0) {
2090   ; CHECK: vroundps
2091   %res = call <8 x float> @llvm.x86.avx.round.ps.256(<8 x float> %a0, i32 7) ; <<8 x float>> [#uses=1]
2092   ret <8 x float> %res
2093 }
2094 declare <8 x float> @llvm.x86.avx.round.ps.256(<8 x float>, i32) nounwind readnone
2095
2096
2097 define <8 x float> @test_x86_avx_rsqrt_ps_256(<8 x float> %a0) {
2098   ; CHECK: vrsqrtps
2099   %res = call <8 x float> @llvm.x86.avx.rsqrt.ps.256(<8 x float> %a0) ; <<8 x float>> [#uses=1]
2100   ret <8 x float> %res
2101 }
2102 declare <8 x float> @llvm.x86.avx.rsqrt.ps.256(<8 x float>) nounwind readnone
2103
2104
2105 define <4 x double> @test_x86_avx_sqrt_pd_256(<4 x double> %a0) {
2106   ; CHECK: vsqrtpd
2107   %res = call <4 x double> @llvm.x86.avx.sqrt.pd.256(<4 x double> %a0) ; <<4 x double>> [#uses=1]
2108   ret <4 x double> %res
2109 }
2110 declare <4 x double> @llvm.x86.avx.sqrt.pd.256(<4 x double>) nounwind readnone
2111
2112
2113 define <8 x float> @test_x86_avx_sqrt_ps_256(<8 x float> %a0) {
2114   ; CHECK: vsqrtps
2115   %res = call <8 x float> @llvm.x86.avx.sqrt.ps.256(<8 x float> %a0) ; <<8 x float>> [#uses=1]
2116   ret <8 x float> %res
2117 }
2118 declare <8 x float> @llvm.x86.avx.sqrt.ps.256(<8 x float>) nounwind readnone
2119
2120
2121 define void @test_x86_avx_storeu_dq_256(i8* %a0, <32 x i8> %a1) {
2122   ; FIXME: unfortunately the execution domain fix pass changes this to vmovups and its hard to force with no 256-bit integer instructions
2123   ; CHECK: vmovups
2124   ; add operation forces the execution domain.
2125   %a2 = add <32 x i8> %a1, <i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1>
2126   call void @llvm.x86.avx.storeu.dq.256(i8* %a0, <32 x i8> %a2)
2127   ret void
2128 }
2129 declare void @llvm.x86.avx.storeu.dq.256(i8*, <32 x i8>) nounwind
2130
2131
2132 define void @test_x86_avx_storeu_pd_256(i8* %a0, <4 x double> %a1) {
2133   ; CHECK: vmovupd
2134   ; add operation forces the execution domain.
2135   %a2 = fadd <4 x double> %a1, <double 0x0, double 0x0, double 0x0, double 0x0>
2136   call void @llvm.x86.avx.storeu.pd.256(i8* %a0, <4 x double> %a2)
2137   ret void
2138 }
2139 declare void @llvm.x86.avx.storeu.pd.256(i8*, <4 x double>) nounwind
2140
2141
2142 define void @test_x86_avx_storeu_ps_256(i8* %a0, <8 x float> %a1) {
2143   ; CHECK: vmovups
2144   call void @llvm.x86.avx.storeu.ps.256(i8* %a0, <8 x float> %a1)
2145   ret void
2146 }
2147 declare void @llvm.x86.avx.storeu.ps.256(i8*, <8 x float>) nounwind
2148
2149
2150 define <4 x double> @test_x86_avx_vbroadcastf128_pd_256(i8* %a0) {
2151   ; CHECK: vbroadcastf128
2152   %res = call <4 x double> @llvm.x86.avx.vbroadcastf128.pd.256(i8* %a0) ; <<4 x double>> [#uses=1]
2153   ret <4 x double> %res
2154 }
2155 declare <4 x double> @llvm.x86.avx.vbroadcastf128.pd.256(i8*) nounwind readonly
2156
2157
2158 define <8 x float> @test_x86_avx_vbroadcastf128_ps_256(i8* %a0) {
2159   ; CHECK: vbroadcastf128
2160   %res = call <8 x float> @llvm.x86.avx.vbroadcastf128.ps.256(i8* %a0) ; <<8 x float>> [#uses=1]
2161   ret <8 x float> %res
2162 }
2163 declare <8 x float> @llvm.x86.avx.vbroadcastf128.ps.256(i8*) nounwind readonly
2164
2165
2166 define <2 x double> @test_x86_avx_vextractf128_pd_256(<4 x double> %a0) {
2167   ; CHECK: vextractf128
2168   %res = call <2 x double> @llvm.x86.avx.vextractf128.pd.256(<4 x double> %a0, i8 7) ; <<2 x double>> [#uses=1]
2169   ret <2 x double> %res
2170 }
2171 declare <2 x double> @llvm.x86.avx.vextractf128.pd.256(<4 x double>, i8) nounwind readnone
2172
2173
2174 define <4 x float> @test_x86_avx_vextractf128_ps_256(<8 x float> %a0) {
2175   ; CHECK: vextractf128
2176   %res = call <4 x float> @llvm.x86.avx.vextractf128.ps.256(<8 x float> %a0, i8 7) ; <<4 x float>> [#uses=1]
2177   ret <4 x float> %res
2178 }
2179 declare <4 x float> @llvm.x86.avx.vextractf128.ps.256(<8 x float>, i8) nounwind readnone
2180
2181
2182 define <4 x i32> @test_x86_avx_vextractf128_si_256(<8 x i32> %a0) {
2183   ; CHECK: vextractf128
2184   %res = call <4 x i32> @llvm.x86.avx.vextractf128.si.256(<8 x i32> %a0, i8 7) ; <<4 x i32>> [#uses=1]
2185   ret <4 x i32> %res
2186 }
2187 declare <4 x i32> @llvm.x86.avx.vextractf128.si.256(<8 x i32>, i8) nounwind readnone
2188
2189
2190 define <4 x double> @test_x86_avx_vperm2f128_pd_256(<4 x double> %a0, <4 x double> %a1) {
2191   ; CHECK: vperm2f128
2192   %res = call <4 x double> @llvm.x86.avx.vperm2f128.pd.256(<4 x double> %a0, <4 x double> %a1, i8 7) ; <<4 x double>> [#uses=1]
2193   ret <4 x double> %res
2194 }
2195 declare <4 x double> @llvm.x86.avx.vperm2f128.pd.256(<4 x double>, <4 x double>, i8) nounwind readnone
2196
2197
2198 define <8 x float> @test_x86_avx_vperm2f128_ps_256(<8 x float> %a0, <8 x float> %a1) {
2199   ; CHECK: vperm2f128
2200   %res = call <8 x float> @llvm.x86.avx.vperm2f128.ps.256(<8 x float> %a0, <8 x float> %a1, i8 7) ; <<8 x float>> [#uses=1]
2201   ret <8 x float> %res
2202 }
2203 declare <8 x float> @llvm.x86.avx.vperm2f128.ps.256(<8 x float>, <8 x float>, i8) nounwind readnone
2204
2205
2206 define <8 x i32> @test_x86_avx_vperm2f128_si_256(<8 x i32> %a0, <8 x i32> %a1) {
2207   ; CHECK: vperm2f128
2208   %res = call <8 x i32> @llvm.x86.avx.vperm2f128.si.256(<8 x i32> %a0, <8 x i32> %a1, i8 7) ; <<8 x i32>> [#uses=1]
2209   ret <8 x i32> %res
2210 }
2211 declare <8 x i32> @llvm.x86.avx.vperm2f128.si.256(<8 x i32>, <8 x i32>, i8) nounwind readnone
2212
2213
2214 define <2 x double> @test_x86_avx_vpermil_pd(<2 x double> %a0) {
2215   ; CHECK: vpermilpd
2216   %res = call <2 x double> @llvm.x86.avx.vpermil.pd(<2 x double> %a0, i8 1) ; <<2 x double>> [#uses=1]
2217   ret <2 x double> %res
2218 }
2219 declare <2 x double> @llvm.x86.avx.vpermil.pd(<2 x double>, i8) nounwind readnone
2220
2221
2222 define <4 x double> @test_x86_avx_vpermil_pd_256(<4 x double> %a0) {
2223   ; CHECK: vpermilpd
2224   %res = call <4 x double> @llvm.x86.avx.vpermil.pd.256(<4 x double> %a0, i8 7) ; <<4 x double>> [#uses=1]
2225   ret <4 x double> %res
2226 }
2227 declare <4 x double> @llvm.x86.avx.vpermil.pd.256(<4 x double>, i8) nounwind readnone
2228
2229
2230 define <4 x float> @test_x86_avx_vpermil_ps(<4 x float> %a0) {
2231   ; CHECK: vpermilps
2232   %res = call <4 x float> @llvm.x86.avx.vpermil.ps(<4 x float> %a0, i8 7) ; <<4 x float>> [#uses=1]
2233   ret <4 x float> %res
2234 }
2235 declare <4 x float> @llvm.x86.avx.vpermil.ps(<4 x float>, i8) nounwind readnone
2236
2237
2238 define <8 x float> @test_x86_avx_vpermil_ps_256(<8 x float> %a0) {
2239   ; CHECK: vpermilps
2240   %res = call <8 x float> @llvm.x86.avx.vpermil.ps.256(<8 x float> %a0, i8 7) ; <<8 x float>> [#uses=1]
2241   ret <8 x float> %res
2242 }
2243 declare <8 x float> @llvm.x86.avx.vpermil.ps.256(<8 x float>, i8) nounwind readnone
2244
2245
2246 define <2 x double> @test_x86_avx_vpermilvar_pd(<2 x double> %a0, <2 x i64> %a1) {
2247   ; CHECK: vpermilpd
2248   %res = call <2 x double> @llvm.x86.avx.vpermilvar.pd(<2 x double> %a0, <2 x i64> %a1) ; <<2 x double>> [#uses=1]
2249   ret <2 x double> %res
2250 }
2251 declare <2 x double> @llvm.x86.avx.vpermilvar.pd(<2 x double>, <2 x i64>) nounwind readnone
2252
2253
2254 define <4 x double> @test_x86_avx_vpermilvar_pd_256(<4 x double> %a0, <4 x i64> %a1) {
2255   ; CHECK: vpermilpd
2256   %res = call <4 x double> @llvm.x86.avx.vpermilvar.pd.256(<4 x double> %a0, <4 x i64> %a1) ; <<4 x double>> [#uses=1]
2257   ret <4 x double> %res
2258 }
2259 declare <4 x double> @llvm.x86.avx.vpermilvar.pd.256(<4 x double>, <4 x i64>) nounwind readnone
2260
2261
2262 define <4 x float> @test_x86_avx_vpermilvar_ps(<4 x float> %a0, <4 x i32> %a1) {
2263   ; CHECK: vpermilps
2264   %res = call <4 x float> @llvm.x86.avx.vpermilvar.ps(<4 x float> %a0, <4 x i32> %a1) ; <<4 x float>> [#uses=1]
2265   ret <4 x float> %res
2266 }
2267 define <4 x float> @test_x86_avx_vpermilvar_ps_load(<4 x float> %a0, <4 x i32>* %a1) {
2268   ; CHECK: vpermilps
2269   %a2 = load <4 x i32>, <4 x i32>* %a1
2270   %res = call <4 x float> @llvm.x86.avx.vpermilvar.ps(<4 x float> %a0, <4 x i32> %a2) ; <<4 x float>> [#uses=1]
2271   ret <4 x float> %res
2272 }
2273 declare <4 x float> @llvm.x86.avx.vpermilvar.ps(<4 x float>, <4 x i32>) nounwind readnone
2274
2275
2276 define <8 x float> @test_x86_avx_vpermilvar_ps_256(<8 x float> %a0, <8 x i32> %a1) {
2277   ; CHECK: vpermilps
2278   %res = call <8 x float> @llvm.x86.avx.vpermilvar.ps.256(<8 x float> %a0, <8 x i32> %a1) ; <<8 x float>> [#uses=1]
2279   ret <8 x float> %res
2280 }
2281 declare <8 x float> @llvm.x86.avx.vpermilvar.ps.256(<8 x float>, <8 x i32>) nounwind readnone
2282
2283
2284 define i32 @test_x86_avx_vtestc_pd(<2 x double> %a0, <2 x double> %a1) {
2285   ; CHECK: vtestpd
2286   ; CHECK: sbbl
2287   %res = call i32 @llvm.x86.avx.vtestc.pd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
2288   ret i32 %res
2289 }
2290 declare i32 @llvm.x86.avx.vtestc.pd(<2 x double>, <2 x double>) nounwind readnone
2291
2292
2293 define i32 @test_x86_avx_vtestc_pd_256(<4 x double> %a0, <4 x double> %a1) {
2294   ; CHECK: vtestpd
2295   ; CHECK: sbbl
2296   %res = call i32 @llvm.x86.avx.vtestc.pd.256(<4 x double> %a0, <4 x double> %a1) ; <i32> [#uses=1]
2297   ret i32 %res
2298 }
2299 declare i32 @llvm.x86.avx.vtestc.pd.256(<4 x double>, <4 x double>) nounwind readnone
2300
2301
2302 define i32 @test_x86_avx_vtestc_ps(<4 x float> %a0, <4 x float> %a1) {
2303   ; CHECK: vtestps
2304   ; CHECK: sbbl
2305   %res = call i32 @llvm.x86.avx.vtestc.ps(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
2306   ret i32 %res
2307 }
2308 declare i32 @llvm.x86.avx.vtestc.ps(<4 x float>, <4 x float>) nounwind readnone
2309
2310
2311 define i32 @test_x86_avx_vtestc_ps_256(<8 x float> %a0, <8 x float> %a1) {
2312   ; CHECK: vtestps
2313   ; CHECK: sbbl
2314   %res = call i32 @llvm.x86.avx.vtestc.ps.256(<8 x float> %a0, <8 x float> %a1) ; <i32> [#uses=1]
2315   ret i32 %res
2316 }
2317 declare i32 @llvm.x86.avx.vtestc.ps.256(<8 x float>, <8 x float>) nounwind readnone
2318
2319
2320 define i32 @test_x86_avx_vtestnzc_pd(<2 x double> %a0, <2 x double> %a1) {
2321   ; CHECK: vtestpd
2322   ; CHECK: seta
2323   ; CHECK: movzbl
2324   %res = call i32 @llvm.x86.avx.vtestnzc.pd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
2325   ret i32 %res
2326 }
2327 declare i32 @llvm.x86.avx.vtestnzc.pd(<2 x double>, <2 x double>) nounwind readnone
2328
2329
2330 define i32 @test_x86_avx_vtestnzc_pd_256(<4 x double> %a0, <4 x double> %a1) {
2331   ; CHECK: vtestpd
2332   ; CHECK: seta
2333   ; CHECK: movzbl
2334   %res = call i32 @llvm.x86.avx.vtestnzc.pd.256(<4 x double> %a0, <4 x double> %a1) ; <i32> [#uses=1]
2335   ret i32 %res
2336 }
2337 declare i32 @llvm.x86.avx.vtestnzc.pd.256(<4 x double>, <4 x double>) nounwind readnone
2338
2339
2340 define i32 @test_x86_avx_vtestnzc_ps(<4 x float> %a0, <4 x float> %a1) {
2341   ; CHECK: vtestps
2342   ; CHECK: seta
2343   ; CHECK: movzbl
2344   %res = call i32 @llvm.x86.avx.vtestnzc.ps(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
2345   ret i32 %res
2346 }
2347 declare i32 @llvm.x86.avx.vtestnzc.ps(<4 x float>, <4 x float>) nounwind readnone
2348
2349
2350 define i32 @test_x86_avx_vtestnzc_ps_256(<8 x float> %a0, <8 x float> %a1) {
2351   ; CHECK: vtestps
2352   ; CHECK: seta
2353   ; CHECK: movzbl
2354   %res = call i32 @llvm.x86.avx.vtestnzc.ps.256(<8 x float> %a0, <8 x float> %a1) ; <i32> [#uses=1]
2355   ret i32 %res
2356 }
2357 declare i32 @llvm.x86.avx.vtestnzc.ps.256(<8 x float>, <8 x float>) nounwind readnone
2358
2359
2360 define i32 @test_x86_avx_vtestz_pd(<2 x double> %a0, <2 x double> %a1) {
2361   ; CHECK: vtestpd
2362   ; CHECK: sete
2363   ; CHECK: movzbl
2364   %res = call i32 @llvm.x86.avx.vtestz.pd(<2 x double> %a0, <2 x double> %a1) ; <i32> [#uses=1]
2365   ret i32 %res
2366 }
2367 declare i32 @llvm.x86.avx.vtestz.pd(<2 x double>, <2 x double>) nounwind readnone
2368
2369
2370 define i32 @test_x86_avx_vtestz_pd_256(<4 x double> %a0, <4 x double> %a1) {
2371   ; CHECK: vtestpd
2372   ; CHECK: sete
2373   ; CHECK: movzbl
2374   %res = call i32 @llvm.x86.avx.vtestz.pd.256(<4 x double> %a0, <4 x double> %a1) ; <i32> [#uses=1]
2375   ret i32 %res
2376 }
2377 declare i32 @llvm.x86.avx.vtestz.pd.256(<4 x double>, <4 x double>) nounwind readnone
2378
2379
2380 define i32 @test_x86_avx_vtestz_ps(<4 x float> %a0, <4 x float> %a1) {
2381   ; CHECK: vtestps
2382   ; CHECK: sete
2383   ; CHECK: movzbl
2384   %res = call i32 @llvm.x86.avx.vtestz.ps(<4 x float> %a0, <4 x float> %a1) ; <i32> [#uses=1]
2385   ret i32 %res
2386 }
2387 declare i32 @llvm.x86.avx.vtestz.ps(<4 x float>, <4 x float>) nounwind readnone
2388
2389
2390 define i32 @test_x86_avx_vtestz_ps_256(<8 x float> %a0, <8 x float> %a1) {
2391   ; CHECK: vtestps
2392   ; CHECK: sete
2393   ; CHECK: movzbl
2394   %res = call i32 @llvm.x86.avx.vtestz.ps.256(<8 x float> %a0, <8 x float> %a1) ; <i32> [#uses=1]
2395   ret i32 %res
2396 }
2397 declare i32 @llvm.x86.avx.vtestz.ps.256(<8 x float>, <8 x float>) nounwind readnone
2398
2399
2400 define void @test_x86_avx_vzeroall() {
2401   ; CHECK: vzeroall
2402   call void @llvm.x86.avx.vzeroall()
2403   ret void
2404 }
2405 declare void @llvm.x86.avx.vzeroall() nounwind
2406
2407
2408 define void @test_x86_avx_vzeroupper() {
2409   ; CHECK: vzeroupper
2410   call void @llvm.x86.avx.vzeroupper()
2411   ret void
2412 }
2413 declare void @llvm.x86.avx.vzeroupper() nounwind
2414
2415 ; Make sure instructions with no AVX equivalents, but are associated with SSEX feature flags still work
2416
2417 ; CHECK: monitor
2418 define void @monitor(i8* %P, i32 %E, i32 %H) nounwind {
2419 entry:
2420   tail call void @llvm.x86.sse3.monitor(i8* %P, i32 %E, i32 %H)
2421   ret void
2422 }
2423 declare void @llvm.x86.sse3.monitor(i8*, i32, i32) nounwind
2424
2425 ; CHECK: mwait
2426 define void @mwait(i32 %E, i32 %H) nounwind {
2427 entry:
2428   tail call void @llvm.x86.sse3.mwait(i32 %E, i32 %H)
2429   ret void
2430 }
2431 declare void @llvm.x86.sse3.mwait(i32, i32) nounwind
2432
2433 ; CHECK: sfence
2434 define void @sfence() nounwind {
2435 entry:
2436   tail call void @llvm.x86.sse.sfence()
2437   ret void
2438 }
2439 declare void @llvm.x86.sse.sfence() nounwind
2440
2441 ; CHECK: lfence
2442 define void @lfence() nounwind {
2443 entry:
2444   tail call void @llvm.x86.sse2.lfence()
2445   ret void
2446 }
2447 declare void @llvm.x86.sse2.lfence() nounwind
2448
2449 ; CHECK: mfence
2450 define void @mfence() nounwind {
2451 entry:
2452   tail call void @llvm.x86.sse2.mfence()
2453   ret void
2454 }
2455 declare void @llvm.x86.sse2.mfence() nounwind
2456
2457 ; CHECK: clflush
2458 define void @clflush(i8* %p) nounwind {
2459 entry:
2460   tail call void @llvm.x86.sse2.clflush(i8* %p)
2461   ret void
2462 }
2463 declare void @llvm.x86.sse2.clflush(i8*) nounwind
2464
2465 ; CHECK: crc32b
2466 define i32 @crc32_32_8(i32 %a, i8 %b) nounwind {
2467   %tmp = call i32 @llvm.x86.sse42.crc32.32.8(i32 %a, i8 %b)
2468   ret i32 %tmp
2469 }
2470 declare i32 @llvm.x86.sse42.crc32.32.8(i32, i8) nounwind
2471
2472 ; CHECK: crc32w
2473 define i32 @crc32_32_16(i32 %a, i16 %b) nounwind {
2474   %tmp = call i32 @llvm.x86.sse42.crc32.32.16(i32 %a, i16 %b)
2475   ret i32 %tmp
2476 }
2477 declare i32 @llvm.x86.sse42.crc32.32.16(i32, i16) nounwind
2478
2479 ; CHECK: crc32l
2480 define i32 @crc32_32_32(i32 %a, i32 %b) nounwind {
2481   %tmp = call i32 @llvm.x86.sse42.crc32.32.32(i32 %a, i32 %b)
2482   ret i32 %tmp
2483 }
2484 declare i32 @llvm.x86.sse42.crc32.32.32(i32, i32) nounwind
2485
2486 ; CHECK: movntdq
2487 define void @movnt_dq(i8* %p, <4 x i64> %a1) nounwind {
2488   %a2 = add <4 x i64> %a1, <i64 1, i64 1, i64 1, i64 1>
2489   tail call void @llvm.x86.avx.movnt.dq.256(i8* %p, <4 x i64> %a2) nounwind
2490   ret void
2491 }
2492 declare void @llvm.x86.avx.movnt.dq.256(i8*, <4 x i64>) nounwind
2493
2494 ; CHECK: movntps
2495 define void @movnt_ps(i8* %p, <8 x float> %a) nounwind {
2496   tail call void @llvm.x86.avx.movnt.ps.256(i8* %p, <8 x float> %a) nounwind
2497   ret void
2498 }
2499 declare void @llvm.x86.avx.movnt.ps.256(i8*, <8 x float>) nounwind
2500
2501 ; CHECK: movntpd
2502 define void @movnt_pd(i8* %p, <4 x double> %a1) nounwind {
2503   ; add operation forces the execution domain.
2504   %a2 = fadd <4 x double> %a1, <double 0x0, double 0x0, double 0x0, double 0x0>
2505   tail call void @llvm.x86.avx.movnt.pd.256(i8* %p, <4 x double> %a2) nounwind
2506   ret void
2507 }
2508 declare void @llvm.x86.avx.movnt.pd.256(i8*, <4 x double>) nounwind
2509
2510
2511 ; Check for pclmulqdq
2512 define <2 x i64> @test_x86_pclmulqdq(<2 x i64> %a0, <2 x i64> %a1) {
2513 ; CHECK: vpclmulqdq
2514   %res = call <2 x i64> @llvm.x86.pclmulqdq(<2 x i64> %a0, <2 x i64> %a1, i8 0) ; <<2 x i64>> [#uses=1]
2515   ret <2 x i64> %res
2516 }
2517 declare <2 x i64> @llvm.x86.pclmulqdq(<2 x i64>, <2 x i64>, i8) nounwind readnone