Re-implement the main strength-reduction portion of LoopStrengthReduction.
[oota-llvm.git] / test / CodeGen / X86 / 2008-07-11-SpillerBug.ll
1 ; RUN: llc < %s -march=x86 -relocation-model=static -disable-fp-elim -post-RA-scheduler=false | FileCheck %s
2 ; PR2536
3
4
5 ; CHECK: movw %cx
6 ; CHECK-NEXT: andl    $65534, %
7 ; CHECK-NEXT: movl %
8 ; CHECK-NEXT: movl $17
9
10 @g_5 = external global i16              ; <i16*> [#uses=2]
11 @g_107 = external global i16            ; <i16*> [#uses=1]
12 @g_229 = external global i32            ; <i32*> [#uses=1]
13 @g_227 = external global i16            ; <i16*> [#uses=1]
14
15 define i32 @func_54(i32 %p_55, i16 zeroext  %p_56) nounwind  {
16 entry:
17         load i16* @g_5, align 2         ; <i16>:0 [#uses=1]
18         zext i16 %0 to i32              ; <i32>:1 [#uses=1]
19         %.mask = and i32 %1, 65534              ; <i32> [#uses=1]
20         icmp eq i32 %.mask, 0           ; <i1>:2 [#uses=1]
21         load i32* @g_229, align 4               ; <i32>:3 [#uses=1]
22         load i16* @g_227, align 2               ; <i16>:4 [#uses=1]
23         icmp eq i16 %4, 0               ; <i1>:5 [#uses=1]
24         load i16* @g_5, align 2         ; <i16>:6 [#uses=1]
25         br label %bb
26
27 bb:             ; preds = %bb7.preheader, %entry
28         %indvar4 = phi i32 [ 0, %entry ], [ %indvar.next5, %bb7.preheader ]             ; <i32> [#uses=1]
29         %p_56_addr.1.reg2mem.0 = phi i16 [ %p_56, %entry ], [ %p_56_addr.0, %bb7.preheader ]            ; <i16> [#uses=2]
30         br i1 %2, label %bb7.preheader, label %bb5
31
32 bb5:            ; preds = %bb
33         store i16 %6, i16* @g_107, align 2
34         br label %bb7.preheader
35
36 bb7.preheader:          ; preds = %bb5, %bb
37         icmp eq i16 %p_56_addr.1.reg2mem.0, 0           ; <i1>:7 [#uses=1]
38         %.0 = select i1 %7, i32 1, i32 %3               ; <i32> [#uses=1]
39         urem i32 1, %.0         ; <i32>:8 [#uses=1]
40         icmp eq i32 %8, 0               ; <i1>:9 [#uses=1]
41         %.not = xor i1 %9, true         ; <i1> [#uses=1]
42         %.not1 = xor i1 %5, true                ; <i1> [#uses=1]
43         %brmerge = or i1 %.not, %.not1          ; <i1> [#uses=1]
44         %iftmp.6.0 = select i1 %brmerge, i32 3, i32 0           ; <i32> [#uses=1]
45         mul i32 %iftmp.6.0, %3          ; <i32>:10 [#uses=1]
46         icmp eq i32 %10, 0              ; <i1>:11 [#uses=1]
47         %p_56_addr.0 = select i1 %11, i16 %p_56_addr.1.reg2mem.0, i16 1         ; <i16> [#uses=1]
48         %indvar.next5 = add i32 %indvar4, 1             ; <i32> [#uses=2]
49         %exitcond6 = icmp eq i32 %indvar.next5, 17              ; <i1> [#uses=1]
50         br i1 %exitcond6, label %bb25, label %bb
51
52 bb25:           ; preds = %bb7.preheader
53         ret i32 1
54 }