test/CodeGen/Thumb2/thumb2-mov.ll

   1 ; RUN: llc < %s -march=thumb -mattr=+thumb2 | FileCheck %s
   2
   3 ; Test #<const>
   4
   5 ; var 2.1 - 0x00ab00ab
   6 define i32 @t2_const_var2_1_ok_1(i32 %lhs) {
   7 ;CHECK: t2_const_var2_1_ok_1:
   8 ;CHECK: add.w   r0, r0, #11206827
   9     %ret = add i32 %lhs, 11206827 ; 0x00ab00ab
  10     ret i32 %ret
  11 }
  12
  13 define i32 @t2_const_var2_1_ok_2(i32 %lhs) {
  14 ;CHECK: t2_const_var2_1_ok_2:
  15 ;CHECK: add.w   r0, r0, #11206656
  16 ;CHECK: adds    r0, #187
  17     %ret = add i32 %lhs, 11206843 ; 0x00ab00bb
  18     ret i32 %ret
  19 }
  20
  21 define i32 @t2_const_var2_1_ok_3(i32 %lhs) {
  22 ;CHECK: t2_const_var2_1_ok_3:
  23 ;CHECK: add.w   r0, r0, #11206827
  24 ;CHECK: add.w   r0, r0, #16777216
  25     %ret = add i32 %lhs, 27984043 ; 0x01ab00ab
  26     ret i32 %ret
  27 }
  28
  29 define i32 @t2_const_var2_1_ok_4(i32 %lhs) {
  30 ;CHECK: t2_const_var2_1_ok_4:
  31 ;CHECK: add.w   r0, r0, #16777472
  32 ;CHECK: add.w   r0, r0, #11206827
  33     %ret = add i32 %lhs, 27984299 ; 0x01ab01ab
  34     ret i32 %ret
  35 }
  36
  37 define i32 @t2_const_var2_1_fail_1(i32 %lhs) {
  38 ;CHECK: t2_const_var2_1_fail_1:
  39 ;CHECK: movw    r1, #43777
  40 ;CHECK: movt    r1, #427
  41 ;CHECK: add     r0, r1
  42     %ret = add i32 %lhs, 28027649 ; 0x01abab01
  43     ret i32 %ret
  44 }
  45
  46 ; var 2.2 - 0xab00ab00
  47 define i32 @t2_const_var2_2_ok_1(i32 %lhs) {
  48 ;CHECK: t2_const_var2_2_ok_1:
  49 ;CHECK: add.w   r0, r0, #-1426019584
  50     %ret = add i32 %lhs, 2868947712 ; 0xab00ab00
  51     ret i32 %ret
  52 }
  53
  54 define i32 @t2_const_var2_2_ok_2(i32 %lhs) {
  55 ;CHECK: t2_const_var2_2_ok_2:
  56 ;CHECK: add.w   r0, r0, #-1426063360
  57 ;CHECK: add.w   r0, r0, #47616
  58     %ret = add i32 %lhs, 2868951552 ; 0xab00ba00
  59     ret i32 %ret
  60 }
  61
  62 define i32 @t2_const_var2_2_ok_3(i32 %lhs) {
  63 ;CHECK: t2_const_var2_2_ok_3:
  64 ;CHECK: add.w   r0, r0, #-1426019584
  65 ;CHECK: adds    r0, #16
  66     %ret = add i32 %lhs, 2868947728 ; 0xab00ab10
  67     ret i32 %ret
  68 }
  69
  70 define i32 @t2_const_var2_2_ok_4(i32 %lhs) {
  71 ;CHECK: t2_const_var2_2_ok_4:
  72 ;CHECK: add.w   r0, r0, #-1426019584
  73 ;CHECK: add.w   r0, r0, #1048592
  74     %ret = add i32 %lhs, 2869996304 ; 0xab10ab10
  75     ret i32 %ret
  76 }
  77
  78 define i32 @t2_const_var2_2_fail_1(i32 %lhs) {
  79 ;CHECK: t2_const_var2_2_fail_1:
  80 ;CHECK: movw    r1, #43792
  81 ;CHECK: movt    r1, #4267
  82 ;CHECK: add     r0, r1
  83     %ret = add i32 %lhs, 279685904 ; 0x10abab10
  84     ret i32 %ret
  85 }
  86
  87 ; var 2.3 - 0xabababab
  88 define i32 @t2_const_var2_3_ok_1(i32 %lhs) {
  89 ;CHECK: t2_const_var2_3_ok_1:
  90 ;CHECK: add.w   r0, r0, #-1414812757
  91     %ret = add i32 %lhs, 2880154539 ; 0xabababab
  92     ret i32 %ret
  93 }
  94
  95 define i32 @t2_const_var2_3_fail_1(i32 %lhs) {
  96 ;CHECK: t2_const_var2_3_fail_1:
  97 ;CHECK: movw    r1, #43962
  98 ;CHECK: movt    r1, #43947
  99 ;CHECK: add     r0, r1
 100     %ret = add i32 %lhs, 2880154554 ; 0xabababba
 101     ret i32 %ret
 102 }
 103
 104 define i32 @t2_const_var2_3_fail_2(i32 %lhs) {
 105 ;CHECK: t2_const_var2_3_fail_2:
 106 ;CHECK: movw    r1, #47787
 107 ;CHECK: movt    r1, #43947
 108 ;CHECK: add     r0, r1
 109     %ret = add i32 %lhs, 2880158379 ; 0xababbaab
 110     ret i32 %ret
 111 }
 112
 113 define i32 @t2_const_var2_3_fail_3(i32 %lhs) {
 114 ;CHECK: t2_const_var2_3_fail_3:
 115 ;CHECK: movw    r1, #43947
 116 ;CHECK: movt    r1, #43962
 117 ;CHECK: add     r0, r1
 118     %ret = add i32 %lhs, 2881137579 ; 0xabbaabab
 119     ret i32 %ret
 120 }
 121
 122 define i32 @t2_const_var2_3_fail_4(i32 %lhs) {
 123 ;CHECK: t2_const_var2_3_fail_4:
 124 ;CHECK: movw    r1, #43947
 125 ;CHECK: movt    r1, #47787
 126 ;CHECK: add     r0, r1
 127     %ret = add i32 %lhs, 3131812779 ; 0xbaababab
 128     ret i32 %ret
 129 }
 130
 131 ; var 3 - 0x0F000000
 132 define i32 @t2_const_var3_1_ok_1(i32 %lhs) {
 133 ;CHECK: t2_const_var3_1_ok_1:
 134 ;CHECK: add.w   r0, r0, #251658240
 135     %ret = add i32 %lhs, 251658240 ; 0x0F000000
 136     ret i32 %ret
 137 }
 138
 139 define i32 @t2_const_var3_2_ok_1(i32 %lhs) {
 140 ;CHECK: t2_const_var3_2_ok_1:
 141 ;CHECK: add.w   r0, r0, #3948544
 142     %ret = add i32 %lhs, 3948544 ; 0b00000000001111000100000000000000
 143     ret i32 %ret
 144 }
 145
 146 define i32 @t2_const_var3_2_ok_2(i32 %lhs) {
 147 ;CHECK: t2_const_var3_2_ok_2:
 148 ;CHECK: add.w   r0, r0, #2097152
 149 ;CHECK: add.w   r0, r0, #1843200
 150     %ret = add i32 %lhs, 3940352 ; 0b00000000001111000010000000000000
 151     ret i32 %ret
 152 }
 153
 154 define i32 @t2_const_var3_3_ok_1(i32 %lhs) {
 155 ;CHECK: t2_const_var3_3_ok_1:
 156 ;CHECK: add.w   r0, r0, #258
 157     %ret = add i32 %lhs, 258 ; 0b00000000000000000000000100000010
 158     ret i32 %ret
 159 }
 160
 161 define i32 @t2_const_var3_4_ok_1(i32 %lhs) {
 162 ;CHECK: t2_const_var3_4_ok_1:
 163 ;CHECK: add.w   r0, r0, #-268435456
 164     %ret = add i32 %lhs, 4026531840 ; 0xF0000000
 165     ret i32 %ret
 166 }