test/CodeGen/R600/operand-spacing.ll

   1 ; RUN: llc -march=amdgcn -mcpu=SI -verify-machineinstrs < %s | FileCheck -strict-whitespace -check-prefix=SI %s
   2
   3 ; Make sure there isn't an extra space between the instruction name and first operands.
   4
   5 ; SI-LABEL: {{^}}add_f32:
   6 ; SI-DAG: s_load_dword [[SREGA:s[0-9]+]], s{{\[[0-9]+:[0-9]+\]}}, 0xb
   7 ; SI-DAG: s_load_dword [[SREGB:s[0-9]+]], s{{\[[0-9]+:[0-9]+\]}}, 0xc
   8 ; SI: v_mov_b32_e32 [[VREGB:v[0-9]+]], [[SREGB]]
   9 ; SI: v_add_f32_e32 [[RESULT:v[0-9]+]], [[SREGA]], [[VREGB]]
  10 ; SI: buffer_store_dword [[RESULT]],
  11 define void @add_f32(float addrspace(1)* %out, float %a, float %b) {
  12   %result = fadd float %a, %b
  13   store float %result, float addrspace(1)* %out
  14   ret void
  15 }