test/CodeGen/R600/llvm.sin.ll

   1 ;RUN: llc < %s -march=r600 -mcpu=redwood | FileCheck %s
   2
   3 ;CHECK: MULADD_IEEE *
   4 ;CHECK: FRACT *
   5 ;CHECK: ADD *
   6 ;CHECK: SIN * T{{[0-9]+\.[XYZW], PV\.[XYZW]}}
   7
   8 define void @test(<4 x float> inreg %reg0) #0 {
   9    %r0 = extractelement <4 x float> %reg0, i32 0
  10    %r1 = call float @llvm.sin.f32( float %r0)
  11    %vec = insertelement <4 x float> undef, float %r1, i32 0
  12    call void @llvm.R600.store.swizzle(<4 x float> %vec, i32 0, i32 0)
  13    ret void
  14 }
  15
  16 declare float @llvm.sin.f32(float) readnone
  17 declare void @llvm.R600.store.swizzle(<4 x float>, i32, i32)
  18
  19 attributes #0 = { "ShaderType"="0" }