Implement AArch64 Neon instruction set Bitwise Extract.
[oota-llvm.git] / test / CodeGen / PowerPC / tls-gd.ll
1 ; RUN: llc -mcpu=pwr7 -O0 -relocation-model=pic < %s | FileCheck %s
2
3 ; Test correct assembly code generation for thread-local storage using
4 ; the general dynamic model.
5
6 target datalayout = "E-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-f128:128:128-v128:128:128-n32:64"
7 target triple = "powerpc64-unknown-linux-gnu"
8
9 @a = thread_local global i32 0, align 4
10
11 define signext i32 @main() nounwind {
12 entry:
13   %retval = alloca i32, align 4
14   store i32 0, i32* %retval
15   %0 = load i32* @a, align 4
16   ret i32 %0
17 }
18
19 ; CHECK: addis [[REG:[0-9]+]], 2, a@got@tlsgd@ha
20 ; CHECK-NEXT: addi 3, [[REG]], a@got@tlsgd@l
21 ; CHECK:      bl __tls_get_addr(a@tlsgd)
22 ; CHECK-NEXT: nop
23