1 ; RUN: llc < %s -march=nvptx -mcpu=sm_10 | FileCheck %s
2 ; RUN: llc < %s -march=nvptx64 -mcpu=sm_10 | FileCheck %s
3 ; RUN: llc < %s -march=nvptx -mcpu=sm_20 | FileCheck %s
4 ; RUN: llc < %s -march=nvptx64 -mcpu=sm_20 | FileCheck %s
6 ;; These tests should run for all targets
8 ;;===-- Basic instruction selection tests ---------------------------------===;;
13 define i64 @add_i64(i64 %a, i64 %b) {
14 ; CHECK: add.s64 %rl{{[0-9]+}}, %rl{{[0-9]+}}, %rl{{[0-9]+}}
20 define i64 @sub_i64(i64 %a, i64 %b) {
21 ; CHECK: sub.s64 %rl{{[0-9]+}}, %rl{{[0-9]+}}, %rl{{[0-9]+}}
27 define i64 @mul_i64(i64 %a, i64 %b) {
28 ; CHECK: mul.lo.s64 %rl{{[0-9]+}}, %rl{{[0-9]+}}, %rl{{[0-9]+}}
34 define i64 @sdiv_i64(i64 %a, i64 %b) {
35 ; CHECK: div.s64 %rl{{[0-9]+}}, %rl{{[0-9]+}}, %rl{{[0-9]+}}
37 %ret = sdiv i64 %a, %b
41 define i64 @udiv_i64(i64 %a, i64 %b) {
42 ; CHECK: div.u64 %rl{{[0-9]+}}, %rl{{[0-9]+}}, %rl{{[0-9]+}}
44 %ret = udiv i64 %a, %b
48 define i64 @srem_i64(i64 %a, i64 %b) {
49 ; CHECK: rem.s64 %rl{{[0-9]+}}, %rl{{[0-9]+}}, %rl{{[0-9]+}}
51 %ret = srem i64 %a, %b
55 define i64 @urem_i64(i64 %a, i64 %b) {
56 ; CHECK: rem.u64 %rl{{[0-9]+}}, %rl{{[0-9]+}}, %rl{{[0-9]+}}
58 %ret = urem i64 %a, %b
62 define i64 @and_i64(i64 %a, i64 %b) {
63 ; CHECK: and.b64 %rl{{[0-9]+}}, %rl{{[0-9]+}}, %rl{{[0-9]+}}
69 define i64 @or_i64(i64 %a, i64 %b) {
70 ; CHECK: or.b64 %rl{{[0-9]+}}, %rl{{[0-9]+}}, %rl{{[0-9]+}}
76 define i64 @xor_i64(i64 %a, i64 %b) {
77 ; CHECK: xor.b64 %rl{{[0-9]+}}, %rl{{[0-9]+}}, %rl{{[0-9]+}}
83 define i64 @shl_i64(i64 %a, i64 %b) {
84 ; PTX requires 32-bit shift amount
85 ; CHECK: shl.b64 %rl{{[0-9]+}}, %rl{{[0-9]+}}, %r{{[0-9]+}}
91 define i64 @ashr_i64(i64 %a, i64 %b) {
92 ; PTX requires 32-bit shift amount
93 ; CHECK: shr.s64 %rl{{[0-9]+}}, %rl{{[0-9]+}}, %r{{[0-9]+}}
95 %ret = ashr i64 %a, %b
99 define i64 @lshr_i64(i64 %a, i64 %b) {
100 ; PTX requires 32-bit shift amount
101 ; CHECK: shr.u64 %rl{{[0-9]+}}, %rl{{[0-9]+}}, %r{{[0-9]+}}
103 %ret = lshr i64 %a, %b
110 define i32 @add_i32(i32 %a, i32 %b) {
111 ; CHECK: add.s32 %r{{[0-9]+}}, %r{{[0-9]+}}, %r{{[0-9]+}}
113 %ret = add i32 %a, %b
117 define i32 @sub_i32(i32 %a, i32 %b) {
118 ; CHECK: sub.s32 %r{{[0-9]+}}, %r{{[0-9]+}}, %r{{[0-9]+}}
120 %ret = sub i32 %a, %b
124 define i32 @mul_i32(i32 %a, i32 %b) {
125 ; CHECK: mul.lo.s32 %r{{[0-9]+}}, %r{{[0-9]+}}, %r{{[0-9]+}}
127 %ret = mul i32 %a, %b
131 define i32 @sdiv_i32(i32 %a, i32 %b) {
132 ; CHECK: div.s32 %r{{[0-9]+}}, %r{{[0-9]+}}, %r{{[0-9]+}}
134 %ret = sdiv i32 %a, %b
138 define i32 @udiv_i32(i32 %a, i32 %b) {
139 ; CHECK: div.u32 %r{{[0-9]+}}, %r{{[0-9]+}}, %r{{[0-9]+}}
141 %ret = udiv i32 %a, %b
145 define i32 @srem_i32(i32 %a, i32 %b) {
146 ; CHECK: rem.s32 %r{{[0-9]+}}, %r{{[0-9]+}}, %r{{[0-9]+}}
148 %ret = srem i32 %a, %b
152 define i32 @urem_i32(i32 %a, i32 %b) {
153 ; CHECK: rem.u32 %r{{[0-9]+}}, %r{{[0-9]+}}, %r{{[0-9]+}}
155 %ret = urem i32 %a, %b
159 define i32 @and_i32(i32 %a, i32 %b) {
160 ; CHECK: and.b32 %r{{[0-9]+}}, %r{{[0-9]+}}, %r{{[0-9]+}}
162 %ret = and i32 %a, %b
166 define i32 @or_i32(i32 %a, i32 %b) {
167 ; CHECK: or.b32 %r{{[0-9]+}}, %r{{[0-9]+}}, %r{{[0-9]+}}
173 define i32 @xor_i32(i32 %a, i32 %b) {
174 ; CHECK: xor.b32 %r{{[0-9]+}}, %r{{[0-9]+}}, %r{{[0-9]+}}
176 %ret = xor i32 %a, %b
180 define i32 @shl_i32(i32 %a, i32 %b) {
181 ; CHECK: shl.b32 %r{{[0-9]+}}, %r{{[0-9]+}}, %r{{[0-9]+}}
183 %ret = shl i32 %a, %b
187 define i32 @ashr_i32(i32 %a, i32 %b) {
188 ; CHECK: shr.s32 %r{{[0-9]+}}, %r{{[0-9]+}}, %r{{[0-9]+}}
190 %ret = ashr i32 %a, %b
194 define i32 @lshr_i32(i32 %a, i32 %b) {
195 ; CHECK: shr.u32 %r{{[0-9]+}}, %r{{[0-9]+}}, %r{{[0-9]+}}
197 %ret = lshr i32 %a, %b
203 define i16 @add_i16(i16 %a, i16 %b) {
204 ; CHECK: add.s16 %rs{{[0-9]+}}, %rs{{[0-9]+}}, %rs{{[0-9]+}}
206 %ret = add i16 %a, %b
210 define i16 @sub_i16(i16 %a, i16 %b) {
211 ; CHECK: sub.s16 %rs{{[0-9]+}}, %rs{{[0-9]+}}, %rs{{[0-9]+}}
213 %ret = sub i16 %a, %b
217 define i16 @mul_i16(i16 %a, i16 %b) {
218 ; CHECK: mul.lo.s16 %rs{{[0-9]+}}, %rs{{[0-9]+}}, %rs{{[0-9]+}}
220 %ret = mul i16 %a, %b
224 define i16 @sdiv_i16(i16 %a, i16 %b) {
225 ; CHECK: div.s16 %rs{{[0-9]+}}, %rs{{[0-9]+}}, %rs{{[0-9]+}}
227 %ret = sdiv i16 %a, %b
231 define i16 @udiv_i16(i16 %a, i16 %b) {
232 ; CHECK: div.u16 %rs{{[0-9]+}}, %rs{{[0-9]+}}, %rs{{[0-9]+}}
234 %ret = udiv i16 %a, %b
238 define i16 @srem_i16(i16 %a, i16 %b) {
239 ; CHECK: rem.s16 %rs{{[0-9]+}}, %rs{{[0-9]+}}, %rs{{[0-9]+}}
241 %ret = srem i16 %a, %b
245 define i16 @urem_i16(i16 %a, i16 %b) {
246 ; CHECK: rem.u16 %rs{{[0-9]+}}, %rs{{[0-9]+}}, %rs{{[0-9]+}}
248 %ret = urem i16 %a, %b
252 define i16 @and_i16(i16 %a, i16 %b) {
253 ; CHECK: and.b16 %rs{{[0-9]+}}, %rs{{[0-9]+}}, %rs{{[0-9]+}}
255 %ret = and i16 %a, %b
259 define i16 @or_i16(i16 %a, i16 %b) {
260 ; CHECK: or.b16 %rs{{[0-9]+}}, %rs{{[0-9]+}}, %rs{{[0-9]+}}
266 define i16 @xor_i16(i16 %a, i16 %b) {
267 ; CHECK: xor.b16 %rs{{[0-9]+}}, %rs{{[0-9]+}}, %rs{{[0-9]+}}
269 %ret = xor i16 %a, %b
273 define i16 @shl_i16(i16 %a, i16 %b) {
274 ; PTX requires 32-bit shift amount
275 ; CHECK: shl.b16 %rs{{[0-9]+}}, %rs{{[0-9]+}}, %r{{[0-9]+}}
277 %ret = shl i16 %a, %b
281 define i16 @ashr_i16(i16 %a, i16 %b) {
282 ; PTX requires 32-bit shift amount
283 ; CHECK: shr.s16 %rs{{[0-9]+}}, %rs{{[0-9]+}}, %r{{[0-9]+}}
285 %ret = ashr i16 %a, %b
289 define i16 @lshr_i16(i16 %a, i16 %b) {
290 ; PTX requires 32-bit shift amount
291 ; CHECK: shr.u16 %rs{{[0-9]+}}, %rs{{[0-9]+}}, %r{{[0-9]+}}
293 %ret = lshr i16 %a, %b