test/CodeGen/Mips/msa/i5-m.ll

   1 ; Test the MSA intrinsics that are encoded with the I5 instruction format.
   2 ; There are lots of these so this covers those beginning with 'm'
   3
   4 ; RUN: llc -march=mips -mattr=+msa,+fp64 < %s | FileCheck %s
   5 ; RUN: llc -march=mipsel -mattr=+msa,+fp64 < %s | FileCheck %s
   6
   7 @llvm_mips_maxi_s_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15>, align 16
   8 @llvm_mips_maxi_s_b_RES  = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0>, align 16
   9
  10 define void @llvm_mips_maxi_s_b_test() nounwind {
  11 entry:
  12   %0 = load <16 x i8>* @llvm_mips_maxi_s_b_ARG1
  13   %1 = tail call <16 x i8> @llvm.mips.maxi.s.b(<16 x i8> %0, i32 14)
  14   store <16 x i8> %1, <16 x i8>* @llvm_mips_maxi_s_b_RES
  15   ret void
  16 }
  17
  18 declare <16 x i8> @llvm.mips.maxi.s.b(<16 x i8>, i32) nounwind
  19
  20 ; CHECK: llvm_mips_maxi_s_b_test:
  21 ; CHECK: ld.b
  22 ; CHECK: maxi_s.b
  23 ; CHECK: st.b
  24 ; CHECK: .size llvm_mips_maxi_s_b_test
  25 ;
  26 @llvm_mips_maxi_s_h_ARG1 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7>, align 16
  27 @llvm_mips_maxi_s_h_RES  = global <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0>, align 16
  28
  29 define void @llvm_mips_maxi_s_h_test() nounwind {
  30 entry:
  31   %0 = load <8 x i16>* @llvm_mips_maxi_s_h_ARG1
  32   %1 = tail call <8 x i16> @llvm.mips.maxi.s.h(<8 x i16> %0, i32 14)
  33   store <8 x i16> %1, <8 x i16>* @llvm_mips_maxi_s_h_RES
  34   ret void
  35 }
  36
  37 declare <8 x i16> @llvm.mips.maxi.s.h(<8 x i16>, i32) nounwind
  38
  39 ; CHECK: llvm_mips_maxi_s_h_test:
  40 ; CHECK: ld.h
  41 ; CHECK: maxi_s.h
  42 ; CHECK: st.h
  43 ; CHECK: .size llvm_mips_maxi_s_h_test
  44 ;
  45 @llvm_mips_maxi_s_w_ARG1 = global <4 x i32> <i32 0, i32 1, i32 2, i32 3>, align 16
  46 @llvm_mips_maxi_s_w_RES  = global <4 x i32> <i32 0, i32 0, i32 0, i32 0>, align 16
  47
  48 define void @llvm_mips_maxi_s_w_test() nounwind {
  49 entry:
  50   %0 = load <4 x i32>* @llvm_mips_maxi_s_w_ARG1
  51   %1 = tail call <4 x i32> @llvm.mips.maxi.s.w(<4 x i32> %0, i32 14)
  52   store <4 x i32> %1, <4 x i32>* @llvm_mips_maxi_s_w_RES
  53   ret void
  54 }
  55
  56 declare <4 x i32> @llvm.mips.maxi.s.w(<4 x i32>, i32) nounwind
  57
  58 ; CHECK: llvm_mips_maxi_s_w_test:
  59 ; CHECK: ld.w
  60 ; CHECK: maxi_s.w
  61 ; CHECK: st.w
  62 ; CHECK: .size llvm_mips_maxi_s_w_test
  63 ;
  64 @llvm_mips_maxi_s_d_ARG1 = global <2 x i64> <i64 0, i64 1>, align 16
  65 @llvm_mips_maxi_s_d_RES  = global <2 x i64> <i64 0, i64 0>, align 16
  66
  67 define void @llvm_mips_maxi_s_d_test() nounwind {
  68 entry:
  69   %0 = load <2 x i64>* @llvm_mips_maxi_s_d_ARG1
  70   %1 = tail call <2 x i64> @llvm.mips.maxi.s.d(<2 x i64> %0, i32 14)
  71   store <2 x i64> %1, <2 x i64>* @llvm_mips_maxi_s_d_RES
  72   ret void
  73 }
  74
  75 declare <2 x i64> @llvm.mips.maxi.s.d(<2 x i64>, i32) nounwind
  76
  77 ; CHECK: llvm_mips_maxi_s_d_test:
  78 ; CHECK: ld.d
  79 ; CHECK: maxi_s.d
  80 ; CHECK: st.d
  81 ; CHECK: .size llvm_mips_maxi_s_d_test
  82 ;
  83 @llvm_mips_maxi_u_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15>, align 16
  84 @llvm_mips_maxi_u_b_RES  = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0>, align 16
  85
  86 define void @llvm_mips_maxi_u_b_test() nounwind {
  87 entry:
  88   %0 = load <16 x i8>* @llvm_mips_maxi_u_b_ARG1
  89   %1 = tail call <16 x i8> @llvm.mips.maxi.u.b(<16 x i8> %0, i32 14)
  90   store <16 x i8> %1, <16 x i8>* @llvm_mips_maxi_u_b_RES
  91   ret void
  92 }
  93
  94 declare <16 x i8> @llvm.mips.maxi.u.b(<16 x i8>, i32) nounwind
  95
  96 ; CHECK: llvm_mips_maxi_u_b_test:
  97 ; CHECK: ld.b
  98 ; CHECK: maxi_u.b
  99 ; CHECK: st.b
 100 ; CHECK: .size llvm_mips_maxi_u_b_test
 101 ;
 102 @llvm_mips_maxi_u_h_ARG1 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7>, align 16
 103 @llvm_mips_maxi_u_h_RES  = global <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0>, align 16
 104
 105 define void @llvm_mips_maxi_u_h_test() nounwind {
 106 entry:
 107   %0 = load <8 x i16>* @llvm_mips_maxi_u_h_ARG1
 108   %1 = tail call <8 x i16> @llvm.mips.maxi.u.h(<8 x i16> %0, i32 14)
 109   store <8 x i16> %1, <8 x i16>* @llvm_mips_maxi_u_h_RES
 110   ret void
 111 }
 112
 113 declare <8 x i16> @llvm.mips.maxi.u.h(<8 x i16>, i32) nounwind
 114
 115 ; CHECK: llvm_mips_maxi_u_h_test:
 116 ; CHECK: ld.h
 117 ; CHECK: maxi_u.h
 118 ; CHECK: st.h
 119 ; CHECK: .size llvm_mips_maxi_u_h_test
 120 ;
 121 @llvm_mips_maxi_u_w_ARG1 = global <4 x i32> <i32 0, i32 1, i32 2, i32 3>, align 16
 122 @llvm_mips_maxi_u_w_RES  = global <4 x i32> <i32 0, i32 0, i32 0, i32 0>, align 16
 123
 124 define void @llvm_mips_maxi_u_w_test() nounwind {
 125 entry:
 126   %0 = load <4 x i32>* @llvm_mips_maxi_u_w_ARG1
 127   %1 = tail call <4 x i32> @llvm.mips.maxi.u.w(<4 x i32> %0, i32 14)
 128   store <4 x i32> %1, <4 x i32>* @llvm_mips_maxi_u_w_RES
 129   ret void
 130 }
 131
 132 declare <4 x i32> @llvm.mips.maxi.u.w(<4 x i32>, i32) nounwind
 133
 134 ; CHECK: llvm_mips_maxi_u_w_test:
 135 ; CHECK: ld.w
 136 ; CHECK: maxi_u.w
 137 ; CHECK: st.w
 138 ; CHECK: .size llvm_mips_maxi_u_w_test
 139 ;
 140 @llvm_mips_maxi_u_d_ARG1 = global <2 x i64> <i64 0, i64 1>, align 16
 141 @llvm_mips_maxi_u_d_RES  = global <2 x i64> <i64 0, i64 0>, align 16
 142
 143 define void @llvm_mips_maxi_u_d_test() nounwind {
 144 entry:
 145   %0 = load <2 x i64>* @llvm_mips_maxi_u_d_ARG1
 146   %1 = tail call <2 x i64> @llvm.mips.maxi.u.d(<2 x i64> %0, i32 14)
 147   store <2 x i64> %1, <2 x i64>* @llvm_mips_maxi_u_d_RES
 148   ret void
 149 }
 150
 151 declare <2 x i64> @llvm.mips.maxi.u.d(<2 x i64>, i32) nounwind
 152
 153 ; CHECK: llvm_mips_maxi_u_d_test:
 154 ; CHECK: ld.d
 155 ; CHECK: maxi_u.d
 156 ; CHECK: st.d
 157 ; CHECK: .size llvm_mips_maxi_u_d_test
 158 ;
 159 @llvm_mips_mini_s_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15>, align 16
 160 @llvm_mips_mini_s_b_RES  = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0>, align 16
 161
 162 define void @llvm_mips_mini_s_b_test() nounwind {
 163 entry:
 164   %0 = load <16 x i8>* @llvm_mips_mini_s_b_ARG1
 165   %1 = tail call <16 x i8> @llvm.mips.mini.s.b(<16 x i8> %0, i32 14)
 166   store <16 x i8> %1, <16 x i8>* @llvm_mips_mini_s_b_RES
 167   ret void
 168 }
 169
 170 declare <16 x i8> @llvm.mips.mini.s.b(<16 x i8>, i32) nounwind
 171
 172 ; CHECK: llvm_mips_mini_s_b_test:
 173 ; CHECK: ld.b
 174 ; CHECK: mini_s.b
 175 ; CHECK: st.b
 176 ; CHECK: .size llvm_mips_mini_s_b_test
 177 ;
 178 @llvm_mips_mini_s_h_ARG1 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7>, align 16
 179 @llvm_mips_mini_s_h_RES  = global <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0>, align 16
 180
 181 define void @llvm_mips_mini_s_h_test() nounwind {
 182 entry:
 183   %0 = load <8 x i16>* @llvm_mips_mini_s_h_ARG1
 184   %1 = tail call <8 x i16> @llvm.mips.mini.s.h(<8 x i16> %0, i32 14)
 185   store <8 x i16> %1, <8 x i16>* @llvm_mips_mini_s_h_RES
 186   ret void
 187 }
 188
 189 declare <8 x i16> @llvm.mips.mini.s.h(<8 x i16>, i32) nounwind
 190
 191 ; CHECK: llvm_mips_mini_s_h_test:
 192 ; CHECK: ld.h
 193 ; CHECK: mini_s.h
 194 ; CHECK: st.h
 195 ; CHECK: .size llvm_mips_mini_s_h_test
 196 ;
 197 @llvm_mips_mini_s_w_ARG1 = global <4 x i32> <i32 0, i32 1, i32 2, i32 3>, align 16
 198 @llvm_mips_mini_s_w_RES  = global <4 x i32> <i32 0, i32 0, i32 0, i32 0>, align 16
 199
 200 define void @llvm_mips_mini_s_w_test() nounwind {
 201 entry:
 202   %0 = load <4 x i32>* @llvm_mips_mini_s_w_ARG1
 203   %1 = tail call <4 x i32> @llvm.mips.mini.s.w(<4 x i32> %0, i32 14)
 204   store <4 x i32> %1, <4 x i32>* @llvm_mips_mini_s_w_RES
 205   ret void
 206 }
 207
 208 declare <4 x i32> @llvm.mips.mini.s.w(<4 x i32>, i32) nounwind
 209
 210 ; CHECK: llvm_mips_mini_s_w_test:
 211 ; CHECK: ld.w
 212 ; CHECK: mini_s.w
 213 ; CHECK: st.w
 214 ; CHECK: .size llvm_mips_mini_s_w_test
 215 ;
 216 @llvm_mips_mini_s_d_ARG1 = global <2 x i64> <i64 0, i64 1>, align 16
 217 @llvm_mips_mini_s_d_RES  = global <2 x i64> <i64 0, i64 0>, align 16
 218
 219 define void @llvm_mips_mini_s_d_test() nounwind {
 220 entry:
 221   %0 = load <2 x i64>* @llvm_mips_mini_s_d_ARG1
 222   %1 = tail call <2 x i64> @llvm.mips.mini.s.d(<2 x i64> %0, i32 14)
 223   store <2 x i64> %1, <2 x i64>* @llvm_mips_mini_s_d_RES
 224   ret void
 225 }
 226
 227 declare <2 x i64> @llvm.mips.mini.s.d(<2 x i64>, i32) nounwind
 228
 229 ; CHECK: llvm_mips_mini_s_d_test:
 230 ; CHECK: ld.d
 231 ; CHECK: mini_s.d
 232 ; CHECK: st.d
 233 ; CHECK: .size llvm_mips_mini_s_d_test
 234 ;
 235 @llvm_mips_mini_u_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15>, align 16
 236 @llvm_mips_mini_u_b_RES  = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0>, align 16
 237
 238 define void @llvm_mips_mini_u_b_test() nounwind {
 239 entry:
 240   %0 = load <16 x i8>* @llvm_mips_mini_u_b_ARG1
 241   %1 = tail call <16 x i8> @llvm.mips.mini.u.b(<16 x i8> %0, i32 14)
 242   store <16 x i8> %1, <16 x i8>* @llvm_mips_mini_u_b_RES
 243   ret void
 244 }
 245
 246 declare <16 x i8> @llvm.mips.mini.u.b(<16 x i8>, i32) nounwind
 247
 248 ; CHECK: llvm_mips_mini_u_b_test:
 249 ; CHECK: ld.b
 250 ; CHECK: mini_u.b
 251 ; CHECK: st.b
 252 ; CHECK: .size llvm_mips_mini_u_b_test
 253 ;
 254 @llvm_mips_mini_u_h_ARG1 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7>, align 16
 255 @llvm_mips_mini_u_h_RES  = global <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0>, align 16
 256
 257 define void @llvm_mips_mini_u_h_test() nounwind {
 258 entry:
 259   %0 = load <8 x i16>* @llvm_mips_mini_u_h_ARG1
 260   %1 = tail call <8 x i16> @llvm.mips.mini.u.h(<8 x i16> %0, i32 14)
 261   store <8 x i16> %1, <8 x i16>* @llvm_mips_mini_u_h_RES
 262   ret void
 263 }
 264
 265 declare <8 x i16> @llvm.mips.mini.u.h(<8 x i16>, i32) nounwind
 266
 267 ; CHECK: llvm_mips_mini_u_h_test:
 268 ; CHECK: ld.h
 269 ; CHECK: mini_u.h
 270 ; CHECK: st.h
 271 ; CHECK: .size llvm_mips_mini_u_h_test
 272 ;
 273 @llvm_mips_mini_u_w_ARG1 = global <4 x i32> <i32 0, i32 1, i32 2, i32 3>, align 16
 274 @llvm_mips_mini_u_w_RES  = global <4 x i32> <i32 0, i32 0, i32 0, i32 0>, align 16
 275
 276 define void @llvm_mips_mini_u_w_test() nounwind {
 277 entry:
 278   %0 = load <4 x i32>* @llvm_mips_mini_u_w_ARG1
 279   %1 = tail call <4 x i32> @llvm.mips.mini.u.w(<4 x i32> %0, i32 14)
 280   store <4 x i32> %1, <4 x i32>* @llvm_mips_mini_u_w_RES
 281   ret void
 282 }
 283
 284 declare <4 x i32> @llvm.mips.mini.u.w(<4 x i32>, i32) nounwind
 285
 286 ; CHECK: llvm_mips_mini_u_w_test:
 287 ; CHECK: ld.w
 288 ; CHECK: mini_u.w
 289 ; CHECK: st.w
 290 ; CHECK: .size llvm_mips_mini_u_w_test
 291 ;
 292 @llvm_mips_mini_u_d_ARG1 = global <2 x i64> <i64 0, i64 1>, align 16
 293 @llvm_mips_mini_u_d_RES  = global <2 x i64> <i64 0, i64 0>, align 16
 294
 295 define void @llvm_mips_mini_u_d_test() nounwind {
 296 entry:
 297   %0 = load <2 x i64>* @llvm_mips_mini_u_d_ARG1
 298   %1 = tail call <2 x i64> @llvm.mips.mini.u.d(<2 x i64> %0, i32 14)
 299   store <2 x i64> %1, <2 x i64>* @llvm_mips_mini_u_d_RES
 300   ret void
 301 }
 302
 303 declare <2 x i64> @llvm.mips.mini.u.d(<2 x i64>, i32) nounwind
 304
 305 ; CHECK: llvm_mips_mini_u_d_test:
 306 ; CHECK: ld.d
 307 ; CHECK: mini_u.d
 308 ; CHECK: st.d
 309 ; CHECK: .size llvm_mips_mini_u_d_test
 310 ;