test/CodeGen/Mips/msa/3r-d.ll

   1 ; Test the MSA intrinsics that are encoded with the 3R instruction format.
   2 ; There are lots of these so this covers those beginning with 'd'
   3
   4 ; RUN: llc -march=mips -mattr=+msa < %s | FileCheck %s
   5
   6 @llvm_mips_div_s_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15>, align 16
   7 @llvm_mips_div_s_b_ARG2 = global <16 x i8> <i8 16, i8 17, i8 18, i8 19, i8 20, i8 21, i8 22, i8 23, i8 24, i8 25, i8 26, i8 27, i8 28, i8 29, i8 30, i8 31>, align 16
   8 @llvm_mips_div_s_b_RES  = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0>, align 16
   9
  10 define void @llvm_mips_div_s_b_test() nounwind {
  11 entry:
  12   %0 = load <16 x i8>* @llvm_mips_div_s_b_ARG1
  13   %1 = load <16 x i8>* @llvm_mips_div_s_b_ARG2
  14   %2 = tail call <16 x i8> @llvm.mips.div.s.b(<16 x i8> %0, <16 x i8> %1)
  15   store <16 x i8> %2, <16 x i8>* @llvm_mips_div_s_b_RES
  16   ret void
  17 }
  18
  19 declare <16 x i8> @llvm.mips.div.s.b(<16 x i8>, <16 x i8>) nounwind
  20
  21 ; CHECK: llvm_mips_div_s_b_test:
  22 ; CHECK: ld.b
  23 ; CHECK: ld.b
  24 ; CHECK: div_s.b
  25 ; CHECK: st.b
  26 ; CHECK: .size llvm_mips_div_s_b_test
  27 ;
  28 @llvm_mips_div_s_h_ARG1 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7>, align 16
  29 @llvm_mips_div_s_h_ARG2 = global <8 x i16> <i16 8, i16 9, i16 10, i16 11, i16 12, i16 13, i16 14, i16 15>, align 16
  30 @llvm_mips_div_s_h_RES  = global <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0>, align 16
  31
  32 define void @llvm_mips_div_s_h_test() nounwind {
  33 entry:
  34   %0 = load <8 x i16>* @llvm_mips_div_s_h_ARG1
  35   %1 = load <8 x i16>* @llvm_mips_div_s_h_ARG2
  36   %2 = tail call <8 x i16> @llvm.mips.div.s.h(<8 x i16> %0, <8 x i16> %1)
  37   store <8 x i16> %2, <8 x i16>* @llvm_mips_div_s_h_RES
  38   ret void
  39 }
  40
  41 declare <8 x i16> @llvm.mips.div.s.h(<8 x i16>, <8 x i16>) nounwind
  42
  43 ; CHECK: llvm_mips_div_s_h_test:
  44 ; CHECK: ld.h
  45 ; CHECK: ld.h
  46 ; CHECK: div_s.h
  47 ; CHECK: st.h
  48 ; CHECK: .size llvm_mips_div_s_h_test
  49 ;
  50 @llvm_mips_div_s_w_ARG1 = global <4 x i32> <i32 0, i32 1, i32 2, i32 3>, align 16
  51 @llvm_mips_div_s_w_ARG2 = global <4 x i32> <i32 4, i32 5, i32 6, i32 7>, align 16
  52 @llvm_mips_div_s_w_RES  = global <4 x i32> <i32 0, i32 0, i32 0, i32 0>, align 16
  53
  54 define void @llvm_mips_div_s_w_test() nounwind {
  55 entry:
  56   %0 = load <4 x i32>* @llvm_mips_div_s_w_ARG1
  57   %1 = load <4 x i32>* @llvm_mips_div_s_w_ARG2
  58   %2 = tail call <4 x i32> @llvm.mips.div.s.w(<4 x i32> %0, <4 x i32> %1)
  59   store <4 x i32> %2, <4 x i32>* @llvm_mips_div_s_w_RES
  60   ret void
  61 }
  62
  63 declare <4 x i32> @llvm.mips.div.s.w(<4 x i32>, <4 x i32>) nounwind
  64
  65 ; CHECK: llvm_mips_div_s_w_test:
  66 ; CHECK: ld.w
  67 ; CHECK: ld.w
  68 ; CHECK: div_s.w
  69 ; CHECK: st.w
  70 ; CHECK: .size llvm_mips_div_s_w_test
  71 ;
  72 @llvm_mips_div_s_d_ARG1 = global <2 x i64> <i64 0, i64 1>, align 16
  73 @llvm_mips_div_s_d_ARG2 = global <2 x i64> <i64 2, i64 3>, align 16
  74 @llvm_mips_div_s_d_RES  = global <2 x i64> <i64 0, i64 0>, align 16
  75
  76 define void @llvm_mips_div_s_d_test() nounwind {
  77 entry:
  78   %0 = load <2 x i64>* @llvm_mips_div_s_d_ARG1
  79   %1 = load <2 x i64>* @llvm_mips_div_s_d_ARG2
  80   %2 = tail call <2 x i64> @llvm.mips.div.s.d(<2 x i64> %0, <2 x i64> %1)
  81   store <2 x i64> %2, <2 x i64>* @llvm_mips_div_s_d_RES
  82   ret void
  83 }
  84
  85 declare <2 x i64> @llvm.mips.div.s.d(<2 x i64>, <2 x i64>) nounwind
  86
  87 ; CHECK: llvm_mips_div_s_d_test:
  88 ; CHECK: ld.d
  89 ; CHECK: ld.d
  90 ; CHECK: div_s.d
  91 ; CHECK: st.d
  92 ; CHECK: .size llvm_mips_div_s_d_test
  93 ;
  94 @llvm_mips_div_u_b_ARG1 = global <16 x i8> <i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 10, i8 11, i8 12, i8 13, i8 14, i8 15>, align 16
  95 @llvm_mips_div_u_b_ARG2 = global <16 x i8> <i8 16, i8 17, i8 18, i8 19, i8 20, i8 21, i8 22, i8 23, i8 24, i8 25, i8 26, i8 27, i8 28, i8 29, i8 30, i8 31>, align 16
  96 @llvm_mips_div_u_b_RES  = global <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0>, align 16
  97
  98 define void @llvm_mips_div_u_b_test() nounwind {
  99 entry:
 100   %0 = load <16 x i8>* @llvm_mips_div_u_b_ARG1
 101   %1 = load <16 x i8>* @llvm_mips_div_u_b_ARG2
 102   %2 = tail call <16 x i8> @llvm.mips.div.u.b(<16 x i8> %0, <16 x i8> %1)
 103   store <16 x i8> %2, <16 x i8>* @llvm_mips_div_u_b_RES
 104   ret void
 105 }
 106
 107 declare <16 x i8> @llvm.mips.div.u.b(<16 x i8>, <16 x i8>) nounwind
 108
 109 ; CHECK: llvm_mips_div_u_b_test:
 110 ; CHECK: ld.b
 111 ; CHECK: ld.b
 112 ; CHECK: div_u.b
 113 ; CHECK: st.b
 114 ; CHECK: .size llvm_mips_div_u_b_test
 115 ;
 116 @llvm_mips_div_u_h_ARG1 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3, i16 4, i16 5, i16 6, i16 7>, align 16
 117 @llvm_mips_div_u_h_ARG2 = global <8 x i16> <i16 8, i16 9, i16 10, i16 11, i16 12, i16 13, i16 14, i16 15>, align 16
 118 @llvm_mips_div_u_h_RES  = global <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0>, align 16
 119
 120 define void @llvm_mips_div_u_h_test() nounwind {
 121 entry:
 122   %0 = load <8 x i16>* @llvm_mips_div_u_h_ARG1
 123   %1 = load <8 x i16>* @llvm_mips_div_u_h_ARG2
 124   %2 = tail call <8 x i16> @llvm.mips.div.u.h(<8 x i16> %0, <8 x i16> %1)
 125   store <8 x i16> %2, <8 x i16>* @llvm_mips_div_u_h_RES
 126   ret void
 127 }
 128
 129 declare <8 x i16> @llvm.mips.div.u.h(<8 x i16>, <8 x i16>) nounwind
 130
 131 ; CHECK: llvm_mips_div_u_h_test:
 132 ; CHECK: ld.h
 133 ; CHECK: ld.h
 134 ; CHECK: div_u.h
 135 ; CHECK: st.h
 136 ; CHECK: .size llvm_mips_div_u_h_test
 137 ;
 138 @llvm_mips_div_u_w_ARG1 = global <4 x i32> <i32 0, i32 1, i32 2, i32 3>, align 16
 139 @llvm_mips_div_u_w_ARG2 = global <4 x i32> <i32 4, i32 5, i32 6, i32 7>, align 16
 140 @llvm_mips_div_u_w_RES  = global <4 x i32> <i32 0, i32 0, i32 0, i32 0>, align 16
 141
 142 define void @llvm_mips_div_u_w_test() nounwind {
 143 entry:
 144   %0 = load <4 x i32>* @llvm_mips_div_u_w_ARG1
 145   %1 = load <4 x i32>* @llvm_mips_div_u_w_ARG2
 146   %2 = tail call <4 x i32> @llvm.mips.div.u.w(<4 x i32> %0, <4 x i32> %1)
 147   store <4 x i32> %2, <4 x i32>* @llvm_mips_div_u_w_RES
 148   ret void
 149 }
 150
 151 declare <4 x i32> @llvm.mips.div.u.w(<4 x i32>, <4 x i32>) nounwind
 152
 153 ; CHECK: llvm_mips_div_u_w_test:
 154 ; CHECK: ld.w
 155 ; CHECK: ld.w
 156 ; CHECK: div_u.w
 157 ; CHECK: st.w
 158 ; CHECK: .size llvm_mips_div_u_w_test
 159 ;
 160 @llvm_mips_div_u_d_ARG1 = global <2 x i64> <i64 0, i64 1>, align 16
 161 @llvm_mips_div_u_d_ARG2 = global <2 x i64> <i64 2, i64 3>, align 16
 162 @llvm_mips_div_u_d_RES  = global <2 x i64> <i64 0, i64 0>, align 16
 163
 164 define void @llvm_mips_div_u_d_test() nounwind {
 165 entry:
 166   %0 = load <2 x i64>* @llvm_mips_div_u_d_ARG1
 167   %1 = load <2 x i64>* @llvm_mips_div_u_d_ARG2
 168   %2 = tail call <2 x i64> @llvm.mips.div.u.d(<2 x i64> %0, <2 x i64> %1)
 169   store <2 x i64> %2, <2 x i64>* @llvm_mips_div_u_d_RES
 170   ret void
 171 }
 172
 173 declare <2 x i64> @llvm.mips.div.u.d(<2 x i64>, <2 x i64>) nounwind
 174
 175 ; CHECK: llvm_mips_div_u_d_test:
 176 ; CHECK: ld.d
 177 ; CHECK: ld.d
 178 ; CHECK: div_u.d
 179 ; CHECK: st.d
 180 ; CHECK: .size llvm_mips_div_u_d_test
 181 ;
 182 @llvm_mips_dotp_s_h_ARG1 = global <16 x i8> <i8  0, i8  1, i8  2, i8  3,
 183                                              i8  4, i8  5, i8  6, i8  7,
 184                                              i8  8, i8  9, i8 10, i8 11,
 185                                              i8 12, i8 13, i8 14, i8 15>,
 186                                             align 16
 187 @llvm_mips_dotp_s_h_ARG2 = global <16 x i8> <i8 16, i8 17, i8 18, i8 19,
 188                                              i8 20, i8 21, i8 22, i8 23,
 189                                              i8 24, i8 25, i8 26, i8 27,
 190                                              i8 28, i8 29, i8 30, i8 31>,
 191                                             align 16
 192 @llvm_mips_dotp_s_h_RES  = global <8 x i16> <i16 0, i16 0, i16 0, i16 0,
 193                                              i16 0, i16 0, i16 0, i16 0>,
 194                                             align 16
 195
 196 define void @llvm_mips_dotp_s_h_test() nounwind {
 197 entry:
 198   %0 = load <16 x i8>* @llvm_mips_dotp_s_h_ARG1
 199   %1 = load <16 x i8>* @llvm_mips_dotp_s_h_ARG2
 200   %2 = tail call <8 x i16> @llvm.mips.dotp.s.h(<16 x i8> %0, <16 x i8> %1)
 201   store <8 x i16> %2, <8 x i16>* @llvm_mips_dotp_s_h_RES
 202   ret void
 203 }
 204
 205 declare <8 x i16> @llvm.mips.dotp.s.h(<16 x i8>, <16 x i8>) nounwind
 206
 207 ; CHECK: llvm_mips_dotp_s_h_test:
 208 ; CHECK: ld.b
 209 ; CHECK: ld.b
 210 ; CHECK: dotp_s.h
 211 ; CHECK: st.h
 212 ; CHECK: .size llvm_mips_dotp_s_h_test
 213 ;
 214 @llvm_mips_dotp_s_w_ARG1 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3,
 215                                              i16 4, i16 5, i16 6, i16 7>,
 216                                             align 16
 217 @llvm_mips_dotp_s_w_ARG2 = global <8 x i16> <i16  4, i16  5, i16  6, i16  7,
 218                                              i16  8, i16  9, i16 10, i16 11>,
 219                                             align 16
 220 @llvm_mips_dotp_s_w_RES  = global <4 x i32> <i32 0, i32 0, i32 0, i32 0>,
 221                                             align 16
 222
 223 define void @llvm_mips_dotp_s_w_test() nounwind {
 224 entry:
 225   %0 = load <8 x i16>* @llvm_mips_dotp_s_w_ARG1
 226   %1 = load <8 x i16>* @llvm_mips_dotp_s_w_ARG2
 227   %2 = tail call <4 x i32> @llvm.mips.dotp.s.w(<8 x i16> %0, <8 x i16> %1)
 228   store <4 x i32> %2, <4 x i32>* @llvm_mips_dotp_s_w_RES
 229   ret void
 230 }
 231
 232 declare <4 x i32> @llvm.mips.dotp.s.w(<8 x i16>, <8 x i16>) nounwind
 233
 234 ; CHECK: llvm_mips_dotp_s_w_test:
 235 ; CHECK: ld.h
 236 ; CHECK: ld.h
 237 ; CHECK: dotp_s.w
 238 ; CHECK: st.w
 239 ; CHECK: .size llvm_mips_dotp_s_w_test
 240 ;
 241 @llvm_mips_dotp_s_d_ARG1 = global <4 x i32> <i32 0, i32 1, i32 0, i32 1>,
 242                                             align 16
 243 @llvm_mips_dotp_s_d_ARG2 = global <4 x i32> <i32 2, i32 3, i32 2, i32 3>,
 244                                             align 16
 245 @llvm_mips_dotp_s_d_RES  = global <2 x i64> <i64 0, i64 0>, align 16
 246
 247 define void @llvm_mips_dotp_s_d_test() nounwind {
 248 entry:
 249   %0 = load <4 x i32>* @llvm_mips_dotp_s_d_ARG1
 250   %1 = load <4 x i32>* @llvm_mips_dotp_s_d_ARG2
 251   %2 = tail call <2 x i64> @llvm.mips.dotp.s.d(<4 x i32> %0, <4 x i32> %1)
 252   store <2 x i64> %2, <2 x i64>* @llvm_mips_dotp_s_d_RES
 253   ret void
 254 }
 255
 256 declare <2 x i64> @llvm.mips.dotp.s.d(<4 x i32>, <4 x i32>) nounwind
 257
 258 ; CHECK: llvm_mips_dotp_s_d_test:
 259 ; CHECK: ld.w
 260 ; CHECK: ld.w
 261 ; CHECK: dotp_s.d
 262 ; CHECK: st.d
 263 ; CHECK: .size llvm_mips_dotp_s_d_test
 264 ;
 265 @llvm_mips_dotp_u_h_ARG1 = global <16 x i8> <i8  0, i8  1, i8  2, i8  3,
 266                                              i8  4, i8  5, i8  6, i8  7,
 267                                              i8  8, i8  9, i8 10, i8 11,
 268                                              i8 12, i8 13, i8 14, i8 15>,
 269                                             align 16
 270 @llvm_mips_dotp_u_h_ARG2 = global <16 x i8> <i8 16, i8 17, i8 18, i8 19,
 271                                              i8 20, i8 21, i8 22, i8 23,
 272                                              i8 24, i8 25, i8 26, i8 27,
 273                                              i8 28, i8 29, i8 30, i8 31>,
 274                                             align 16
 275 @llvm_mips_dotp_u_h_RES  = global <8 x i16> <i16 0, i16 0, i16 0, i16 0,
 276                                              i16 0, i16 0, i16 0, i16 0>,
 277                                             align 16
 278
 279 define void @llvm_mips_dotp_u_h_test() nounwind {
 280 entry:
 281   %0 = load <16 x i8>* @llvm_mips_dotp_u_h_ARG1
 282   %1 = load <16 x i8>* @llvm_mips_dotp_u_h_ARG2
 283   %2 = tail call <8 x i16> @llvm.mips.dotp.u.h(<16 x i8> %0, <16 x i8> %1)
 284   store <8 x i16> %2, <8 x i16>* @llvm_mips_dotp_u_h_RES
 285   ret void
 286 }
 287
 288 declare <8 x i16> @llvm.mips.dotp.u.h(<16 x i8>, <16 x i8>) nounwind
 289
 290 ; CHECK: llvm_mips_dotp_u_h_test:
 291 ; CHECK: ld.b
 292 ; CHECK: ld.b
 293 ; CHECK: dotp_u.h
 294 ; CHECK: st.h
 295 ; CHECK: .size llvm_mips_dotp_u_h_test
 296 ;
 297 @llvm_mips_dotp_u_w_ARG1 = global <8 x i16> <i16 0, i16 1, i16 2, i16 3,
 298                                              i16 4, i16 5, i16 6, i16 7>,
 299                                             align 16
 300 @llvm_mips_dotp_u_w_ARG2 = global <8 x i16> <i16  4, i16  5, i16  6, i16  7,
 301                                              i16  8, i16  9, i16 10, i16 11>,
 302                                             align 16
 303 @llvm_mips_dotp_u_w_RES  = global <4 x i32> <i32 0, i32 0, i32 0, i32 0>,
 304                                             align 16
 305
 306 define void @llvm_mips_dotp_u_w_test() nounwind {
 307 entry:
 308   %0 = load <8 x i16>* @llvm_mips_dotp_u_w_ARG1
 309   %1 = load <8 x i16>* @llvm_mips_dotp_u_w_ARG2
 310   %2 = tail call <4 x i32> @llvm.mips.dotp.u.w(<8 x i16> %0, <8 x i16> %1)
 311   store <4 x i32> %2, <4 x i32>* @llvm_mips_dotp_u_w_RES
 312   ret void
 313 }
 314
 315 declare <4 x i32> @llvm.mips.dotp.u.w(<8 x i16>, <8 x i16>) nounwind
 316
 317 ; CHECK: llvm_mips_dotp_u_w_test:
 318 ; CHECK: ld.h
 319 ; CHECK: ld.h
 320 ; CHECK: dotp_u.w
 321 ; CHECK: st.w
 322 ; CHECK: .size llvm_mips_dotp_u_w_test
 323 ;
 324 @llvm_mips_dotp_u_d_ARG1 = global <4 x i32> <i32 0, i32 1, i32 0, i32 1>,
 325                                             align 16
 326 @llvm_mips_dotp_u_d_ARG2 = global <4 x i32> <i32 2, i32 3, i32 2, i32 3>,
 327                                             align 16
 328 @llvm_mips_dotp_u_d_RES  = global <2 x i64> <i64 0, i64 0>, align 16
 329
 330 define void @llvm_mips_dotp_u_d_test() nounwind {
 331 entry:
 332   %0 = load <4 x i32>* @llvm_mips_dotp_u_d_ARG1
 333   %1 = load <4 x i32>* @llvm_mips_dotp_u_d_ARG2
 334   %2 = tail call <2 x i64> @llvm.mips.dotp.u.d(<4 x i32> %0, <4 x i32> %1)
 335   store <2 x i64> %2, <2 x i64>* @llvm_mips_dotp_u_d_RES
 336   ret void
 337 }
 338
 339 declare <2 x i64> @llvm.mips.dotp.u.d(<4 x i32>, <4 x i32>) nounwind
 340
 341 ; CHECK: llvm_mips_dotp_u_d_test:
 342 ; CHECK: ld.w
 343 ; CHECK: ld.w
 344 ; CHECK: dotp_u.d
 345 ; CHECK: st.d
 346 ; CHECK: .size llvm_mips_dotp_u_d_test
 347 ;