The list-td and list-tdrr schedulers don't yet support physreg
[oota-llvm.git] / test / CodeGen / Mips / 2008-07-23-fpcmp.ll
1 ; RUN: llvm-as < %s | llc -march=mips -f -o %t
2 ; RUN: grep {c\\..*\\.s} %t | count 3
3 ; RUN: grep {bc1\[tf\]} %t | count 3
4 ; XFAIL: *
5
6 target datalayout = "e-p:32:32:32-i1:8:8-i8:8:32-i16:16:32-i32:32:32-i64:32:64-f32:32:32-f64:64:64-v64:64:64-v128:128:128-a0:0:64"
7 target triple = "mipsallegrexel-psp-elf"
8
9 define float @A(float %a, float %b) nounwind {
10 entry:
11         fcmp ogt float %a, 1.000000e+00         ; <i1>:0 [#uses=1]
12         br i1 %0, label %bb, label %bb2
13
14 bb:             ; preds = %entry
15         add float %a, 1.000000e+00              ; <float>:1 [#uses=1]
16         ret float %1
17
18 bb2:            ; preds = %entry
19         ret float %b
20 }
21
22 define float @B(float %a, float %b) nounwind {
23 entry:
24   fcmp ogt float %a, 1.000000e+00   ; <i1>:0 [#uses=1]
25   %.0 = select i1 %0, float %a, float %b    ; <float> [#uses=1]
26   ret float %.0
27 }
28
29 define i32 @C(i32 %a, i32 %b, float %j) nounwind {
30 entry:
31   fcmp ogt float %j, 1.000000e+00   ; <i1>:0 [#uses=1]
32   %.0 = select i1 %0, i32 %a, i32 %b    ; <i32> [#uses=1]
33   ret i32 %.0
34 }
35