[X86] Add RIP to GR64_TCW64
[oota-llvm.git] / test / CodeGen / Hexagon / usr-ovf-dep.ll
1 ; RUN: llc -O2 < %s | FileCheck %s
2 target datalayout = "e-m:e-p:32:32-i1:32-i64:64-a:0-v32:32-n16:32"
3 target triple = "hexagon"
4
5 ; Check that the two ":sat" instructions are in the same packet.
6 ; CHECK: foo
7 ; CHECK: {
8 ; CHECK: :sat
9 ; CHECK-NEXT: :sat
10
11 target datalayout = "e-m:e-p:32:32-i1:32-i64:64-a:0-v32:32-n16:32"
12 target triple = "hexagon"
13
14 ; Function Attrs: nounwind readnone
15 define i32 @foo(i32 %Rs, i32 %Rt, i32 %Ru) #0 {
16 entry:
17   %0 = tail call i32 @llvm.hexagon.S2.asr.r.r.sat(i32 %Rs, i32 %Ru)
18   %1 = tail call i32 @llvm.hexagon.S2.asr.r.r.sat(i32 %Rt, i32 %Ru)
19   %add = add nsw i32 %1, %0
20   ret i32 %add
21 }
22
23 ; Function Attrs: nounwind readnone
24 declare i32 @llvm.hexagon.S2.asr.r.r.sat(i32, i32) #1
25
26 attributes #0 = { nounwind readnone "less-precise-fpmad"="false" "no-frame-pointer-elim"="true" "no-frame-pointer-elim-non-leaf" "no-infs-fp-math"="false" "no-nans-fp-math"="false" "stack-protector-buffer-size"="8" "unsafe-fp-math"="false" "use-soft-float"="false" }
27 attributes #1 = { nounwind readnone }
28