test/CodeGen/CellSPU/i64ops.ll

   1 ; RUN: llvm-as -o - %s | llc -march=cellspu > %t1.s
   2 ; RUN: grep xswd             %t1.s | count 3
   3 ; RUN: grep xsbh             %t1.s | count 1
   4 ; RUN: grep xshw             %t1.s | count 2
   5 ; RUN: grep shufb            %t1.s | count 4
   6 ; RUN: grep cg               %t1.s | count 1
   7 ; RUN: grep addx             %t1.s | count 1
   8
   9 ; ModuleID = 'stores.bc'
  10 target datalayout = "E-p:32:32:128-f64:64:128-f32:32:128-i64:32:128-i32:32:128-i16:16:128-i8:8:128-i1:8:128-a0:0:128-v128:128:128-s0:128:128"
  11 target triple = "spu"
  12
  13 define i64 @sext_i64_i8(i8 %a) nounwind {
  14   %1 = sext i8 %a to i64
  15   ret i64 %1
  16 }
  17
  18 define i64 @sext_i64_i16(i16 %a) nounwind {
  19   %1 = sext i16 %a to i64
  20   ret i64 %1
  21 }
  22
  23 define i64 @sext_i64_i32(i32 %a) nounwind {
  24   %1 = sext i32 %a to i64
  25   ret i64 %1
  26 }
  27
  28 define i64 @zext_i64_i8(i8 %a) nounwind {
  29   %1 = zext i8 %a to i64
  30   ret i64 %1
  31 }
  32
  33 define i64 @zext_i64_i16(i16 %a) nounwind {
  34   %1 = zext i16 %a to i64
  35   ret i64 %1
  36 }
  37
  38 define i64 @zext_i64_i32(i32 %a) nounwind {
  39   %1 = zext i32 %a to i64
  40   ret i64 %1
  41 }
  42
  43 define i64 @add_i64(i64 %a, i64 %b) nounwind {
  44   %1 = add i64 %a, %b
  45   ret i64 %1
  46 }