test/CodeGen/CellSPU/extract_elt.ll

   1 ; RUN: llvm-as -o - %s | llc -march=cellspu > %t1.s
   2 ; RUN: llvm-as -o - %s | llc -march=cellspu -mattr=large_mem > %t2.s
   3 ; RUN: grep shufb %t1.s | count 27 &&
   4 ; RUN: grep   lqa %t1.s | count 27 &&
   5 ; RUN: grep   lqx %t2.s | count 27 &&
   6 ; RUN: grep space %t1.s | count 8 &&
   7 ; RUN: grep  byte %t1.s | count 424
   8
   9 define i32 @i32_extract_0(<4 x i32> %v) {
  10 entry:
  11   %a = extractelement <4 x i32> %v, i32 0
  12   ret i32 %a
  13 }
  14
  15 define i32 @i32_extract_1(<4 x i32> %v) {
  16 entry:
  17   %a = extractelement <4 x i32> %v, i32 1
  18   ret i32 %a
  19 }
  20
  21 define i32 @i32_extract_2(<4 x i32> %v) {
  22 entry:
  23   %a = extractelement <4 x i32> %v, i32 2
  24   ret i32 %a
  25 }
  26
  27 define i32 @i32_extract_3(<4 x i32> %v) {
  28 entry:
  29   %a = extractelement <4 x i32> %v, i32 3
  30   ret i32 %a
  31 }
  32
  33 define i16 @i16_extract_0(<8 x i16> %v) {
  34 entry:
  35   %a = extractelement <8 x i16> %v, i32 0
  36   ret i16 %a
  37 }
  38
  39 define i16 @i16_extract_1(<8 x i16> %v) {
  40 entry:
  41   %a = extractelement <8 x i16> %v, i32 1
  42   ret i16 %a
  43 }
  44
  45 define i16 @i16_extract_2(<8 x i16> %v) {
  46 entry:
  47   %a = extractelement <8 x i16> %v, i32 2
  48   ret i16 %a
  49 }
  50
  51 define i16 @i16_extract_3(<8 x i16> %v) {
  52 entry:
  53   %a = extractelement <8 x i16> %v, i32 3
  54   ret i16 %a
  55 }
  56
  57 define i16 @i16_extract_4(<8 x i16> %v) {
  58 entry:
  59   %a = extractelement <8 x i16> %v, i32 4
  60   ret i16 %a
  61 }
  62
  63 define i16 @i16_extract_5(<8 x i16> %v) {
  64 entry:
  65   %a = extractelement <8 x i16> %v, i32 5
  66   ret i16 %a
  67 }
  68
  69 define i16 @i16_extract_6(<8 x i16> %v) {
  70 entry:
  71   %a = extractelement <8 x i16> %v, i32 6
  72   ret i16 %a
  73 }
  74
  75 define i16 @i16_extract_7(<8 x i16> %v) {
  76 entry:
  77   %a = extractelement <8 x i16> %v, i32 7
  78   ret i16 %a
  79 }
  80
  81 define i8 @i8_extract_0(<16 x i8> %v) {
  82 entry:
  83   %a = extractelement <16 x i8> %v, i32 0
  84   ret i8 %a
  85 }
  86
  87 define i8 @i8_extract_1(<16 x i8> %v) {
  88 entry:
  89   %a = extractelement <16 x i8> %v, i32 1
  90   ret i8 %a
  91 }
  92
  93 define i8 @i8_extract_2(<16 x i8> %v) {
  94 entry:
  95   %a = extractelement <16 x i8> %v, i32 2
  96   ret i8 %a
  97 }
  98
  99 define i8 @i8_extract_3(<16 x i8> %v) {
 100 entry:
 101   %a = extractelement <16 x i8> %v, i32 3
 102   ret i8 %a
 103 }
 104
 105 define i8 @i8_extract_4(<16 x i8> %v) {
 106 entry:
 107   %a = extractelement <16 x i8> %v, i32 4
 108   ret i8 %a
 109 }
 110
 111 define i8 @i8_extract_5(<16 x i8> %v) {
 112 entry:
 113   %a = extractelement <16 x i8> %v, i32 5
 114   ret i8 %a
 115 }
 116
 117 define i8 @i8_extract_6(<16 x i8> %v) {
 118 entry:
 119   %a = extractelement <16 x i8> %v, i32 6
 120   ret i8 %a
 121 }
 122
 123 define i8 @i8_extract_7(<16 x i8> %v) {
 124 entry:
 125   %a = extractelement <16 x i8> %v, i32 7
 126   ret i8 %a
 127 }
 128
 129 define i8 @i8_extract_8(<16 x i8> %v) {
 130 entry:
 131   %a = extractelement <16 x i8> %v, i32 8
 132   ret i8 %a
 133 }
 134
 135 define i8 @i8_extract_9(<16 x i8> %v) {
 136 entry:
 137   %a = extractelement <16 x i8> %v, i32 9
 138   ret i8 %a
 139 }
 140
 141 define i8 @i8_extract_10(<16 x i8> %v) {
 142 entry:
 143   %a = extractelement <16 x i8> %v, i32 10
 144   ret i8 %a
 145 }
 146
 147 define i8 @i8_extract_11(<16 x i8> %v) {
 148 entry:
 149   %a = extractelement <16 x i8> %v, i32 11
 150   ret i8 %a
 151 }
 152
 153 define i8 @i8_extract_12(<16 x i8> %v) {
 154 entry:
 155   %a = extractelement <16 x i8> %v, i32 12
 156   ret i8 %a
 157 }
 158
 159 define i8 @i8_extract_13(<16 x i8> %v) {
 160 entry:
 161   %a = extractelement <16 x i8> %v, i32 13
 162   ret i8 %a
 163 }
 164
 165 define i8 @i8_extract_14(<16 x i8> %v) {
 166 entry:
 167   %a = extractelement <16 x i8> %v, i32 14
 168   ret i8 %a
 169 }
 170
 171 define i8 @i8_extract_15(<16 x i8> %v) {
 172 entry:
 173   %a = extractelement <16 x i8> %v, i32 15
 174   ret i8 %a
 175 }