[Hexagon] Enabling ASM parsing on Hexagon backend and adding instruction parsing...
[oota-llvm.git] / test / CodeGen / BPF / fi_ri.ll
1 ; RUN: llc < %s -march=bpf | FileCheck %s
2
3 %struct.key_t = type { i32, [16 x i8] }
4
5 ; Function Attrs: nounwind uwtable
6 define i32 @test() #0 {
7   %key = alloca %struct.key_t, align 4
8   %1 = bitcast %struct.key_t* %key to i8*
9 ; CHECK: mov    r1, 0
10 ; CHECK: stw    -8(r10), r1
11 ; CHECK: std    -16(r10), r1
12 ; CHECK: std    -24(r10), r1
13   call void @llvm.memset.p0i8.i64(i8* %1, i8 0, i64 20, i32 4, i1 false)
14 ; CHECK: mov    r1, r10
15 ; CHECK: addi   r1, -20
16   %2 = getelementptr inbounds %struct.key_t, %struct.key_t* %key, i64 0, i32 1, i64 0
17 ; CHECK: call   test1
18   call void @test1(i8* %2) #3
19   ret i32 0
20 }
21
22 ; Function Attrs: nounwind argmemonly
23 declare void @llvm.memset.p0i8.i64(i8* nocapture, i8, i64, i32, i1) #1
24
25 declare void @test1(i8*) #2