test/CodeGen/ARM/vqdmulh.ll

   1 ; RUN: llc < %s -march=arm -mattr=+neon | FileCheck %s
   2
   3 define <4 x i16> @vqdmulhs16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
   4 ;CHECK: vqdmulhs16:
   5 ;CHECK: vqdmulh.s16
   6         %tmp1 = load <4 x i16>* %A
   7         %tmp2 = load <4 x i16>* %B
   8         %tmp3 = call <4 x i16> @llvm.arm.neon.vqdmulh.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
   9         ret <4 x i16> %tmp3
  10 }
  11
  12 define <2 x i32> @vqdmulhs32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
  13 ;CHECK: vqdmulhs32:
  14 ;CHECK: vqdmulh.s32
  15         %tmp1 = load <2 x i32>* %A
  16         %tmp2 = load <2 x i32>* %B
  17         %tmp3 = call <2 x i32> @llvm.arm.neon.vqdmulh.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
  18         ret <2 x i32> %tmp3
  19 }
  20
  21 define <8 x i16> @vqdmulhQs16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
  22 ;CHECK: vqdmulhQs16:
  23 ;CHECK: vqdmulh.s16
  24         %tmp1 = load <8 x i16>* %A
  25         %tmp2 = load <8 x i16>* %B
  26         %tmp3 = call <8 x i16> @llvm.arm.neon.vqdmulh.v8i16(<8 x i16> %tmp1, <8 x i16> %tmp2)
  27         ret <8 x i16> %tmp3
  28 }
  29
  30 define <4 x i32> @vqdmulhQs32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
  31 ;CHECK: vqdmulhQs32:
  32 ;CHECK: vqdmulh.s32
  33         %tmp1 = load <4 x i32>* %A
  34         %tmp2 = load <4 x i32>* %B
  35         %tmp3 = call <4 x i32> @llvm.arm.neon.vqdmulh.v4i32(<4 x i32> %tmp1, <4 x i32> %tmp2)
  36         ret <4 x i32> %tmp3
  37 }
  38
  39 declare <4 x i16> @llvm.arm.neon.vqdmulh.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
  40 declare <2 x i32> @llvm.arm.neon.vqdmulh.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
  41
  42 declare <8 x i16> @llvm.arm.neon.vqdmulh.v8i16(<8 x i16>, <8 x i16>) nounwind readnone
  43 declare <4 x i32> @llvm.arm.neon.vqdmulh.v4i32(<4 x i32>, <4 x i32>) nounwind readnone
  44
  45 define <4 x i16> @vqrdmulhs16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
  46 ;CHECK: vqrdmulhs16:
  47 ;CHECK: vqrdmulh.s16
  48         %tmp1 = load <4 x i16>* %A
  49         %tmp2 = load <4 x i16>* %B
  50         %tmp3 = call <4 x i16> @llvm.arm.neon.vqrdmulh.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
  51         ret <4 x i16> %tmp3
  52 }
  53
  54 define <2 x i32> @vqrdmulhs32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
  55 ;CHECK: vqrdmulhs32:
  56 ;CHECK: vqrdmulh.s32
  57         %tmp1 = load <2 x i32>* %A
  58         %tmp2 = load <2 x i32>* %B
  59         %tmp3 = call <2 x i32> @llvm.arm.neon.vqrdmulh.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
  60         ret <2 x i32> %tmp3
  61 }
  62
  63 define <8 x i16> @vqrdmulhQs16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
  64 ;CHECK: vqrdmulhQs16:
  65 ;CHECK: vqrdmulh.s16
  66         %tmp1 = load <8 x i16>* %A
  67         %tmp2 = load <8 x i16>* %B
  68         %tmp3 = call <8 x i16> @llvm.arm.neon.vqrdmulh.v8i16(<8 x i16> %tmp1, <8 x i16> %tmp2)
  69         ret <8 x i16> %tmp3
  70 }
  71
  72 define <4 x i32> @vqrdmulhQs32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
  73 ;CHECK: vqrdmulhQs32:
  74 ;CHECK: vqrdmulh.s32
  75         %tmp1 = load <4 x i32>* %A
  76         %tmp2 = load <4 x i32>* %B
  77         %tmp3 = call <4 x i32> @llvm.arm.neon.vqrdmulh.v4i32(<4 x i32> %tmp1, <4 x i32> %tmp2)
  78         ret <4 x i32> %tmp3
  79 }
  80
  81 declare <4 x i16> @llvm.arm.neon.vqrdmulh.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
  82 declare <2 x i32> @llvm.arm.neon.vqrdmulh.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
  83
  84 declare <8 x i16> @llvm.arm.neon.vqrdmulh.v8i16(<8 x i16>, <8 x i16>) nounwind readnone
  85 declare <4 x i32> @llvm.arm.neon.vqrdmulh.v4i32(<4 x i32>, <4 x i32>) nounwind readnone