test/CodeGen/ARM/vld1.ll

   1 ; RUN: llc < %s -march=arm -mattr=+neon | FileCheck %s
   2
   3 define <8 x i8> @vld1i8(i8* %A) nounwind {
   4 ;CHECK: vld1i8:
   5 ;CHECK: vld1.8
   6         %tmp1 = call <8 x i8> @llvm.arm.neon.vld1.v8i8(i8* %A)
   7         ret <8 x i8> %tmp1
   8 }
   9
  10 define <4 x i16> @vld1i16(i16* %A) nounwind {
  11 ;CHECK: vld1i16:
  12 ;CHECK: vld1.16
  13         %tmp0 = bitcast i16* %A to i8*
  14         %tmp1 = call <4 x i16> @llvm.arm.neon.vld1.v4i16(i8* %tmp0)
  15         ret <4 x i16> %tmp1
  16 }
  17
  18 define <2 x i32> @vld1i32(i32* %A) nounwind {
  19 ;CHECK: vld1i32:
  20 ;CHECK: vld1.32
  21         %tmp0 = bitcast i32* %A to i8*
  22         %tmp1 = call <2 x i32> @llvm.arm.neon.vld1.v2i32(i8* %tmp0)
  23         ret <2 x i32> %tmp1
  24 }
  25
  26 define <2 x float> @vld1f(float* %A) nounwind {
  27 ;CHECK: vld1f:
  28 ;CHECK: vld1.32
  29         %tmp0 = bitcast float* %A to i8*
  30         %tmp1 = call <2 x float> @llvm.arm.neon.vld1.v2f32(i8* %tmp0)
  31         ret <2 x float> %tmp1
  32 }
  33
  34 define <1 x i64> @vld1i64(i64* %A) nounwind {
  35 ;CHECK: vld1i64:
  36 ;CHECK: vld1.64
  37         %tmp0 = bitcast i64* %A to i8*
  38         %tmp1 = call <1 x i64> @llvm.arm.neon.vld1.v1i64(i8* %tmp0)
  39         ret <1 x i64> %tmp1
  40 }
  41
  42 define <16 x i8> @vld1Qi8(i8* %A) nounwind {
  43 ;CHECK: vld1Qi8:
  44 ;CHECK: vld1.8
  45         %tmp1 = call <16 x i8> @llvm.arm.neon.vld1.v16i8(i8* %A)
  46         ret <16 x i8> %tmp1
  47 }
  48
  49 define <8 x i16> @vld1Qi16(i16* %A) nounwind {
  50 ;CHECK: vld1Qi16:
  51 ;CHECK: vld1.16
  52         %tmp0 = bitcast i16* %A to i8*
  53         %tmp1 = call <8 x i16> @llvm.arm.neon.vld1.v8i16(i8* %tmp0)
  54         ret <8 x i16> %tmp1
  55 }
  56
  57 define <4 x i32> @vld1Qi32(i32* %A) nounwind {
  58 ;CHECK: vld1Qi32:
  59 ;CHECK: vld1.32
  60         %tmp0 = bitcast i32* %A to i8*
  61         %tmp1 = call <4 x i32> @llvm.arm.neon.vld1.v4i32(i8* %tmp0)
  62         ret <4 x i32> %tmp1
  63 }
  64
  65 define <4 x float> @vld1Qf(float* %A) nounwind {
  66 ;CHECK: vld1Qf:
  67 ;CHECK: vld1.32
  68         %tmp0 = bitcast float* %A to i8*
  69         %tmp1 = call <4 x float> @llvm.arm.neon.vld1.v4f32(i8* %tmp0)
  70         ret <4 x float> %tmp1
  71 }
  72
  73 define <2 x i64> @vld1Qi64(i64* %A) nounwind {
  74 ;CHECK: vld1Qi64:
  75 ;CHECK: vld1.64
  76         %tmp0 = bitcast i64* %A to i8*
  77         %tmp1 = call <2 x i64> @llvm.arm.neon.vld1.v2i64(i8* %tmp0)
  78         ret <2 x i64> %tmp1
  79 }
  80
  81 declare <8 x i8>  @llvm.arm.neon.vld1.v8i8(i8*) nounwind readonly
  82 declare <4 x i16> @llvm.arm.neon.vld1.v4i16(i8*) nounwind readonly
  83 declare <2 x i32> @llvm.arm.neon.vld1.v2i32(i8*) nounwind readonly
  84 declare <2 x float> @llvm.arm.neon.vld1.v2f32(i8*) nounwind readonly
  85 declare <1 x i64> @llvm.arm.neon.vld1.v1i64(i8*) nounwind readonly
  86
  87 declare <16 x i8> @llvm.arm.neon.vld1.v16i8(i8*) nounwind readonly
  88 declare <8 x i16> @llvm.arm.neon.vld1.v8i16(i8*) nounwind readonly
  89 declare <4 x i32> @llvm.arm.neon.vld1.v4i32(i8*) nounwind readonly
  90 declare <4 x float> @llvm.arm.neon.vld1.v4f32(i8*) nounwind readonly
  91 declare <2 x i64> @llvm.arm.neon.vld1.v2i64(i8*) nounwind readonly