test/CodeGen/ARM/vbsl.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon > %t
   2 ; RUN: grep vbsl %t | count 8
   3 ; Note: function names do not include "vbsl" to allow simple grep for opcodes
   4
   5 define <8 x i8> @v_bsli8(<8 x i8>* %A, <8 x i8>* %B, <8 x i8>* %C) nounwind {
   6         %tmp1 = load <8 x i8>* %A
   7         %tmp2 = load <8 x i8>* %B
   8         %tmp3 = load <8 x i8>* %C
   9         %tmp4 = and <8 x i8> %tmp1, %tmp2
  10         %tmp5 = xor <8 x i8> %tmp1, < i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1 >
  11         %tmp6 = and <8 x i8> %tmp5, %tmp3
  12         %tmp7 = or <8 x i8> %tmp4, %tmp6
  13         ret <8 x i8> %tmp7
  14 }
  15
  16 define <4 x i16> @v_bsli16(<4 x i16>* %A, <4 x i16>* %B, <4 x i16>* %C) nounwind {
  17         %tmp1 = load <4 x i16>* %A
  18         %tmp2 = load <4 x i16>* %B
  19         %tmp3 = load <4 x i16>* %C
  20         %tmp4 = and <4 x i16> %tmp1, %tmp2
  21         %tmp5 = xor <4 x i16> %tmp1, < i16 -1, i16 -1, i16 -1, i16 -1 >
  22         %tmp6 = and <4 x i16> %tmp5, %tmp3
  23         %tmp7 = or <4 x i16> %tmp4, %tmp6
  24         ret <4 x i16> %tmp7
  25 }
  26
  27 define <2 x i32> @v_bsli32(<2 x i32>* %A, <2 x i32>* %B, <2 x i32>* %C) nounwind {
  28         %tmp1 = load <2 x i32>* %A
  29         %tmp2 = load <2 x i32>* %B
  30         %tmp3 = load <2 x i32>* %C
  31         %tmp4 = and <2 x i32> %tmp1, %tmp2
  32         %tmp5 = xor <2 x i32> %tmp1, < i32 -1, i32 -1 >
  33         %tmp6 = and <2 x i32> %tmp5, %tmp3
  34         %tmp7 = or <2 x i32> %tmp4, %tmp6
  35         ret <2 x i32> %tmp7
  36 }
  37
  38 define <1 x i64> @v_bsli64(<1 x i64>* %A, <1 x i64>* %B, <1 x i64>* %C) nounwind {
  39         %tmp1 = load <1 x i64>* %A
  40         %tmp2 = load <1 x i64>* %B
  41         %tmp3 = load <1 x i64>* %C
  42         %tmp4 = and <1 x i64> %tmp1, %tmp2
  43         %tmp5 = xor <1 x i64> %tmp1, < i64 -1 >
  44         %tmp6 = and <1 x i64> %tmp5, %tmp3
  45         %tmp7 = or <1 x i64> %tmp4, %tmp6
  46         ret <1 x i64> %tmp7
  47 }
  48
  49 define <16 x i8> @v_bslQi8(<16 x i8>* %A, <16 x i8>* %B, <16 x i8>* %C) nounwind {
  50         %tmp1 = load <16 x i8>* %A
  51         %tmp2 = load <16 x i8>* %B
  52         %tmp3 = load <16 x i8>* %C
  53         %tmp4 = and <16 x i8> %tmp1, %tmp2
  54         %tmp5 = xor <16 x i8> %tmp1, < i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1, i8 -1 >
  55         %tmp6 = and <16 x i8> %tmp5, %tmp3
  56         %tmp7 = or <16 x i8> %tmp4, %tmp6
  57         ret <16 x i8> %tmp7
  58 }
  59
  60 define <8 x i16> @v_bslQi16(<8 x i16>* %A, <8 x i16>* %B, <8 x i16>* %C) nounwind {
  61         %tmp1 = load <8 x i16>* %A
  62         %tmp2 = load <8 x i16>* %B
  63         %tmp3 = load <8 x i16>* %C
  64         %tmp4 = and <8 x i16> %tmp1, %tmp2
  65         %tmp5 = xor <8 x i16> %tmp1, < i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1, i16 -1 >
  66         %tmp6 = and <8 x i16> %tmp5, %tmp3
  67         %tmp7 = or <8 x i16> %tmp4, %tmp6
  68         ret <8 x i16> %tmp7
  69 }
  70
  71 define <4 x i32> @v_bslQi32(<4 x i32>* %A, <4 x i32>* %B, <4 x i32>* %C) nounwind {
  72         %tmp1 = load <4 x i32>* %A
  73         %tmp2 = load <4 x i32>* %B
  74         %tmp3 = load <4 x i32>* %C
  75         %tmp4 = and <4 x i32> %tmp1, %tmp2
  76         %tmp5 = xor <4 x i32> %tmp1, < i32 -1, i32 -1, i32 -1, i32 -1 >
  77         %tmp6 = and <4 x i32> %tmp5, %tmp3
  78         %tmp7 = or <4 x i32> %tmp4, %tmp6
  79         ret <4 x i32> %tmp7
  80 }
  81
  82 define <2 x i64> @v_bslQi64(<2 x i64>* %A, <2 x i64>* %B, <2 x i64>* %C) nounwind {
  83         %tmp1 = load <2 x i64>* %A
  84         %tmp2 = load <2 x i64>* %B
  85         %tmp3 = load <2 x i64>* %C
  86         %tmp4 = and <2 x i64> %tmp1, %tmp2
  87         %tmp5 = xor <2 x i64> %tmp1, < i64 -1, i64 -1 >
  88         %tmp6 = and <2 x i64> %tmp5, %tmp3
  89         %tmp7 = or <2 x i64> %tmp4, %tmp6
  90         ret <2 x i64> %tmp7
  91 }