1 ; RUN: llc < %s -march=arm -mattr=+neon | FileCheck %s
3 define <8 x i8> @vaddi8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
6 %tmp1 = load <8 x i8>* %A
7 %tmp2 = load <8 x i8>* %B
8 %tmp3 = add <8 x i8> %tmp1, %tmp2
12 define <4 x i16> @vaddi16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
15 %tmp1 = load <4 x i16>* %A
16 %tmp2 = load <4 x i16>* %B
17 %tmp3 = add <4 x i16> %tmp1, %tmp2
21 define <2 x i32> @vaddi32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
24 %tmp1 = load <2 x i32>* %A
25 %tmp2 = load <2 x i32>* %B
26 %tmp3 = add <2 x i32> %tmp1, %tmp2
30 define <1 x i64> @vaddi64(<1 x i64>* %A, <1 x i64>* %B) nounwind {
33 %tmp1 = load <1 x i64>* %A
34 %tmp2 = load <1 x i64>* %B
35 %tmp3 = add <1 x i64> %tmp1, %tmp2
39 define <2 x float> @vaddf32(<2 x float>* %A, <2 x float>* %B) nounwind {
42 %tmp1 = load <2 x float>* %A
43 %tmp2 = load <2 x float>* %B
44 %tmp3 = fadd <2 x float> %tmp1, %tmp2
48 define <16 x i8> @vaddQi8(<16 x i8>* %A, <16 x i8>* %B) nounwind {
51 %tmp1 = load <16 x i8>* %A
52 %tmp2 = load <16 x i8>* %B
53 %tmp3 = add <16 x i8> %tmp1, %tmp2
57 define <8 x i16> @vaddQi16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
60 %tmp1 = load <8 x i16>* %A
61 %tmp2 = load <8 x i16>* %B
62 %tmp3 = add <8 x i16> %tmp1, %tmp2
66 define <4 x i32> @vaddQi32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
69 %tmp1 = load <4 x i32>* %A
70 %tmp2 = load <4 x i32>* %B
71 %tmp3 = add <4 x i32> %tmp1, %tmp2
75 define <2 x i64> @vaddQi64(<2 x i64>* %A, <2 x i64>* %B) nounwind {
78 %tmp1 = load <2 x i64>* %A
79 %tmp2 = load <2 x i64>* %B
80 %tmp3 = add <2 x i64> %tmp1, %tmp2
84 define <4 x float> @vaddQf32(<4 x float>* %A, <4 x float>* %B) nounwind {
87 %tmp1 = load <4 x float>* %A
88 %tmp2 = load <4 x float>* %B
89 %tmp3 = fadd <4 x float> %tmp1, %tmp2
93 define <8 x i8> @vaddhni16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
96 %tmp1 = load <8 x i16>* %A
97 %tmp2 = load <8 x i16>* %B
98 %tmp3 = call <8 x i8> @llvm.arm.neon.vaddhn.v8i8(<8 x i16> %tmp1, <8 x i16> %tmp2)
102 define <4 x i16> @vaddhni32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
105 %tmp1 = load <4 x i32>* %A
106 %tmp2 = load <4 x i32>* %B
107 %tmp3 = call <4 x i16> @llvm.arm.neon.vaddhn.v4i16(<4 x i32> %tmp1, <4 x i32> %tmp2)
111 define <2 x i32> @vaddhni64(<2 x i64>* %A, <2 x i64>* %B) nounwind {
114 %tmp1 = load <2 x i64>* %A
115 %tmp2 = load <2 x i64>* %B
116 %tmp3 = call <2 x i32> @llvm.arm.neon.vaddhn.v2i32(<2 x i64> %tmp1, <2 x i64> %tmp2)
120 declare <8 x i8> @llvm.arm.neon.vaddhn.v8i8(<8 x i16>, <8 x i16>) nounwind readnone
121 declare <4 x i16> @llvm.arm.neon.vaddhn.v4i16(<4 x i32>, <4 x i32>) nounwind readnone
122 declare <2 x i32> @llvm.arm.neon.vaddhn.v2i32(<2 x i64>, <2 x i64>) nounwind readnone
124 define <8 x i8> @vraddhni16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
127 %tmp1 = load <8 x i16>* %A
128 %tmp2 = load <8 x i16>* %B
129 %tmp3 = call <8 x i8> @llvm.arm.neon.vraddhn.v8i8(<8 x i16> %tmp1, <8 x i16> %tmp2)
133 define <4 x i16> @vraddhni32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
136 %tmp1 = load <4 x i32>* %A
137 %tmp2 = load <4 x i32>* %B
138 %tmp3 = call <4 x i16> @llvm.arm.neon.vraddhn.v4i16(<4 x i32> %tmp1, <4 x i32> %tmp2)
142 define <2 x i32> @vraddhni64(<2 x i64>* %A, <2 x i64>* %B) nounwind {
145 %tmp1 = load <2 x i64>* %A
146 %tmp2 = load <2 x i64>* %B
147 %tmp3 = call <2 x i32> @llvm.arm.neon.vraddhn.v2i32(<2 x i64> %tmp1, <2 x i64> %tmp2)
151 declare <8 x i8> @llvm.arm.neon.vraddhn.v8i8(<8 x i16>, <8 x i16>) nounwind readnone
152 declare <4 x i16> @llvm.arm.neon.vraddhn.v4i16(<4 x i32>, <4 x i32>) nounwind readnone
153 declare <2 x i32> @llvm.arm.neon.vraddhn.v2i32(<2 x i64>, <2 x i64>) nounwind readnone
155 define <8 x i16> @vaddls8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
158 %tmp1 = load <8 x i8>* %A
159 %tmp2 = load <8 x i8>* %B
160 %tmp3 = sext <8 x i8> %tmp1 to <8 x i16>
161 %tmp4 = sext <8 x i8> %tmp2 to <8 x i16>
162 %tmp5 = add <8 x i16> %tmp3, %tmp4
166 define <4 x i32> @vaddls16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
169 %tmp1 = load <4 x i16>* %A
170 %tmp2 = load <4 x i16>* %B
171 %tmp3 = sext <4 x i16> %tmp1 to <4 x i32>
172 %tmp4 = sext <4 x i16> %tmp2 to <4 x i32>
173 %tmp5 = add <4 x i32> %tmp3, %tmp4
177 define <2 x i64> @vaddls32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
180 %tmp1 = load <2 x i32>* %A
181 %tmp2 = load <2 x i32>* %B
182 %tmp3 = sext <2 x i32> %tmp1 to <2 x i64>
183 %tmp4 = sext <2 x i32> %tmp2 to <2 x i64>
184 %tmp5 = add <2 x i64> %tmp3, %tmp4
188 define <8 x i16> @vaddls8_intrinsic(<8 x i8>* %A, <8 x i8>* %B) nounwind {
189 ;CHECK: vaddls8_intrinsic:
191 %tmp1 = load <8 x i8>* %A
192 %tmp2 = load <8 x i8>* %B
193 %tmp3 = call <8 x i16> @llvm.arm.neon.vaddls.v8i16(<8 x i8> %tmp1, <8 x i8> %tmp2)
197 define <4 x i32> @vaddls16_intrinsic(<4 x i16>* %A, <4 x i16>* %B) nounwind {
198 ;CHECK: vaddls16_intrinsic:
200 %tmp1 = load <4 x i16>* %A
201 %tmp2 = load <4 x i16>* %B
202 %tmp3 = call <4 x i32> @llvm.arm.neon.vaddls.v4i32(<4 x i16> %tmp1, <4 x i16> %tmp2)
206 define <2 x i64> @vaddls32_intrinsic(<2 x i32>* %A, <2 x i32>* %B) nounwind {
207 ;CHECK: vaddls32_intrinsic:
209 %tmp1 = load <2 x i32>* %A
210 %tmp2 = load <2 x i32>* %B
211 %tmp3 = call <2 x i64> @llvm.arm.neon.vaddls.v2i64(<2 x i32> %tmp1, <2 x i32> %tmp2)
215 declare <8 x i16> @llvm.arm.neon.vaddls.v8i16(<8 x i8>, <8 x i8>) nounwind readnone
216 declare <4 x i32> @llvm.arm.neon.vaddls.v4i32(<4 x i16>, <4 x i16>) nounwind readnone
217 declare <2 x i64> @llvm.arm.neon.vaddls.v2i64(<2 x i32>, <2 x i32>) nounwind readnone
220 define <8 x i16> @vaddlu8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
223 %tmp1 = load <8 x i8>* %A
224 %tmp2 = load <8 x i8>* %B
225 %tmp3 = zext <8 x i8> %tmp1 to <8 x i16>
226 %tmp4 = zext <8 x i8> %tmp2 to <8 x i16>
227 %tmp5 = add <8 x i16> %tmp3, %tmp4
231 define <4 x i32> @vaddlu16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
234 %tmp1 = load <4 x i16>* %A
235 %tmp2 = load <4 x i16>* %B
236 %tmp3 = zext <4 x i16> %tmp1 to <4 x i32>
237 %tmp4 = zext <4 x i16> %tmp2 to <4 x i32>
238 %tmp5 = add <4 x i32> %tmp3, %tmp4
242 define <2 x i64> @vaddlu32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
245 %tmp1 = load <2 x i32>* %A
246 %tmp2 = load <2 x i32>* %B
247 %tmp3 = zext <2 x i32> %tmp1 to <2 x i64>
248 %tmp4 = zext <2 x i32> %tmp2 to <2 x i64>
249 %tmp5 = add <2 x i64> %tmp3, %tmp4
253 define <8 x i16> @vaddlu8_intrinsic(<8 x i8>* %A, <8 x i8>* %B) nounwind {
254 ;CHECK: vaddlu8_intrinsic:
256 %tmp1 = load <8 x i8>* %A
257 %tmp2 = load <8 x i8>* %B
258 %tmp3 = call <8 x i16> @llvm.arm.neon.vaddlu.v8i16(<8 x i8> %tmp1, <8 x i8> %tmp2)
262 define <4 x i32> @vaddlu16_intrinsic(<4 x i16>* %A, <4 x i16>* %B) nounwind {
263 ;CHECK: vaddlu16_intrinsic:
265 %tmp1 = load <4 x i16>* %A
266 %tmp2 = load <4 x i16>* %B
267 %tmp3 = call <4 x i32> @llvm.arm.neon.vaddlu.v4i32(<4 x i16> %tmp1, <4 x i16> %tmp2)
271 define <2 x i64> @vaddlu32_intrinsic(<2 x i32>* %A, <2 x i32>* %B) nounwind {
272 ;CHECK: vaddlu32_intrinsic:
274 %tmp1 = load <2 x i32>* %A
275 %tmp2 = load <2 x i32>* %B
276 %tmp3 = call <2 x i64> @llvm.arm.neon.vaddlu.v2i64(<2 x i32> %tmp1, <2 x i32> %tmp2)
280 declare <8 x i16> @llvm.arm.neon.vaddlu.v8i16(<8 x i8>, <8 x i8>) nounwind readnone
281 declare <4 x i32> @llvm.arm.neon.vaddlu.v4i32(<4 x i16>, <4 x i16>) nounwind readnone
282 declare <2 x i64> @llvm.arm.neon.vaddlu.v2i64(<2 x i32>, <2 x i32>) nounwind readnone
285 define <8 x i16> @vaddws8(<8 x i16>* %A, <8 x i8>* %B) nounwind {
288 %tmp1 = load <8 x i16>* %A
289 %tmp2 = load <8 x i8>* %B
290 %tmp3 = sext <8 x i8> %tmp2 to <8 x i16>
291 %tmp4 = add <8 x i16> %tmp1, %tmp3
295 define <4 x i32> @vaddws16(<4 x i32>* %A, <4 x i16>* %B) nounwind {
298 %tmp1 = load <4 x i32>* %A
299 %tmp2 = load <4 x i16>* %B
300 %tmp3 = sext <4 x i16> %tmp2 to <4 x i32>
301 %tmp4 = add <4 x i32> %tmp1, %tmp3
305 define <2 x i64> @vaddws32(<2 x i64>* %A, <2 x i32>* %B) nounwind {
308 %tmp1 = load <2 x i64>* %A
309 %tmp2 = load <2 x i32>* %B
310 %tmp3 = sext <2 x i32> %tmp2 to <2 x i64>
311 %tmp4 = add <2 x i64> %tmp1, %tmp3
315 define <8 x i16> @vaddwu8(<8 x i16>* %A, <8 x i8>* %B) nounwind {
318 %tmp1 = load <8 x i16>* %A
319 %tmp2 = load <8 x i8>* %B
320 %tmp3 = zext <8 x i8> %tmp2 to <8 x i16>
321 %tmp4 = add <8 x i16> %tmp1, %tmp3
325 define <4 x i32> @vaddwu16(<4 x i32>* %A, <4 x i16>* %B) nounwind {
328 %tmp1 = load <4 x i32>* %A
329 %tmp2 = load <4 x i16>* %B
330 %tmp3 = zext <4 x i16> %tmp2 to <4 x i32>
331 %tmp4 = add <4 x i32> %tmp1, %tmp3
335 define <2 x i64> @vaddwu32(<2 x i64>* %A, <2 x i32>* %B) nounwind {
338 %tmp1 = load <2 x i64>* %A
339 %tmp2 = load <2 x i32>* %B
340 %tmp3 = zext <2 x i32> %tmp2 to <2 x i64>
341 %tmp4 = add <2 x i64> %tmp1, %tmp3