Change some ARM subtarget features to be single bit yes/no in order to sink them...
[oota-llvm.git] / test / CodeGen / ARM / indirectbr.ll
1 ; RUN: llc < %s -relocation-model=pic -mtriple=armv6-apple-darwin | FileCheck %s -check-prefix=ARM
2 ; RUN: llc < %s -relocation-model=pic -mtriple=thumbv6-apple-darwin | FileCheck %s -check-prefix=THUMB
3 ; RUN: llc < %s -relocation-model=static -mtriple=thumbv7-apple-darwin | FileCheck %s -check-prefix=THUMB2
4
5 @nextaddr = global i8* null                       ; <i8**> [#uses=2]
6 @C.0.2070 = private constant [5 x i8*] [i8* blockaddress(@foo, %L1), i8* blockaddress(@foo, %L2), i8* blockaddress(@foo, %L3), i8* blockaddress(@foo, %L4), i8* blockaddress(@foo, %L5)] ; <[5 x i8*]*> [#uses=1]
7
8 define internal i32 @foo(i32 %i) nounwind {
9 ; ARM: foo:
10 ; THUMB: foo:
11 ; THUMB2: foo:
12 entry:
13   %0 = load i8** @nextaddr, align 4               ; <i8*> [#uses=2]
14   %1 = icmp eq i8* %0, null                       ; <i1> [#uses=1]
15 ; indirect branch gets duplicated here
16 ; ARM: bx
17 ; THUMB: mov pc,
18 ; THUMB2: mov pc,
19   br i1 %1, label %bb3, label %bb2
20
21 bb2:                                              ; preds = %entry, %bb3
22   %gotovar.4.0 = phi i8* [ %gotovar.4.0.pre, %bb3 ], [ %0, %entry ] ; <i8*> [#uses=1]
23 ; ARM: bx
24 ; THUMB: mov pc,
25 ; THUMB2: mov pc,
26   indirectbr i8* %gotovar.4.0, [label %L5, label %L4, label %L3, label %L2, label %L1]
27
28 bb3:                                              ; preds = %entry
29   %2 = getelementptr inbounds [5 x i8*]* @C.0.2070, i32 0, i32 %i ; <i8**> [#uses=1]
30   %gotovar.4.0.pre = load i8** %2, align 4        ; <i8*> [#uses=1]
31   br label %bb2
32
33 L5:                                               ; preds = %bb2
34   br label %L4
35
36 L4:                                               ; preds = %L5, %bb2
37   %res.0 = phi i32 [ 385, %L5 ], [ 35, %bb2 ]     ; <i32> [#uses=1]
38   br label %L3
39
40 L3:                                               ; preds = %L4, %bb2
41   %res.1 = phi i32 [ %res.0, %L4 ], [ 5, %bb2 ]   ; <i32> [#uses=1]
42   br label %L2
43
44 L2:                                               ; preds = %L3, %bb2
45 ; THUMB: muls
46   %res.2 = phi i32 [ %res.1, %L3 ], [ 1, %bb2 ]   ; <i32> [#uses=1]
47   %phitmp = mul i32 %res.2, 6                     ; <i32> [#uses=1]
48   br label %L1
49
50 L1:                                               ; preds = %L2, %bb2
51   %res.3 = phi i32 [ %phitmp, %L2 ], [ 2, %bb2 ]  ; <i32> [#uses=1]
52 ; ARM: ldr [[R1:r[0-9]+]], LCPI
53 ; ARM: add [[R1b:r[0-9]+]], pc, [[R1]]
54 ; ARM: str [[R1b]]
55 ; THUMB: ldr.n
56 ; THUMB: add
57 ; THUMB: ldr.n [[R2:r[0-9]+]], LCPI
58 ; THUMB: add [[R2]], pc
59 ; THUMB: str [[R2]]
60 ; THUMB2: ldr.n [[R2:r[0-9]+]], LCPI
61 ; THUMB2-NEXT: str{{(.w)?}} [[R2]]
62   store i8* blockaddress(@foo, %L5), i8** @nextaddr, align 4
63   ret i32 %res.3
64 }
65 ; ARM: .long Ltmp0-(LPC{{.*}}+8)
66 ; THUMB: .long Ltmp0-(LPC{{.*}}+4)
67 ; THUMB2: .long Ltmp0