test/CodeGen/ARM/fast-isel-pic.ll

   1 ; RUN: llc < %s -O0 -verify-machineinstrs -fast-isel-abort=1 -relocation-model=pic -mtriple=thumbv7-apple-ios | FileCheck %s --check-prefix=THUMB
   2 ; RUN: llc < %s -O0 -verify-machineinstrs -fast-isel-abort=1 -relocation-model=pic -mtriple=armv7-apple-ios | FileCheck %s --check-prefix=ARMv7
   3 ; RUN: llc < %s -O0 -verify-machineinstrs -fast-isel-abort=1 -relocation-model=pic -mtriple=thumbv7-none-linux-gnueabi | FileCheck %s --check-prefix=THUMB-ELF
   4 ; RUN: llc < %s -O0 -verify-machineinstrs -fast-isel-abort=1 -relocation-model=pic -mtriple=armv7-none-linux-gnueabi | FileCheck %s --check-prefix=ARMv7-ELF
   5
   6 @g = global i32 0, align 4
   7
   8 define i32 @LoadGV() {
   9 entry:
  10 ; THUMB: LoadGV
  11 ; THUMB: movw [[reg0:r[0-9]+]],
  12 ; THUMB: movt [[reg0]],
  13 ; THUMB: add  [[reg0]], pc
  14 ; THUMB-ELF: LoadGV
  15 ; THUMB-ELF: ldr r[[reg0:[0-9]+]],
  16 ; THUMB-ELF: ldr r[[reg1:[0-9]+]],
  17 ; THUMB-ELF: ldr r[[reg0]], [r[[reg0]], r[[reg1]]]
  18 ; ARM: LoadGV
  19 ; ARM: ldr [[reg1:r[0-9]+]],
  20 ; ARM: add [[reg1]], pc, [[reg1]]
  21 ; ARMv7: LoadGV
  22 ; ARMv7: movw [[reg2:r[0-9]+]],
  23 ; ARMv7: movt [[reg2]],
  24 ; ARMv7: add  [[reg2]], pc, [[reg2]]
  25 ; ARMv7-ELF: LoadGV
  26 ; ARMv7-ELF: ldr r[[reg2:[0-9]+]],
  27 ; ARMv7-ELF: .LPC
  28 ; ARMv7-ELF-NEXT: add r[[reg2]], pc
  29 ; ARMv7-ELF: ldr r[[reg3:[0-9]+]],
  30 ; ARMv7-ELF: ldr r[[reg2]], [r[[reg3]], r[[reg2]]]
  31   %tmp = load i32, i32* @g
  32   ret i32 %tmp
  33 }
  34
  35 @i = external global i32
  36
  37 define i32 @LoadIndirectSymbol() {
  38 entry:
  39 ; THUMB: LoadIndirectSymbol
  40 ; THUMB: movw r[[reg3:[0-9]+]],
  41 ; THUMB: movt r[[reg3]],
  42 ; THUMB: add  r[[reg3]], pc
  43 ; THUMB: ldr  r[[reg3]], [r[[reg3]]]
  44 ; THUMB-ELF: LoadIndirectSymbol
  45 ; THUMB-ELF: ldr r[[reg3:[0-9]+]],
  46 ; THUMB-ELF: ldr r[[reg4:[0-9]+]],
  47 ; THUMB-ELF: ldr r[[reg3]], [r[[reg3]], r[[reg4]]]
  48 ; ARM: LoadIndirectSymbol
  49 ; ARM: ldr [[reg4:r[0-9]+]],
  50 ; ARM: ldr [[reg4]], [pc, [[reg4]]]
  51 ; ARMv7: LoadIndirectSymbol
  52 ; ARMv7: movw r[[reg5:[0-9]+]],
  53 ; ARMv7: movt r[[reg5]],
  54 ; ARMv7: add  r[[reg5]], pc, r[[reg5]]
  55 ; ARMv7: ldr  r[[reg5]], [r[[reg5]]]
  56 ; ARMv7-ELF: LoadIndirectSymbol
  57 ; ARMv7-ELF: ldr r[[reg5:[0-9]+]],
  58 ; ARMv7-ELF: .LPC
  59 ; ARMv7-ELF-NEXT: add r[[reg5]], pc
  60 ; ARMv7-ELF: ldr r[[reg6:[0-9]+]],
  61 ; ARMv7-ELF: ldr r[[reg5]], [r[[reg6]], r[[reg5]]]
  62   %tmp = load i32, i32* @i
  63   ret i32 %tmp
  64 }