Hexagon backend support
[oota-llvm.git] / test / CodeGen / ARM / div.ll
1 ; RUN: llc < %s -mtriple=arm-apple-darwin | FileCheck %s -check-prefix=CHECK-ARM
2
3 define i32 @f1(i32 %a, i32 %b) {
4 entry:
5 ; CHECK-ARM: f1
6 ; CHECK-ARM: __divsi3
7         %tmp1 = sdiv i32 %a, %b         ; <i32> [#uses=1]
8         ret i32 %tmp1
9 }
10
11 define i32 @f2(i32 %a, i32 %b) {
12 entry:
13 ; CHECK-ARM: f2
14 ; CHECK-ARM: __udivsi3
15         %tmp1 = udiv i32 %a, %b         ; <i32> [#uses=1]
16         ret i32 %tmp1
17 }
18
19 define i32 @f3(i32 %a, i32 %b) {
20 entry:
21 ; CHECK-ARM: f3
22 ; CHECK-ARM: __modsi3
23         %tmp1 = srem i32 %a, %b         ; <i32> [#uses=1]
24         ret i32 %tmp1
25 }
26
27 define i32 @f4(i32 %a, i32 %b) {
28 entry:
29 ; CHECK-ARM: f4
30 ; CHECK-ARM: __umodsi3
31         %tmp1 = urem i32 %a, %b         ; <i32> [#uses=1]
32         ret i32 %tmp1
33 }
34