Select ADC, SBC, and RSC instead of the ADCS, SBCS, and RSCS when the carry bit def...
[oota-llvm.git] / test / CodeGen / ARM / carry.ll
1 ; RUN: llvm-as < %s | llc -march=arm | grep "subs r" | count 2
2 ; RUN: llvm-as < %s | llc -march=arm | grep "adc r"
3 ; RUN: llvm-as < %s | llc -march=arm | grep "sbc r"  | count 2
4
5 define i64 @f1(i64 %a, i64 %b) {
6 entry:
7         %tmp = sub i64 %a, %b
8         ret i64 %tmp
9 }
10
11 define i64 @f2(i64 %a, i64 %b) {
12 entry:
13         %tmp1 = shl i64 %a, 1
14         %tmp2 = sub i64 %tmp1, %b
15         ret i64 %tmp2
16 }