ARM pop of a single register encodes as post-indexed LDR.
[oota-llvm.git] / test / CodeGen / ARM / call.ll
1 ; RUN: llc < %s -march=arm -mattr=+v4t | FileCheck %s -check-prefix=CHECKV4
2 ; RUN: llc < %s -march=arm -mattr=+v5t | FileCheck %s -check-prefix=CHECKV5
3 ; RUN: llc < %s -mtriple=armv6-linux-gnueabi\
4 ; RUN:   -relocation-model=pic | FileCheck %s -check-prefix=CHECKELF
5
6 @t = weak global i32 ()* null           ; <i32 ()**> [#uses=1]
7
8 declare void @g(i32, i32, i32, i32)
9
10 define void @f() {
11 ; CHECKELF: PLT
12         call void @g( i32 1, i32 2, i32 3, i32 4 )
13         ret void
14 }
15
16 define void @g.upgrd.1() {
17 ; CHECKV4: mov lr, pc
18 ; CHECKV5: blx
19         %tmp = load i32 ()** @t         ; <i32 ()*> [#uses=1]
20         %tmp.upgrd.2 = call i32 %tmp( )            ; <i32> [#uses=0]
21         ret void
22 }
23
24 define i32* @m_231b(i32, i32, i32*, i32*, i32*) nounwind {
25 ; CHECKV4: m_231b
26 ; CHECKV4: bx r{{.*}}
27 BB0:
28   %5 = inttoptr i32 %0 to i32*                    ; <i32*> [#uses=1]
29   %t35 = volatile load i32* %5                    ; <i32> [#uses=1]
30   %6 = inttoptr i32 %t35 to i32**                 ; <i32**> [#uses=1]
31   %7 = getelementptr i32** %6, i32 86             ; <i32**> [#uses=1]
32   %8 = load i32** %7                              ; <i32*> [#uses=1]
33   %9 = bitcast i32* %8 to i32* (i32, i32*, i32, i32*, i32*, i32*)* ; <i32* (i32, i32*, i32, i32*, i32*, i32*)*> [#uses=1]
34   %10 = call i32* %9(i32 %0, i32* null, i32 %1, i32* %2, i32* %3, i32* %4) ; <i32*> [#uses=1]
35   ret i32* %10
36 }