test/CodeGen/ARM/2009-11-13-VRRewriterCrash.ll

   1 ; RUN: llc -mtriple=armv7-eabi -mcpu=cortex-a8 < %s
   2 ; PR5412
   3
   4 %bar = type { %quad, float, float, [3 x %quuz*], [3 x %bar*], [2 x %bar*], [3 x i8], i8 }
   5 %baz = type { %bar*, i32 }
   6 %foo = type { i8, %quux, %quad, float, [64 x %quuz], [128 x %bar], i32, %baz, %baz }
   7 %quad = type { [4 x float] }
   8 %quux = type { [4 x %quuz*], [4 x float], i32 }
   9 %quuz = type { %quad, %quad }
  10
  11 define arm_aapcs_vfpcc %bar* @aaa(%foo* nocapture %this, %quuz* %a, %quuz* %b, %quuz* %c, i8 zeroext %forced) {
  12 entry:
  13   %0 = load %bar** undef, align 4                 ; <%bar*> [#uses=2]
  14   br i1 false, label %bb85, label %bb
  15
  16 bb:                                               ; preds = %entry
  17   br i1 undef, label %bb3.i, label %bb2.i
  18
  19 bb2.i:                                            ; preds = %bb
  20   br label %bb3.i
  21
  22 bb3.i:                                            ; preds = %bb2.i, %bb
  23   %1 = getelementptr inbounds %quuz* %a, i32 0, i32 1, i32 0, i32 0 ; <float*> [#uses=1]
  24   %2 = fsub float 0.000000e+00, undef             ; <float> [#uses=1]
  25   %3 = getelementptr inbounds %quuz* %b, i32 0, i32 1, i32 0, i32 1 ; <float*> [#uses=1]
  26   %4 = getelementptr inbounds %quuz* %b, i32 0, i32 1, i32 0, i32 2 ; <float*> [#uses=1]
  27   %5 = fsub float 0.000000e+00, undef             ; <float> [#uses=1]
  28   %6 = getelementptr inbounds %quuz* %c, i32 0, i32 1, i32 0, i32 0 ; <float*> [#uses=1]
  29   %7 = getelementptr inbounds %quuz* %c, i32 0, i32 1, i32 0, i32 1 ; <float*> [#uses=1]
  30   %8 = fsub float undef, undef                    ; <float> [#uses=1]
  31   %9 = fmul float 0.000000e+00, %8                ; <float> [#uses=1]
  32   %10 = fmul float %5, 0.000000e+00               ; <float> [#uses=1]
  33   %11 = fsub float %9, %10                        ; <float> [#uses=3]
  34   %12 = fmul float %2, 0.000000e+00               ; <float> [#uses=1]
  35   %13 = fmul float 0.000000e+00, undef            ; <float> [#uses=1]
  36   %14 = fsub float %12, %13                       ; <float> [#uses=2]
  37   store float %14, float* undef
  38   %15 = getelementptr inbounds %bar* %0, i32 0, i32 0, i32 0, i32 3 ; <float*> [#uses=1]
  39   store float 0.000000e+00, float* %15
  40   %16 = fmul float %11, %11                       ; <float> [#uses=1]
  41   %17 = fadd float %16, 0.000000e+00              ; <float> [#uses=1]
  42   %18 = fadd float %17, undef                     ; <float> [#uses=1]
  43   %19 = call arm_aapcs_vfpcc  float @sqrtf(float %18) readnone ; <float> [#uses=2]
  44   %20 = fcmp ogt float %19, 0x3F1A36E2E0000000    ; <i1> [#uses=1]
  45   %21 = load float* %1, align 4                   ; <float> [#uses=2]
  46   %22 = load float* %3, align 4                   ; <float> [#uses=2]
  47   %23 = load float* undef, align 4                ; <float> [#uses=2]
  48   %24 = load float* %4, align 4                   ; <float> [#uses=2]
  49   %25 = fsub float %23, %24                       ; <float> [#uses=2]
  50   %26 = fmul float 0.000000e+00, %25              ; <float> [#uses=1]
  51   %27 = fsub float %26, undef                     ; <float> [#uses=1]
  52   %28 = fmul float %14, 0.000000e+00              ; <float> [#uses=1]
  53   %29 = fmul float %11, %25                       ; <float> [#uses=1]
  54   %30 = fsub float %28, %29                       ; <float> [#uses=1]
  55   %31 = fsub float undef, 0.000000e+00            ; <float> [#uses=1]
  56   %32 = fmul float %21, %27                       ; <float> [#uses=1]
  57   %33 = fmul float undef, %30                     ; <float> [#uses=1]
  58   %34 = fadd float %32, %33                       ; <float> [#uses=1]
  59   %35 = fmul float %23, %31                       ; <float> [#uses=1]
  60   %36 = fadd float %34, %35                       ; <float> [#uses=1]
  61   %37 = load float* %6, align 4                   ; <float> [#uses=2]
  62   %38 = load float* %7, align 4                   ; <float> [#uses=2]
  63   %39 = fsub float %22, %38                       ; <float> [#uses=2]
  64   %40 = load float* undef, align 4                ; <float> [#uses=1]
  65   %41 = load float* null, align 4                 ; <float> [#uses=2]
  66   %42 = fmul float %41, undef                     ; <float> [#uses=1]
  67   %43 = fmul float undef, %39                     ; <float> [#uses=1]
  68   %44 = fsub float %42, %43                       ; <float> [#uses=1]
  69   %45 = fmul float undef, %39                     ; <float> [#uses=1]
  70   %46 = fmul float %41, 0.000000e+00              ; <float> [#uses=1]
  71   %47 = fsub float %45, %46                       ; <float> [#uses=1]
  72   %48 = fmul float 0.000000e+00, %44              ; <float> [#uses=1]
  73   %49 = fmul float %22, undef                     ; <float> [#uses=1]
  74   %50 = fadd float %48, %49                       ; <float> [#uses=1]
  75   %51 = fmul float %24, %47                       ; <float> [#uses=1]
  76   %52 = fadd float %50, %51                       ; <float> [#uses=1]
  77   %53 = fsub float %37, %21                       ; <float> [#uses=2]
  78   %54 = fmul float undef, undef                   ; <float> [#uses=1]
  79   %55 = fmul float undef, undef                   ; <float> [#uses=1]
  80   %56 = fsub float %54, %55                       ; <float> [#uses=1]
  81   %57 = fmul float undef, %53                     ; <float> [#uses=1]
  82   %58 = load float* undef, align 4                ; <float> [#uses=2]
  83   %59 = fmul float %58, undef                     ; <float> [#uses=1]
  84   %60 = fsub float %57, %59                       ; <float> [#uses=1]
  85   %61 = fmul float %58, undef                     ; <float> [#uses=1]
  86   %62 = fmul float undef, %53                     ; <float> [#uses=1]
  87   %63 = fsub float %61, %62                       ; <float> [#uses=1]
  88   %64 = fmul float %37, %56                       ; <float> [#uses=1]
  89   %65 = fmul float %38, %60                       ; <float> [#uses=1]
  90   %66 = fadd float %64, %65                       ; <float> [#uses=1]
  91   %67 = fmul float %40, %63                       ; <float> [#uses=1]
  92   %68 = fadd float %66, %67                       ; <float> [#uses=1]
  93   %69 = select i1 undef, float %36, float %52     ; <float> [#uses=1]
  94   %70 = select i1 undef, float %69, float %68     ; <float> [#uses=1]
  95   %iftmp.164.0 = select i1 %20, float %19, float 1.000000e+00 ; <float> [#uses=1]
  96   %71 = fdiv float %70, %iftmp.164.0              ; <float> [#uses=1]
  97   store float %71, float* null, align 4
  98   %72 = icmp eq %bar* null, %0                    ; <i1> [#uses=1]
  99   br i1 %72, label %bb4.i97, label %ccc.exit98
 100
 101 bb4.i97:                                          ; preds = %bb3.i
 102   %73 = load %bar** undef, align 4                ; <%bar*> [#uses=0]
 103   br label %ccc.exit98
 104
 105 ccc.exit98:                                       ; preds = %bb4.i97, %bb3.i
 106   ret %bar* null
 107
 108 bb85:                                             ; preds = %entry
 109   ret %bar* null
 110 }
 111
 112 declare arm_aapcs_vfpcc float @sqrtf(float) readnone