ARM pop of a single register encodes as post-indexed LDR.
[oota-llvm.git] / test / CodeGen / ARM / 2008-03-05-SxtInRegBug.ll
1 ; RUN: llc < %s -march=arm -mattr=+v6 | not grep 255
2
3 define i32 @main(i32 %argc, i8** %argv) {
4 entry:
5         br label %bb1
6 bb1:            ; preds = %entry
7         %tmp3.i.i = load i8* null, align 1              ; <i8> [#uses=1]
8         %tmp4.i.i = icmp slt i8 %tmp3.i.i, 0            ; <i1> [#uses=1]
9         br i1 %tmp4.i.i, label %bb2, label %bb3
10 bb2:            ; preds = %bb1
11         ret i32 1
12 bb3:            ; preds = %bb1
13         ret i32 0
14 }