test/CodeGen/AArch64/neon-truncStore-extLoad.ll

   1 ; RUN: llc < %s -verify-machineinstrs -mtriple=aarch64-none-linux-gnu -mattr=+neon | FileCheck %s
   2 ; RUN: llc < %s -verify-machineinstrs -mtriple=arm64-none-linux-gnu -mattr=+neon | FileCheck %s
   3
   4 ; A vector TruncStore can not be selected.
   5 ; Test a trunc IR and a vector store IR can be selected correctly.
   6 define void @truncStore.v2i64(<2 x i64> %a, <2 x i32>* %result) {
   7 ; CHECK-LABEL: truncStore.v2i64:
   8 ; CHECK: xtn v{{[0-9]+}}.2s, v{{[0-9]+}}.2d
   9 ; CHECK: {{st1 {v[0-9]+.2s}|str d[0-9]+}}, [x{{[0-9]+|sp}}]
  10   %b = trunc <2 x i64> %a to <2 x i32>
  11   store <2 x i32> %b, <2 x i32>* %result
  12   ret void
  13 }
  14
  15 define void @truncStore.v4i32(<4 x i32> %a, <4 x i16>* %result) {
  16 ; CHECK-LABEL: truncStore.v4i32:
  17 ; CHECK: xtn v{{[0-9]+}}.4h, v{{[0-9]+}}.4s
  18 ; CHECK: {{st1 {v[0-9]+.4h}|str d[0-9]+}}, [x{{[0-9]+|sp}}]
  19   %b = trunc <4 x i32> %a to <4 x i16>
  20   store <4 x i16> %b, <4 x i16>* %result
  21   ret void
  22 }
  23
  24 define void @truncStore.v8i16(<8 x i16> %a, <8 x i8>* %result) {
  25 ; CHECK-LABEL: truncStore.v8i16:
  26 ; CHECK: xtn v{{[0-9]+}}.8b, v{{[0-9]+}}.8h
  27 ; CHECK: {{st1 {v[0-9]+.8b}|str d[0-9]+}}, [x{{[0-9]+|sp}}]
  28   %b = trunc <8 x i16> %a to <8 x i8>
  29   store <8 x i8> %b, <8 x i8>* %result
  30   ret void
  31 }
  32
  33 ; A vector LoadExt can not be selected.
  34 ; Test a vector load IR and a sext/zext IR can be selected correctly.
  35 define <4 x i32> @loadSExt.v4i8(<4 x i8>* %ref) {
  36 ; CHECK-LABEL: loadSExt.v4i8:
  37 ; CHECK: ldrsb
  38   %a = load <4 x i8>* %ref
  39   %conv = sext <4 x i8> %a to <4 x i32>
  40   ret <4 x i32> %conv
  41 }
  42
  43 define <4 x i32> @loadZExt.v4i8(<4 x i8>* %ref) {
  44 ; CHECK-LABEL: loadZExt.v4i8:
  45 ; CHECK: ldrb
  46   %a = load <4 x i8>* %ref
  47   %conv = zext <4 x i8> %a to <4 x i32>
  48   ret <4 x i32> %conv
  49 }
  50
  51 define i32 @loadExt.i32(<4 x i8>* %ref) {
  52 ; CHECK-LABEL: loadExt.i32:
  53 ; CHECK: ldrb
  54   %a = load <4 x i8>* %ref
  55   %vecext = extractelement <4 x i8> %a, i32 0
  56   %conv = zext i8 %vecext to i32
  57   ret i32 %conv
  58 }