test/CodeGen/AArch64/arm64-fast-isel-icmp.ll

   1 ; RUN: llc -O0 -fast-isel-abort -verify-machineinstrs -mtriple=arm64-apple-darwin < %s | FileCheck %s
   2
   3 define i32 @icmp_eq_imm(i32 %a) nounwind ssp {
   4 entry:
   5 ; CHECK-LABEL: icmp_eq_imm
   6 ; CHECK:       cmp w0, #31
   7 ; CHECK-NEXT:  cset w0, eq
   8   %cmp = icmp eq i32 %a, 31
   9   %conv = zext i1 %cmp to i32
  10   ret i32 %conv
  11 }
  12
  13 define i32 @icmp_eq_neg_imm(i32 %a) nounwind ssp {
  14 entry:
  15 ; CHECK-LABEL: icmp_eq_neg_imm
  16 ; CHECK:       cmn w0, #7
  17 ; CHECK-NEXT:  cset w0, eq
  18   %cmp = icmp eq i32 %a, -7
  19   %conv = zext i1 %cmp to i32
  20   ret i32 %conv
  21 }
  22
  23 define i32 @icmp_eq_i32(i32 %a, i32 %b) nounwind ssp {
  24 entry:
  25 ; CHECK-LABEL: icmp_eq_i32
  26 ; CHECK:       cmp w0, w1
  27 ; CHECK-NEXT:  cset w0, eq
  28   %cmp = icmp eq i32 %a, %b
  29   %conv = zext i1 %cmp to i32
  30   ret i32 %conv
  31 }
  32
  33 define i32 @icmp_ne(i32 %a, i32 %b) nounwind ssp {
  34 entry:
  35 ; CHECK-LABEL: icmp_ne
  36 ; CHECK:       cmp w0, w1
  37 ; CHECK-NEXT:  cset w0, ne
  38   %cmp = icmp ne i32 %a, %b
  39   %conv = zext i1 %cmp to i32
  40   ret i32 %conv
  41 }
  42
  43 define i32 @icmp_ugt(i32 %a, i32 %b) nounwind ssp {
  44 entry:
  45 ; CHECK-LABEL: icmp_ugt
  46 ; CHECK:       cmp w0, w1
  47 ; CHECK-NEXT:  cset w0, hi
  48   %cmp = icmp ugt i32 %a, %b
  49   %conv = zext i1 %cmp to i32
  50   ret i32 %conv
  51 }
  52
  53 define i32 @icmp_uge(i32 %a, i32 %b) nounwind ssp {
  54 entry:
  55 ; CHECK-LABEL: icmp_uge
  56 ; CHECK:       cmp w0, w1
  57 ; CHECK-NEXT:  cset w0, hs
  58   %cmp = icmp uge i32 %a, %b
  59   %conv = zext i1 %cmp to i32
  60   ret i32 %conv
  61 }
  62
  63 define i32 @icmp_ult(i32 %a, i32 %b) nounwind ssp {
  64 entry:
  65 ; CHECK-LABEL: icmp_ult
  66 ; CHECK:       cmp w0, w1
  67 ; CHECK-NEXT:  cset w0, lo
  68   %cmp = icmp ult i32 %a, %b
  69   %conv = zext i1 %cmp to i32
  70   ret i32 %conv
  71 }
  72
  73 define i32 @icmp_ule(i32 %a, i32 %b) nounwind ssp {
  74 entry:
  75 ; CHECK-LABEL: icmp_ule
  76 ; CHECK:       cmp w0, w1
  77 ; CHECK-NEXT:  cset w0, ls
  78   %cmp = icmp ule i32 %a, %b
  79   %conv = zext i1 %cmp to i32
  80   ret i32 %conv
  81 }
  82
  83 define i32 @icmp_sgt(i32 %a, i32 %b) nounwind ssp {
  84 entry:
  85 ; CHECK-LABEL: icmp_sgt
  86 ; CHECK:       cmp w0, w1
  87 ; CHECK-NEXT:  cset w0, gt
  88   %cmp = icmp sgt i32 %a, %b
  89   %conv = zext i1 %cmp to i32
  90   ret i32 %conv
  91 }
  92
  93 define i32 @icmp_sge(i32 %a, i32 %b) nounwind ssp {
  94 entry:
  95 ; CHECK-LABEL: icmp_sge
  96 ; CHECK:       cmp w0, w1
  97 ; CHECK-NEXT:  cset w0, ge
  98   %cmp = icmp sge i32 %a, %b
  99   %conv = zext i1 %cmp to i32
 100   ret i32 %conv
 101 }
 102
 103 define i32 @icmp_slt(i32 %a, i32 %b) nounwind ssp {
 104 entry:
 105 ; CHECK-LABEL: icmp_slt
 106 ; CHECK:       cmp w0, w1
 107 ; CHECK-NEXT:  cset w0, lt
 108   %cmp = icmp slt i32 %a, %b
 109   %conv = zext i1 %cmp to i32
 110   ret i32 %conv
 111 }
 112
 113 define i32 @icmp_sle(i32 %a, i32 %b) nounwind ssp {
 114 entry:
 115 ; CHECK-LABEL: icmp_sle
 116 ; CHECK:       cmp w0, w1
 117 ; CHECK-NEXT:  cset w0, le
 118   %cmp = icmp sle i32 %a, %b
 119   %conv = zext i1 %cmp to i32
 120   ret i32 %conv
 121 }
 122
 123 define i32 @icmp_i64(i64 %a, i64 %b) nounwind ssp {
 124 entry:
 125 ; CHECK-LABEL: icmp_i64
 126 ; CHECK:       cmp  x0, x1
 127 ; CHECK-NEXT:  cset w{{[0-9]+}}, le
 128   %cmp = icmp sle i64 %a, %b
 129   %conv = zext i1 %cmp to i32
 130   ret i32 %conv
 131 }
 132
 133 define zeroext i1 @icmp_eq_i16(i16 %a, i16 %b) nounwind ssp {
 134 entry:
 135 ; CHECK-LABEL: icmp_eq_i16
 136 ; CHECK:       sxth w0, w0
 137 ; CHECK:       cmp w0, w1, sxth
 138 ; CHECK-NEXT:  cset w0, eq
 139   %cmp = icmp eq i16 %a, %b
 140   ret i1 %cmp
 141 }
 142
 143 define zeroext i1 @icmp_eq_i8(i8 %a, i8 %b) nounwind ssp {
 144 entry:
 145 ; CHECK-LABEL: icmp_eq_i8
 146 ; CHECK:       sxtb w0, w0
 147 ; CHECK-NEXT:  cmp w0, w1, sxtb
 148 ; CHECK-NEXT:  cset w0, eq
 149   %cmp = icmp eq i8 %a, %b
 150   ret i1 %cmp
 151 }
 152
 153 define i32 @icmp_i16_unsigned(i16 %a, i16 %b) nounwind {
 154 entry:
 155 ; CHECK-LABEL: icmp_i16_unsigned
 156 ; CHECK:       uxth w0, w0
 157 ; CHECK-NEXT:  cmp w0, w1, uxth
 158 ; CHECK-NEXT:  cset w0, lo
 159   %cmp = icmp ult i16 %a, %b
 160   %conv2 = zext i1 %cmp to i32
 161   ret i32 %conv2
 162 }
 163
 164 define i32 @icmp_i8_signed(i8 %a, i8 %b) nounwind {
 165 entry:
 166 ; CHECK-LABEL: icmp_i8_signed
 167 ; CHECK:       sxtb w0, w0
 168 ; CHECK-NEXT:  cmp w0, w1, sxtb
 169 ; CHECK-NEXT:  cset w0, gt
 170   %cmp = icmp sgt i8 %a, %b
 171   %conv2 = zext i1 %cmp to i32
 172   ret i32 %conv2
 173 }
 174
 175 define i32 @icmp_i1_signed(i1 %a, i1 %b) nounwind {
 176 entry:
 177 ; CHECK-LABEL: icmp_i1_signed
 178 ; CHECK:       sbfx [[REG1:w[0-9]+]], w0, #0, #1
 179 ; CHECK-NEXT:  sbfx [[REG2:w[0-9]+]], w1, #0, #1
 180 ; CHECK-NEXT:  cmp  [[REG1]], [[REG2]]
 181 ; CHECK-NEXT:  cset w0, gt
 182   %cmp = icmp sgt i1 %a, %b
 183   %conv2 = zext i1 %cmp to i32
 184   ret i32 %conv2
 185 }
 186
 187 define i32 @icmp_i16_signed_const(i16 %a) nounwind {
 188 entry:
 189 ; CHECK-LABEL: icmp_i16_signed_const
 190 ; CHECK:       sxth w0, w0
 191 ; CHECK-NEXT:  cmn w0, #233
 192 ; CHECK-NEXT:  cset w0, lt
 193 ; CHECK-NEXT:  and w0, w0, #0x1
 194   %cmp = icmp slt i16 %a, -233
 195   %conv2 = zext i1 %cmp to i32
 196   ret i32 %conv2
 197 }
 198
 199 define i32 @icmp_i8_signed_const(i8 %a) nounwind {
 200 entry:
 201 ; CHECK-LABEL: icmp_i8_signed_const
 202 ; CHECK:       sxtb w0, w0
 203 ; CHECK-NEXT:  cmp w0, #124
 204 ; CHECK-NEXT:  cset w0, gt
 205 ; CHECK-NEXT:  and w0, w0, #0x1
 206   %cmp = icmp sgt i8 %a, 124
 207   %conv2 = zext i1 %cmp to i32
 208   ret i32 %conv2
 209 }
 210
 211 define i32 @icmp_i1_unsigned_const(i1 %a) nounwind {
 212 entry:
 213 ; CHECK-LABEL: icmp_i1_unsigned_const
 214 ; CHECK:       and w0, w0, #0x1
 215 ; CHECK-NEXT:  cmp w0, #0
 216 ; CHECK-NEXT:  cset w0, lo
 217 ; CHECK-NEXT:  and w0, w0, #0x1
 218   %cmp = icmp ult i1 %a, 0
 219   %conv2 = zext i1 %cmp to i32
 220   ret i32 %conv2
 221 }