lib/Target/X86/X86TargetMachine.cpp

   1 //===-- X86TargetMachine.cpp - Define TargetMachine for the X86 -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the X86 specific subclass of TargetMachine.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "X86TargetMachine.h"
  15 #include "X86.h"
  16 #include "llvm/Module.h"
  17 #include "llvm/PassManager.h"
  18 #include "llvm/CodeGen/IntrinsicLowering.h"
  19 #include "llvm/CodeGen/MachineFunction.h"
  20 #include "llvm/CodeGen/Passes.h"
  21 #include "llvm/Target/TargetOptions.h"
  22 #include "llvm/Target/TargetMachineRegistry.h"
  23 #include "llvm/Transforms/Scalar.h"
  24 #include "llvm/Support/CommandLine.h"
  25 #include "llvm/ADT/Statistic.h"
  26 #include <iostream>
  27 using namespace llvm;
  28
  29 X86VectorEnum llvm::X86Vector = AutoDetect;
  30 bool llvm::X86ScalarSSE = false;
  31 bool llvm::X86DAGIsel = false;
  32
  33 /// X86TargetMachineModule - Note that this is used on hosts that cannot link
  34 /// in a library unless there are references into the library.  In particular,
  35 /// it seems that it is not possible to get things to work on Win32 without
  36 /// this.  Though it is unused, do not remove it.
  37 extern "C" int X86TargetMachineModule;
  38 int X86TargetMachineModule = 0;
  39
  40 namespace {
  41   cl::opt<bool> DisableOutput("disable-x86-llc-output", cl::Hidden,
  42                               cl::desc("Disable the X86 asm printer, for use "
  43                                        "when profiling the code generator."));
  44   cl::opt<bool, true> EnableSSEFP("enable-sse-scalar-fp",
  45                 cl::desc("Perform FP math in SSE regs instead of the FP stack"),
  46                 cl::location(X86ScalarSSE),
  47                 cl::init(false));
  48
  49   cl::opt<bool, true> EnableX86DAGDAG("enable-x86-dag-isel", cl::Hidden,
  50                       cl::desc("Enable DAG-to-DAG isel for X86"),
  51                       cl::location(X86DAGIsel),
  52                       cl::init(false));
  53
  54   // FIXME: This should eventually be handled with target triples and
  55   // subtarget support!
  56   cl::opt<X86VectorEnum, true>
  57   SSEArg(
  58     cl::desc("Enable SSE support in the X86 target:"),
  59     cl::values(
  60        clEnumValN(SSE,  "sse", "  Enable SSE support"),
  61        clEnumValN(SSE2, "sse2", "  Enable SSE and SSE2 support"),
  62        clEnumValN(SSE3, "sse3", "  Enable SSE, SSE2, and SSE3 support"),
  63        clEnumValEnd),
  64     cl::location(X86Vector), cl::init(AutoDetect));
  65
  66   // Register the target.
  67   RegisterTarget<X86TargetMachine> X("x86", "  IA-32 (Pentium and above)");
  68 }
  69
  70 unsigned X86TargetMachine::getJITMatchQuality() {
  71 #if defined(i386) || defined(__i386__) || defined(__x86__) || defined(_M_IX86)
  72   return 10;
  73 #else
  74   return 0;
  75 #endif
  76 }
  77
  78 unsigned X86TargetMachine::getModuleMatchQuality(const Module &M) {
  79   // We strongly match "i[3-9]86-*".
  80   std::string TT = M.getTargetTriple();
  81   if (TT.size() >= 5 && TT[0] == 'i' && TT[2] == '8' && TT[3] == '6' &&
  82       TT[4] == '-' && TT[1] - '3' < 6)
  83     return 20;
  84
  85   if (M.getEndianness()  == Module::LittleEndian &&
  86       M.getPointerSize() == Module::Pointer32)
  87     return 10;                                   // Weak match
  88   else if (M.getEndianness() != Module::AnyEndianness ||
  89            M.getPointerSize() != Module::AnyPointerSize)
  90     return 0;                                    // Match for some other target
  91
  92   return getJITMatchQuality()/2;
  93 }
  94
  95 /// X86TargetMachine ctor - Create an ILP32 architecture model
  96 ///
  97 X86TargetMachine::X86TargetMachine(const Module &M,
  98                                   IntrinsicLowering *IL,
  99                                   const std::string &FS)
 100   : TargetMachine("X86", IL, true, 4, 4, 4, 4, 4),
 101     Subtarget(M, FS),
 102     FrameInfo(TargetFrameInfo::StackGrowsDown,
 103               Subtarget.getStackAlignment(), -4),
 104     JITInfo(*this) {
 105   if (X86Vector == AutoDetect) {
 106       X86Vector = NoSSE;
 107     if (Subtarget.hasSSE())
 108       X86Vector = SSE;
 109     if (Subtarget.hasSSE2())
 110       X86Vector = SSE2;
 111     if (Subtarget.hasSSE3())
 112       X86Vector = SSE3;
 113   }
 114
 115   // Scalar SSE FP requires at least SSE2
 116   X86ScalarSSE &= X86Vector >= SSE2;
 117
 118   // Ignore -enable-sse-scalar-fp if -enable-x86-dag-isel.
 119   X86ScalarSSE |= (X86DAGIsel && X86Vector >= SSE2);
 120 }
 121
 122
 123 // addPassesToEmitFile - We currently use all of the same passes as the JIT
 124 // does to emit statically compiled machine code.
 125 bool X86TargetMachine::addPassesToEmitFile(PassManager &PM, std::ostream &Out,
 126                                            CodeGenFileType FileType,
 127                                            bool Fast) {
 128   if (FileType != TargetMachine::AssemblyFile &&
 129       FileType != TargetMachine::ObjectFile) return true;
 130
 131   // FIXME: Implement efficient support for garbage collection intrinsics.
 132   PM.add(createLowerGCPass());
 133
 134   // FIXME: Implement the invoke/unwind instructions!
 135   PM.add(createLowerInvokePass());
 136
 137   // FIXME: Implement the switch instruction in the instruction selector!
 138   PM.add(createLowerSwitchPass());
 139
 140   // Make sure that no unreachable blocks are instruction selected.
 141   PM.add(createUnreachableBlockEliminationPass());
 142
 143   // Install an instruction selector.
 144   if (X86DAGIsel)
 145     PM.add(createX86ISelDag(*this));
 146   else
 147     PM.add(createX86ISelPattern(*this));
 148
 149   // Print the instruction selected machine code...
 150   if (PrintMachineCode)
 151     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 152
 153   // Perform register allocation to convert to a concrete x86 representation
 154   PM.add(createRegisterAllocator());
 155
 156   if (PrintMachineCode)
 157     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 158
 159   PM.add(createX86FloatingPointStackifierPass());
 160
 161   if (PrintMachineCode)
 162     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 163
 164   // Insert prolog/epilog code.  Eliminate abstract frame index references...
 165   PM.add(createPrologEpilogCodeInserter());
 166
 167   PM.add(createX86PeepholeOptimizerPass());
 168
 169   if (PrintMachineCode)  // Print the register-allocated code
 170     PM.add(createX86CodePrinterPass(std::cerr, *this));
 171
 172   if (!DisableOutput)
 173     switch (FileType) {
 174     default:
 175       assert(0 && "Unexpected filetype here!");
 176     case TargetMachine::AssemblyFile:
 177       PM.add(createX86CodePrinterPass(Out, *this));
 178       break;
 179     case TargetMachine::ObjectFile:
 180       // FIXME: We only support emission of ELF files for now, this should check
 181       // the target triple and decide on the format to write (e.g. COFF on
 182       // win32).
 183       addX86ELFObjectWriterPass(PM, Out, *this);
 184       break;
 185     }
 186
 187   // Delete machine code for this function
 188   PM.add(createMachineCodeDeleter());
 189
 190   return false; // success!
 191 }
 192
 193 /// addPassesToJITCompile - Add passes to the specified pass manager to
 194 /// implement a fast dynamic compiler for this target.  Return true if this is
 195 /// not supported for this target.
 196 ///
 197 void X86JITInfo::addPassesToJITCompile(FunctionPassManager &PM) {
 198   // FIXME: Implement efficient support for garbage collection intrinsics.
 199   PM.add(createLowerGCPass());
 200
 201   // FIXME: Implement the invoke/unwind instructions!
 202   PM.add(createLowerInvokePass());
 203
 204   // FIXME: Implement the switch instruction in the instruction selector!
 205   PM.add(createLowerSwitchPass());
 206
 207   // Make sure that no unreachable blocks are instruction selected.
 208   PM.add(createUnreachableBlockEliminationPass());
 209
 210   // Install an instruction selector.
 211   if (X86DAGIsel)
 212     PM.add(createX86ISelDag(TM));
 213   else
 214     PM.add(createX86ISelPattern(TM));
 215
 216   // FIXME: Add SSA based peephole optimizer here.
 217
 218   // Print the instruction selected machine code...
 219   if (PrintMachineCode)
 220     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 221
 222   // Perform register allocation to convert to a concrete x86 representation
 223   PM.add(createRegisterAllocator());
 224
 225   if (PrintMachineCode)
 226     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 227
 228   PM.add(createX86FloatingPointStackifierPass());
 229
 230   if (PrintMachineCode)
 231     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 232
 233   // Insert prolog/epilog code.  Eliminate abstract frame index references...
 234   PM.add(createPrologEpilogCodeInserter());
 235
 236   PM.add(createX86PeepholeOptimizerPass());
 237
 238   if (PrintMachineCode)  // Print the register-allocated code
 239     PM.add(createX86CodePrinterPass(std::cerr, TM));
 240 }
 241
 242 bool X86TargetMachine::addPassesToEmitMachineCode(FunctionPassManager &PM,
 243                                                   MachineCodeEmitter &MCE) {
 244   PM.add(createX86CodeEmitterPass(MCE));
 245   // Delete machine code for this function
 246   PM.add(createMachineCodeDeleter());
 247   return false;
 248 }