lib/Target/X86/X86TargetMachine.cpp

   1 //===-- X86TargetMachine.cpp - Define TargetMachine for the X86 -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the X86 specific subclass of TargetMachine.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "X86TargetMachine.h"
  15 #include "X86.h"
  16 #include "llvm/Module.h"
  17 #include "llvm/PassManager.h"
  18 #include "llvm/CodeGen/IntrinsicLowering.h"
  19 #include "llvm/CodeGen/MachineFunction.h"
  20 #include "llvm/CodeGen/Passes.h"
  21 #include "llvm/Target/TargetOptions.h"
  22 #include "llvm/Target/TargetMachineRegistry.h"
  23 #include "llvm/Transforms/Scalar.h"
  24 #include "llvm/Support/CommandLine.h"
  25 #include "llvm/ADT/Statistic.h"
  26 #include <iostream>
  27 using namespace llvm;
  28
  29 X86VectorEnum llvm::X86Vector = NoSSE;
  30 bool llvm::X86ScalarSSE = false;
  31 bool llvm::X86DAGIsel = false;
  32
  33 /// X86TargetMachineModule - Note that this is used on hosts that cannot link
  34 /// in a library unless there are references into the library.  In particular,
  35 /// it seems that it is not possible to get things to work on Win32 without
  36 /// this.  Though it is unused, do not remove it.
  37 extern "C" int X86TargetMachineModule;
  38 int X86TargetMachineModule = 0;
  39
  40 namespace {
  41   cl::opt<bool> DisableOutput("disable-x86-llc-output", cl::Hidden,
  42                               cl::desc("Disable the X86 asm printer, for use "
  43                                        "when profiling the code generator."));
  44   cl::opt<bool, true> EnableSSEFP("enable-sse-scalar-fp",
  45                 cl::desc("Perform FP math in SSE regs instead of the FP stack"),
  46                 cl::location(X86ScalarSSE),
  47                 cl::init(false));
  48
  49   cl::opt<bool, true> EnableX86DAGDAG("enable-x86-dag-isel", cl::Hidden,
  50                       cl::desc("Enable DAG-to-DAG isel for X86"),
  51                       cl::location(X86DAGIsel),
  52                       cl::init(false));
  53
  54   // FIXME: This should eventually be handled with target triples and
  55   // subtarget support!
  56   cl::opt<X86VectorEnum, true>
  57   SSEArg(
  58     cl::desc("Enable SSE support in the X86 target:"),
  59     cl::values(
  60        clEnumValN(SSE,  "sse", "  Enable SSE support"),
  61        clEnumValN(SSE2, "sse2", "  Enable SSE and SSE2 support"),
  62        clEnumValN(SSE3, "sse3", "  Enable SSE, SSE2, and SSE3 support"),
  63        clEnumValEnd),
  64     cl::location(X86Vector), cl::init(NoSSE));
  65
  66   // Register the target.
  67   RegisterTarget<X86TargetMachine> X("x86", "  IA-32 (Pentium and above)");
  68 }
  69
  70 unsigned X86TargetMachine::getJITMatchQuality() {
  71 #if defined(i386) || defined(__i386__) || defined(__x86__) || defined(_M_IX86)
  72   return 10;
  73 #else
  74   return 0;
  75 #endif
  76 }
  77
  78 unsigned X86TargetMachine::getModuleMatchQuality(const Module &M) {
  79   // We strongly match "i[3-9]86-*".
  80   std::string TT = M.getTargetTriple();
  81   if (TT.size() >= 5 && TT[0] == 'i' && TT[2] == '8' && TT[3] == '6' &&
  82       TT[4] == '-' && TT[1] - '3' < 6)
  83     return 20;
  84
  85   if (M.getEndianness()  == Module::LittleEndian &&
  86       M.getPointerSize() == Module::Pointer32)
  87     return 10;                                   // Weak match
  88   else if (M.getEndianness() != Module::AnyEndianness ||
  89            M.getPointerSize() != Module::AnyPointerSize)
  90     return 0;                                    // Match for some other target
  91
  92   return getJITMatchQuality()/2;
  93 }
  94
  95 /// X86TargetMachine ctor - Create an ILP32 architecture model
  96 ///
  97 X86TargetMachine::X86TargetMachine(const Module &M,
  98                                   IntrinsicLowering *IL,
  99                                   const std::string &FS)
 100   : TargetMachine("X86", IL, true, 4, 4, 4, 4, 4),
 101     Subtarget(M, FS),
 102     FrameInfo(TargetFrameInfo::StackGrowsDown,
 103               Subtarget.getStackAlignment(), -4),
 104     JITInfo(*this) {
 105   // Scalar SSE FP requires at least SSE2
 106   X86ScalarSSE &= X86Vector >= SSE2;
 107
 108   // Ignore -enable-sse-scalar-fp if -enable-x86-dag-isel.
 109   X86ScalarSSE |= (X86DAGIsel && X86Vector >= SSE2);
 110 }
 111
 112
 113 // addPassesToEmitFile - We currently use all of the same passes as the JIT
 114 // does to emit statically compiled machine code.
 115 bool X86TargetMachine::addPassesToEmitFile(PassManager &PM, std::ostream &Out,
 116                                            CodeGenFileType FileType,
 117                                            bool Fast) {
 118   if (FileType != TargetMachine::AssemblyFile &&
 119       FileType != TargetMachine::ObjectFile) return true;
 120
 121   // FIXME: Implement efficient support for garbage collection intrinsics.
 122   PM.add(createLowerGCPass());
 123
 124   // FIXME: Implement the invoke/unwind instructions!
 125   PM.add(createLowerInvokePass());
 126
 127   // FIXME: Implement the switch instruction in the instruction selector!
 128   PM.add(createLowerSwitchPass());
 129
 130   // Make sure that no unreachable blocks are instruction selected.
 131   PM.add(createUnreachableBlockEliminationPass());
 132
 133   // Install an instruction selector.
 134   if (X86DAGIsel)
 135     PM.add(createX86ISelDag(*this));
 136   else
 137     PM.add(createX86ISelPattern(*this));
 138
 139   // Print the instruction selected machine code...
 140   if (PrintMachineCode)
 141     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 142
 143   // Perform register allocation to convert to a concrete x86 representation
 144   PM.add(createRegisterAllocator());
 145
 146   if (PrintMachineCode)
 147     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 148
 149   PM.add(createX86FloatingPointStackifierPass());
 150
 151   if (PrintMachineCode)
 152     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 153
 154   // Insert prolog/epilog code.  Eliminate abstract frame index references...
 155   PM.add(createPrologEpilogCodeInserter());
 156
 157   PM.add(createX86PeepholeOptimizerPass());
 158
 159   if (PrintMachineCode)  // Print the register-allocated code
 160     PM.add(createX86CodePrinterPass(std::cerr, *this));
 161
 162   if (!DisableOutput)
 163     switch (FileType) {
 164     default:
 165       assert(0 && "Unexpected filetype here!");
 166     case TargetMachine::AssemblyFile:
 167       PM.add(createX86CodePrinterPass(Out, *this));
 168       break;
 169     case TargetMachine::ObjectFile:
 170       // FIXME: We only support emission of ELF files for now, this should check
 171       // the target triple and decide on the format to write (e.g. COFF on
 172       // win32).
 173       addX86ELFObjectWriterPass(PM, Out, *this);
 174       break;
 175     }
 176
 177   // Delete machine code for this function
 178   PM.add(createMachineCodeDeleter());
 179
 180   return false; // success!
 181 }
 182
 183 /// addPassesToJITCompile - Add passes to the specified pass manager to
 184 /// implement a fast dynamic compiler for this target.  Return true if this is
 185 /// not supported for this target.
 186 ///
 187 void X86JITInfo::addPassesToJITCompile(FunctionPassManager &PM) {
 188   // FIXME: Implement efficient support for garbage collection intrinsics.
 189   PM.add(createLowerGCPass());
 190
 191   // FIXME: Implement the invoke/unwind instructions!
 192   PM.add(createLowerInvokePass());
 193
 194   // FIXME: Implement the switch instruction in the instruction selector!
 195   PM.add(createLowerSwitchPass());
 196
 197   // Make sure that no unreachable blocks are instruction selected.
 198   PM.add(createUnreachableBlockEliminationPass());
 199
 200   // Install an instruction selector.
 201   if (X86DAGIsel)
 202     PM.add(createX86ISelDag(TM));
 203   else
 204     PM.add(createX86ISelPattern(TM));
 205
 206   // FIXME: Add SSA based peephole optimizer here.
 207
 208   // Print the instruction selected machine code...
 209   if (PrintMachineCode)
 210     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 211
 212   // Perform register allocation to convert to a concrete x86 representation
 213   PM.add(createRegisterAllocator());
 214
 215   if (PrintMachineCode)
 216     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 217
 218   PM.add(createX86FloatingPointStackifierPass());
 219
 220   if (PrintMachineCode)
 221     PM.add(createMachineFunctionPrinterPass(&std::cerr));
 222
 223   // Insert prolog/epilog code.  Eliminate abstract frame index references...
 224   PM.add(createPrologEpilogCodeInserter());
 225
 226   PM.add(createX86PeepholeOptimizerPass());
 227
 228   if (PrintMachineCode)  // Print the register-allocated code
 229     PM.add(createX86CodePrinterPass(std::cerr, TM));
 230 }
 231
 232 bool X86TargetMachine::addPassesToEmitMachineCode(FunctionPassManager &PM,
 233                                                   MachineCodeEmitter &MCE) {
 234   PM.add(createX86CodeEmitterPass(MCE));
 235   // Delete machine code for this function
 236   PM.add(createMachineCodeDeleter());
 237   return false;
 238 }