lib/Target/X86/X86RegisterInfo.cpp

   1 //===- X86RegisterInfo.cpp - X86 Register Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the TargetRegisterInfo class.
  11 // This file is responsible for the frame pointer elimination optimization
  12 // on X86.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "X86.h"
  17 #include "X86RegisterInfo.h"
  18 #include "X86InstrBuilder.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86Subtarget.h"
  21 #include "X86TargetMachine.h"
  22 #include "llvm/Constants.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/Type.h"
  25 #include "llvm/CodeGen/ValueTypes.h"
  26 #include "llvm/CodeGen/MachineInstrBuilder.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineFunctionPass.h"
  29 #include "llvm/CodeGen/MachineFrameInfo.h"
  30 #include "llvm/CodeGen/MachineLocation.h"
  31 #include "llvm/CodeGen/MachineModuleInfo.h"
  32 #include "llvm/CodeGen/MachineRegisterInfo.h"
  33 #include "llvm/MC/MCAsmInfo.h"
  34 #include "llvm/Target/TargetFrameInfo.h"
  35 #include "llvm/Target/TargetInstrInfo.h"
  36 #include "llvm/Target/TargetMachine.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 #include "llvm/ADT/BitVector.h"
  39 #include "llvm/ADT/STLExtras.h"
  40 #include "llvm/Support/CommandLine.h"
  41 #include "llvm/Support/ErrorHandling.h"
  42 using namespace llvm;
  43
  44 X86RegisterInfo::X86RegisterInfo(X86TargetMachine &tm,
  45                                  const TargetInstrInfo &tii)
  46   : X86GenRegisterInfo(tm.getSubtarget<X86Subtarget>().is64Bit() ?
  47                          X86::ADJCALLSTACKDOWN64 :
  48                          X86::ADJCALLSTACKDOWN32,
  49                        tm.getSubtarget<X86Subtarget>().is64Bit() ?
  50                          X86::ADJCALLSTACKUP64 :
  51                          X86::ADJCALLSTACKUP32),
  52     TM(tm), TII(tii) {
  53   // Cache some information.
  54   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  55   Is64Bit = Subtarget->is64Bit();
  56   IsWin64 = Subtarget->isTargetWin64();
  57   StackAlign = TM.getFrameInfo()->getStackAlignment();
  58
  59   if (Is64Bit) {
  60     SlotSize = 8;
  61     StackPtr = X86::RSP;
  62     FramePtr = X86::RBP;
  63   } else {
  64     SlotSize = 4;
  65     StackPtr = X86::ESP;
  66     FramePtr = X86::EBP;
  67   }
  68 }
  69
  70 /// getDwarfRegNum - This function maps LLVM register identifiers to the DWARF
  71 /// specific numbering, used in debug info and exception tables.
  72 int X86RegisterInfo::getDwarfRegNum(unsigned RegNo, bool isEH) const {
  73   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  74   unsigned Flavour = DWARFFlavour::X86_64;
  75
  76   if (!Subtarget->is64Bit()) {
  77     if (Subtarget->isTargetDarwin()) {
  78       if (isEH)
  79         Flavour = DWARFFlavour::X86_32_DarwinEH;
  80       else
  81         Flavour = DWARFFlavour::X86_32_Generic;
  82     } else if (Subtarget->isTargetCygMing()) {
  83       // Unsupported by now, just quick fallback
  84       Flavour = DWARFFlavour::X86_32_Generic;
  85     } else {
  86       Flavour = DWARFFlavour::X86_32_Generic;
  87     }
  88   }
  89
  90   return X86GenRegisterInfo::getDwarfRegNumFull(RegNo, Flavour);
  91 }
  92
  93 /// getX86RegNum - This function maps LLVM register identifiers to their X86
  94 /// specific numbering, which is used in various places encoding instructions.
  95 unsigned X86RegisterInfo::getX86RegNum(unsigned RegNo) {
  96   switch(RegNo) {
  97   case X86::RAX: case X86::EAX: case X86::AX: case X86::AL: return N86::EAX;
  98   case X86::RCX: case X86::ECX: case X86::CX: case X86::CL: return N86::ECX;
  99   case X86::RDX: case X86::EDX: case X86::DX: case X86::DL: return N86::EDX;
 100   case X86::RBX: case X86::EBX: case X86::BX: case X86::BL: return N86::EBX;
 101   case X86::RSP: case X86::ESP: case X86::SP: case X86::SPL: case X86::AH:
 102     return N86::ESP;
 103   case X86::RBP: case X86::EBP: case X86::BP: case X86::BPL: case X86::CH:
 104     return N86::EBP;
 105   case X86::RSI: case X86::ESI: case X86::SI: case X86::SIL: case X86::DH:
 106     return N86::ESI;
 107   case X86::RDI: case X86::EDI: case X86::DI: case X86::DIL: case X86::BH:
 108     return N86::EDI;
 109
 110   case X86::R8:  case X86::R8D:  case X86::R8W:  case X86::R8B:
 111     return N86::EAX;
 112   case X86::R9:  case X86::R9D:  case X86::R9W:  case X86::R9B:
 113     return N86::ECX;
 114   case X86::R10: case X86::R10D: case X86::R10W: case X86::R10B:
 115     return N86::EDX;
 116   case X86::R11: case X86::R11D: case X86::R11W: case X86::R11B:
 117     return N86::EBX;
 118   case X86::R12: case X86::R12D: case X86::R12W: case X86::R12B:
 119     return N86::ESP;
 120   case X86::R13: case X86::R13D: case X86::R13W: case X86::R13B:
 121     return N86::EBP;
 122   case X86::R14: case X86::R14D: case X86::R14W: case X86::R14B:
 123     return N86::ESI;
 124   case X86::R15: case X86::R15D: case X86::R15W: case X86::R15B:
 125     return N86::EDI;
 126
 127   case X86::ST0: case X86::ST1: case X86::ST2: case X86::ST3:
 128   case X86::ST4: case X86::ST5: case X86::ST6: case X86::ST7:
 129     return RegNo-X86::ST0;
 130
 131   case X86::XMM0: case X86::XMM8: case X86::MM0:
 132     return 0;
 133   case X86::XMM1: case X86::XMM9: case X86::MM1:
 134     return 1;
 135   case X86::XMM2: case X86::XMM10: case X86::MM2:
 136     return 2;
 137   case X86::XMM3: case X86::XMM11: case X86::MM3:
 138     return 3;
 139   case X86::XMM4: case X86::XMM12: case X86::MM4:
 140     return 4;
 141   case X86::XMM5: case X86::XMM13: case X86::MM5:
 142     return 5;
 143   case X86::XMM6: case X86::XMM14: case X86::MM6:
 144     return 6;
 145   case X86::XMM7: case X86::XMM15: case X86::MM7:
 146     return 7;
 147
 148   default:
 149     assert(isVirtualRegister(RegNo) && "Unknown physical register!");
 150     llvm_unreachable("Register allocator hasn't allocated reg correctly yet!");
 151     return 0;
 152   }
 153 }
 154
 155 const TargetRegisterClass *
 156 X86RegisterInfo::getMatchingSuperRegClass(const TargetRegisterClass *A,
 157                                           const TargetRegisterClass *B,
 158                                           unsigned SubIdx) const {
 159   switch (SubIdx) {
 160   default: return 0;
 161   case 1:
 162     // 8-bit
 163     if (B == &X86::GR8RegClass) {
 164       if (A->getSize() == 2 || A->getSize() == 4 || A->getSize() == 8)
 165         return A;
 166     } else if (B == &X86::GR8_ABCD_LRegClass || B == &X86::GR8_ABCD_HRegClass) {
 167       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 168           A == &X86::GR64_NOREXRegClass ||
 169           A == &X86::GR64_NOSPRegClass ||
 170           A == &X86::GR64_NOREX_NOSPRegClass)
 171         return &X86::GR64_ABCDRegClass;
 172       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 173                A == &X86::GR32_NOREXRegClass ||
 174                A == &X86::GR32_NOSPRegClass)
 175         return &X86::GR32_ABCDRegClass;
 176       else if (A == &X86::GR16RegClass || A == &X86::GR16_ABCDRegClass ||
 177                A == &X86::GR16_NOREXRegClass)
 178         return &X86::GR16_ABCDRegClass;
 179     } else if (B == &X86::GR8_NOREXRegClass) {
 180       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 181           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 182         return &X86::GR64_NOREXRegClass;
 183       else if (A == &X86::GR64_ABCDRegClass)
 184         return &X86::GR64_ABCDRegClass;
 185       else if (A == &X86::GR32RegClass || A == &X86::GR32_NOREXRegClass ||
 186                A == &X86::GR32_NOSPRegClass)
 187         return &X86::GR32_NOREXRegClass;
 188       else if (A == &X86::GR32_ABCDRegClass)
 189         return &X86::GR32_ABCDRegClass;
 190       else if (A == &X86::GR16RegClass || A == &X86::GR16_NOREXRegClass)
 191         return &X86::GR16_NOREXRegClass;
 192       else if (A == &X86::GR16_ABCDRegClass)
 193         return &X86::GR16_ABCDRegClass;
 194     }
 195     break;
 196   case 2:
 197     // 8-bit hi
 198     if (B == &X86::GR8_ABCD_HRegClass) {
 199       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 200           A == &X86::GR64_NOREXRegClass ||
 201           A == &X86::GR64_NOSPRegClass ||
 202           A == &X86::GR64_NOREX_NOSPRegClass)
 203         return &X86::GR64_ABCDRegClass;
 204       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 205                A == &X86::GR32_NOREXRegClass || A == &X86::GR32_NOSPRegClass)
 206         return &X86::GR32_ABCDRegClass;
 207       else if (A == &X86::GR16RegClass || A == &X86::GR16_ABCDRegClass ||
 208                A == &X86::GR16_NOREXRegClass)
 209         return &X86::GR16_ABCDRegClass;
 210     }
 211     break;
 212   case 3:
 213     // 16-bit
 214     if (B == &X86::GR16RegClass) {
 215       if (A->getSize() == 4 || A->getSize() == 8)
 216         return A;
 217     } else if (B == &X86::GR16_ABCDRegClass) {
 218       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 219           A == &X86::GR64_NOREXRegClass ||
 220           A == &X86::GR64_NOSPRegClass ||
 221           A == &X86::GR64_NOREX_NOSPRegClass)
 222         return &X86::GR64_ABCDRegClass;
 223       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 224                A == &X86::GR32_NOREXRegClass || A == &X86::GR32_NOSPRegClass)
 225         return &X86::GR32_ABCDRegClass;
 226     } else if (B == &X86::GR16_NOREXRegClass) {
 227       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 228           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 229         return &X86::GR64_NOREXRegClass;
 230       else if (A == &X86::GR64_ABCDRegClass)
 231         return &X86::GR64_ABCDRegClass;
 232       else if (A == &X86::GR32RegClass || A == &X86::GR32_NOREXRegClass ||
 233                A == &X86::GR32_NOSPRegClass)
 234         return &X86::GR32_NOREXRegClass;
 235       else if (A == &X86::GR32_ABCDRegClass)
 236         return &X86::GR64_ABCDRegClass;
 237     }
 238     break;
 239   case 4:
 240     // 32-bit
 241     if (B == &X86::GR32RegClass || B == &X86::GR32_NOSPRegClass) {
 242       if (A->getSize() == 8)
 243         return A;
 244     } else if (B == &X86::GR32_ABCDRegClass) {
 245       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 246           A == &X86::GR64_NOREXRegClass ||
 247           A == &X86::GR64_NOSPRegClass ||
 248           A == &X86::GR64_NOREX_NOSPRegClass)
 249         return &X86::GR64_ABCDRegClass;
 250     } else if (B == &X86::GR32_NOREXRegClass) {
 251       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 252           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 253         return &X86::GR64_NOREXRegClass;
 254       else if (A == &X86::GR64_ABCDRegClass)
 255         return &X86::GR64_ABCDRegClass;
 256     }
 257     break;
 258   }
 259   return 0;
 260 }
 261
 262 const TargetRegisterClass *
 263 X86RegisterInfo::getPointerRegClass(unsigned Kind) const {
 264   switch (Kind) {
 265   default: llvm_unreachable("Unexpected Kind in getPointerRegClass!");
 266   case 0: // Normal GPRs.
 267     if (TM.getSubtarget<X86Subtarget>().is64Bit())
 268       return &X86::GR64RegClass;
 269     return &X86::GR32RegClass;
 270   case 1: // Normal GRPs except the stack pointer (for encoding reasons).
 271     if (TM.getSubtarget<X86Subtarget>().is64Bit())
 272       return &X86::GR64_NOSPRegClass;
 273     return &X86::GR32_NOSPRegClass;
 274   }
 275 }
 276
 277 const TargetRegisterClass *
 278 X86RegisterInfo::getCrossCopyRegClass(const TargetRegisterClass *RC) const {
 279   if (RC == &X86::CCRRegClass) {
 280     if (Is64Bit)
 281       return &X86::GR64RegClass;
 282     else
 283       return &X86::GR32RegClass;
 284   }
 285   return NULL;
 286 }
 287
 288 const unsigned *
 289 X86RegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
 290   bool callsEHReturn = false;
 291
 292   if (MF) {
 293     const MachineFrameInfo *MFI = MF->getFrameInfo();
 294     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 295     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 296   }
 297
 298   static const unsigned CalleeSavedRegs32Bit[] = {
 299     X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 300   };
 301
 302   static const unsigned CalleeSavedRegs32EHRet[] = {
 303     X86::EAX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 304   };
 305
 306   static const unsigned CalleeSavedRegs64Bit[] = {
 307     X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0
 308   };
 309
 310   static const unsigned CalleeSavedRegs64EHRet[] = {
 311     X86::RAX, X86::RDX, X86::RBX, X86::R12,
 312     X86::R13, X86::R14, X86::R15, X86::RBP, 0
 313   };
 314
 315   static const unsigned CalleeSavedRegsWin64[] = {
 316     X86::RBX,   X86::RBP,   X86::RDI,   X86::RSI,
 317     X86::R12,   X86::R13,   X86::R14,   X86::R15,
 318     X86::XMM6,  X86::XMM7,  X86::XMM8,  X86::XMM9,
 319     X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13,
 320     X86::XMM14, X86::XMM15, 0
 321   };
 322
 323   if (Is64Bit) {
 324     if (IsWin64)
 325       return CalleeSavedRegsWin64;
 326     else
 327       return (callsEHReturn ? CalleeSavedRegs64EHRet : CalleeSavedRegs64Bit);
 328   } else {
 329     return (callsEHReturn ? CalleeSavedRegs32EHRet : CalleeSavedRegs32Bit);
 330   }
 331 }
 332
 333 const TargetRegisterClass* const*
 334 X86RegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
 335   bool callsEHReturn = false;
 336
 337   if (MF) {
 338     const MachineFrameInfo *MFI = MF->getFrameInfo();
 339     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 340     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 341   }
 342
 343   static const TargetRegisterClass * const CalleeSavedRegClasses32Bit[] = {
 344     &X86::GR32RegClass, &X86::GR32RegClass,
 345     &X86::GR32RegClass, &X86::GR32RegClass,  0
 346   };
 347   static const TargetRegisterClass * const CalleeSavedRegClasses32EHRet[] = {
 348     &X86::GR32RegClass, &X86::GR32RegClass,
 349     &X86::GR32RegClass, &X86::GR32RegClass,
 350     &X86::GR32RegClass, &X86::GR32RegClass,  0
 351   };
 352   static const TargetRegisterClass * const CalleeSavedRegClasses64Bit[] = {
 353     &X86::GR64RegClass, &X86::GR64RegClass,
 354     &X86::GR64RegClass, &X86::GR64RegClass,
 355     &X86::GR64RegClass, &X86::GR64RegClass, 0
 356   };
 357   static const TargetRegisterClass * const CalleeSavedRegClasses64EHRet[] = {
 358     &X86::GR64RegClass, &X86::GR64RegClass,
 359     &X86::GR64RegClass, &X86::GR64RegClass,
 360     &X86::GR64RegClass, &X86::GR64RegClass,
 361     &X86::GR64RegClass, &X86::GR64RegClass, 0
 362   };
 363   static const TargetRegisterClass * const CalleeSavedRegClassesWin64[] = {
 364     &X86::GR64RegClass,  &X86::GR64RegClass,
 365     &X86::GR64RegClass,  &X86::GR64RegClass,
 366     &X86::GR64RegClass,  &X86::GR64RegClass,
 367     &X86::GR64RegClass,  &X86::GR64RegClass,
 368     &X86::VR128RegClass, &X86::VR128RegClass,
 369     &X86::VR128RegClass, &X86::VR128RegClass,
 370     &X86::VR128RegClass, &X86::VR128RegClass,
 371     &X86::VR128RegClass, &X86::VR128RegClass,
 372     &X86::VR128RegClass, &X86::VR128RegClass, 0
 373   };
 374
 375   if (Is64Bit) {
 376     if (IsWin64)
 377       return CalleeSavedRegClassesWin64;
 378     else
 379       return (callsEHReturn ?
 380               CalleeSavedRegClasses64EHRet : CalleeSavedRegClasses64Bit);
 381   } else {
 382     return (callsEHReturn ?
 383             CalleeSavedRegClasses32EHRet : CalleeSavedRegClasses32Bit);
 384   }
 385 }
 386
 387 BitVector X86RegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 388   BitVector Reserved(getNumRegs());
 389   // Set the stack-pointer register and its aliases as reserved.
 390   Reserved.set(X86::RSP);
 391   Reserved.set(X86::ESP);
 392   Reserved.set(X86::SP);
 393   Reserved.set(X86::SPL);
 394
 395   // Set the instruction pointer register and its aliases as reserved.
 396   Reserved.set(X86::RIP);
 397   Reserved.set(X86::EIP);
 398   Reserved.set(X86::IP);
 399
 400   // Set the frame-pointer register and its aliases as reserved if needed.
 401   if (hasFP(MF)) {
 402     Reserved.set(X86::RBP);
 403     Reserved.set(X86::EBP);
 404     Reserved.set(X86::BP);
 405     Reserved.set(X86::BPL);
 406   }
 407
 408   // Mark the x87 stack registers as reserved, since they don't behave normally
 409   // with respect to liveness. We don't fully model the effects of x87 stack
 410   // pushes and pops after stackification.
 411   Reserved.set(X86::ST0);
 412   Reserved.set(X86::ST1);
 413   Reserved.set(X86::ST2);
 414   Reserved.set(X86::ST3);
 415   Reserved.set(X86::ST4);
 416   Reserved.set(X86::ST5);
 417   Reserved.set(X86::ST6);
 418   Reserved.set(X86::ST7);
 419   return Reserved;
 420 }
 421
 422 //===----------------------------------------------------------------------===//
 423 // Stack Frame Processing methods
 424 //===----------------------------------------------------------------------===//
 425
 426 /// hasFP - Return true if the specified function should have a dedicated frame
 427 /// pointer register.  This is true if the function has variable sized allocas
 428 /// or if frame pointer elimination is disabled.
 429 bool X86RegisterInfo::hasFP(const MachineFunction &MF) const {
 430   const MachineFrameInfo *MFI = MF.getFrameInfo();
 431   const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 432
 433   return (NoFramePointerElim ||
 434           needsStackRealignment(MF) ||
 435           MFI->hasVarSizedObjects() ||
 436           MFI->isFrameAddressTaken() ||
 437           MF.getInfo<X86MachineFunctionInfo>()->getForceFramePointer() ||
 438           (MMI && MMI->callsUnwindInit()));
 439 }
 440
 441 bool X86RegisterInfo::canRealignStack(const MachineFunction &MF) const {
 442   const MachineFrameInfo *MFI = MF.getFrameInfo();
 443   return (RealignStack &&
 444           !MFI->hasVarSizedObjects());
 445 }
 446
 447 bool X86RegisterInfo::needsStackRealignment(const MachineFunction &MF) const {
 448   const MachineFrameInfo *MFI = MF.getFrameInfo();
 449   bool requiresRealignment =
 450     RealignStack && (MFI->getMaxAlignment() > StackAlign);
 451
 452   // FIXME: Currently we don't support stack realignment for functions with
 453   //        variable-sized allocas.
 454   // FIXME: Temporary disable the error - it seems to be too conservative.
 455   if (0 && requiresRealignment && MFI->hasVarSizedObjects())
 456     llvm_report_error(
 457       "Stack realignment in presense of dynamic allocas is not supported");
 458
 459   return (requiresRealignment && !MFI->hasVarSizedObjects());
 460 }
 461
 462 bool X86RegisterInfo::hasReservedCallFrame(MachineFunction &MF) const {
 463   return !MF.getFrameInfo()->hasVarSizedObjects();
 464 }
 465
 466 bool X86RegisterInfo::hasReservedSpillSlot(MachineFunction &MF, unsigned Reg,
 467                                            int &FrameIdx) const {
 468   if (Reg == FramePtr && hasFP(MF)) {
 469     FrameIdx = MF.getFrameInfo()->getObjectIndexBegin();
 470     return true;
 471   }
 472   return false;
 473 }
 474
 475 int
 476 X86RegisterInfo::getFrameIndexOffset(const MachineFunction &MF, int FI) const {
 477   const TargetFrameInfo &TFI = *MF.getTarget().getFrameInfo();
 478   const MachineFrameInfo *MFI = MF.getFrameInfo();
 479   int Offset = MFI->getObjectOffset(FI) - TFI.getOffsetOfLocalArea();
 480   uint64_t StackSize = MFI->getStackSize();
 481
 482   if (needsStackRealignment(MF)) {
 483     if (FI < 0) {
 484       // Skip the saved EBP.
 485       Offset += SlotSize;
 486     } else {
 487       unsigned Align = MFI->getObjectAlignment(FI);
 488       assert((-(Offset + StackSize)) % Align == 0);
 489       Align = 0;
 490       return Offset + StackSize;
 491     }
 492     // FIXME: Support tail calls
 493   } else {
 494     if (!hasFP(MF))
 495       return Offset + StackSize;
 496
 497     // Skip the saved EBP.
 498     Offset += SlotSize;
 499
 500     // Skip the RETADDR move area
 501     const X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 502     int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 503     if (TailCallReturnAddrDelta < 0)
 504       Offset -= TailCallReturnAddrDelta;
 505   }
 506
 507   return Offset;
 508 }
 509
 510 void X86RegisterInfo::
 511 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 512                               MachineBasicBlock::iterator I) const {
 513   if (!hasReservedCallFrame(MF)) {
 514     // If the stack pointer can be changed after prologue, turn the
 515     // adjcallstackup instruction into a 'sub ESP, <amt>' and the
 516     // adjcallstackdown instruction into 'add ESP, <amt>'
 517     // TODO: consider using push / pop instead of sub + store / add
 518     MachineInstr *Old = I;
 519     uint64_t Amount = Old->getOperand(0).getImm();
 520     if (Amount != 0) {
 521       // We need to keep the stack aligned properly.  To do this, we round the
 522       // amount of space needed for the outgoing arguments up to the next
 523       // alignment boundary.
 524       Amount = (Amount + StackAlign - 1) / StackAlign * StackAlign;
 525
 526       MachineInstr *New = 0;
 527       if (Old->getOpcode() == getCallFrameSetupOpcode()) {
 528         New = BuildMI(MF, Old->getDebugLoc(),
 529                       TII.get(Is64Bit ? X86::SUB64ri32 : X86::SUB32ri),
 530                       StackPtr)
 531           .addReg(StackPtr)
 532           .addImm(Amount);
 533       } else {
 534         assert(Old->getOpcode() == getCallFrameDestroyOpcode());
 535
 536         // Factor out the amount the callee already popped.
 537         uint64_t CalleeAmt = Old->getOperand(1).getImm();
 538         Amount -= CalleeAmt;
 539
 540       if (Amount) {
 541           unsigned Opc = (Amount < 128) ?
 542             (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 543             (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri);
 544           New = BuildMI(MF, Old->getDebugLoc(), TII.get(Opc), StackPtr)
 545             .addReg(StackPtr)
 546             .addImm(Amount);
 547         }
 548       }
 549
 550       if (New) {
 551         // The EFLAGS implicit def is dead.
 552         New->getOperand(3).setIsDead();
 553
 554         // Replace the pseudo instruction with a new instruction.
 555         MBB.insert(I, New);
 556       }
 557     }
 558   } else if (I->getOpcode() == getCallFrameDestroyOpcode()) {
 559     // If we are performing frame pointer elimination and if the callee pops
 560     // something off the stack pointer, add it back.  We do this until we have
 561     // more advanced stack pointer tracking ability.
 562     if (uint64_t CalleeAmt = I->getOperand(1).getImm()) {
 563       unsigned Opc = (CalleeAmt < 128) ?
 564         (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 565         (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri);
 566       MachineInstr *Old = I;
 567       MachineInstr *New =
 568         BuildMI(MF, Old->getDebugLoc(), TII.get(Opc),
 569                 StackPtr)
 570           .addReg(StackPtr)
 571           .addImm(CalleeAmt);
 572
 573       // The EFLAGS implicit def is dead.
 574       New->getOperand(3).setIsDead();
 575       MBB.insert(I, New);
 576     }
 577   }
 578
 579   MBB.erase(I);
 580 }
 581
 582 unsigned
 583 X86RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 584                                      int SPAdj, int *Value,
 585                                      RegScavenger *RS) const{
 586   assert(SPAdj == 0 && "Unexpected");
 587
 588   unsigned i = 0;
 589   MachineInstr &MI = *II;
 590   MachineFunction &MF = *MI.getParent()->getParent();
 591
 592   while (!MI.getOperand(i).isFI()) {
 593     ++i;
 594     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 595   }
 596
 597   int FrameIndex = MI.getOperand(i).getIndex();
 598   unsigned BasePtr;
 599
 600   if (needsStackRealignment(MF))
 601     BasePtr = (FrameIndex < 0 ? FramePtr : StackPtr);
 602   else
 603     BasePtr = (hasFP(MF) ? FramePtr : StackPtr);
 604
 605   // This must be part of a four operand memory reference.  Replace the
 606   // FrameIndex with base register with EBP.  Add an offset to the offset.
 607   MI.getOperand(i).ChangeToRegister(BasePtr, false);
 608
 609   // Now add the frame object offset to the offset from EBP.
 610   if (MI.getOperand(i+3).isImm()) {
 611     // Offset is a 32-bit integer.
 612     int Offset = getFrameIndexOffset(MF, FrameIndex) +
 613       (int)(MI.getOperand(i + 3).getImm());
 614
 615     MI.getOperand(i + 3).ChangeToImmediate(Offset);
 616   } else {
 617     // Offset is symbolic. This is extremely rare.
 618     uint64_t Offset = getFrameIndexOffset(MF, FrameIndex) +
 619                       (uint64_t)MI.getOperand(i+3).getOffset();
 620     MI.getOperand(i+3).setOffset(Offset);
 621   }
 622   return 0;
 623 }
 624
 625 void
 626 X86RegisterInfo::processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 627                                                       RegScavenger *RS) const {
 628   MachineFrameInfo *MFI = MF.getFrameInfo();
 629
 630   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 631   int32_t TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 632
 633   if (TailCallReturnAddrDelta < 0) {
 634     // create RETURNADDR area
 635     //   arg
 636     //   arg
 637     //   RETADDR
 638     //   { ...
 639     //     RETADDR area
 640     //     ...
 641     //   }
 642     //   [EBP]
 643     MFI->CreateFixedObject(-TailCallReturnAddrDelta,
 644                            (-1U*SlotSize)+TailCallReturnAddrDelta,
 645                            true, false);
 646   }
 647
 648   if (hasFP(MF)) {
 649     assert((TailCallReturnAddrDelta <= 0) &&
 650            "The Delta should always be zero or negative");
 651     const TargetFrameInfo &TFI = *MF.getTarget().getFrameInfo();
 652
 653     // Create a frame entry for the EBP register that must be saved.
 654     int FrameIdx = MFI->CreateFixedObject(SlotSize,
 655                                           -(int)SlotSize +
 656                                           TFI.getOffsetOfLocalArea() +
 657                                           TailCallReturnAddrDelta,
 658                                           true, false);
 659     assert(FrameIdx == MFI->getObjectIndexBegin() &&
 660            "Slot for EBP register must be last in order to be found!");
 661     FrameIdx = 0;
 662   }
 663 }
 664
 665 /// emitSPUpdate - Emit a series of instructions to increment / decrement the
 666 /// stack pointer by a constant value.
 667 static
 668 void emitSPUpdate(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 669                   unsigned StackPtr, int64_t NumBytes, bool Is64Bit,
 670                   const TargetInstrInfo &TII) {
 671   bool isSub = NumBytes < 0;
 672   uint64_t Offset = isSub ? -NumBytes : NumBytes;
 673   unsigned Opc = isSub
 674     ? ((Offset < 128) ?
 675        (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 676        (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri))
 677     : ((Offset < 128) ?
 678        (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 679        (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri));
 680   uint64_t Chunk = (1LL << 31) - 1;
 681   DebugLoc DL = MBB.findDebugLoc(MBBI);
 682
 683   while (Offset) {
 684     uint64_t ThisVal = (Offset > Chunk) ? Chunk : Offset;
 685     MachineInstr *MI =
 686       BuildMI(MBB, MBBI, DL, TII.get(Opc), StackPtr)
 687         .addReg(StackPtr)
 688         .addImm(ThisVal);
 689     MI->getOperand(3).setIsDead(); // The EFLAGS implicit def is dead.
 690     Offset -= ThisVal;
 691   }
 692 }
 693
 694 /// mergeSPUpdatesUp - Merge two stack-manipulating instructions upper iterator.
 695 static
 696 void mergeSPUpdatesUp(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 697                       unsigned StackPtr, uint64_t *NumBytes = NULL) {
 698   if (MBBI == MBB.begin()) return;
 699
 700   MachineBasicBlock::iterator PI = prior(MBBI);
 701   unsigned Opc = PI->getOpcode();
 702   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 703        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 704       PI->getOperand(0).getReg() == StackPtr) {
 705     if (NumBytes)
 706       *NumBytes += PI->getOperand(2).getImm();
 707     MBB.erase(PI);
 708   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 709               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 710              PI->getOperand(0).getReg() == StackPtr) {
 711     if (NumBytes)
 712       *NumBytes -= PI->getOperand(2).getImm();
 713     MBB.erase(PI);
 714   }
 715 }
 716
 717 /// mergeSPUpdatesUp - Merge two stack-manipulating instructions lower iterator.
 718 static
 719 void mergeSPUpdatesDown(MachineBasicBlock &MBB,
 720                         MachineBasicBlock::iterator &MBBI,
 721                         unsigned StackPtr, uint64_t *NumBytes = NULL) {
 722   // FIXME: THIS ISN'T RUN!!!
 723   return;
 724
 725   if (MBBI == MBB.end()) return;
 726
 727   MachineBasicBlock::iterator NI = llvm::next(MBBI);
 728   if (NI == MBB.end()) return;
 729
 730   unsigned Opc = NI->getOpcode();
 731   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 732        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 733       NI->getOperand(0).getReg() == StackPtr) {
 734     if (NumBytes)
 735       *NumBytes -= NI->getOperand(2).getImm();
 736     MBB.erase(NI);
 737     MBBI = NI;
 738   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 739               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 740              NI->getOperand(0).getReg() == StackPtr) {
 741     if (NumBytes)
 742       *NumBytes += NI->getOperand(2).getImm();
 743     MBB.erase(NI);
 744     MBBI = NI;
 745   }
 746 }
 747
 748 /// mergeSPUpdates - Checks the instruction before/after the passed
 749 /// instruction. If it is an ADD/SUB instruction it is deleted argument and the
 750 /// stack adjustment is returned as a positive value for ADD and a negative for
 751 /// SUB.
 752 static int mergeSPUpdates(MachineBasicBlock &MBB,
 753                            MachineBasicBlock::iterator &MBBI,
 754                            unsigned StackPtr,
 755                            bool doMergeWithPrevious) {
 756   if ((doMergeWithPrevious && MBBI == MBB.begin()) ||
 757       (!doMergeWithPrevious && MBBI == MBB.end()))
 758     return 0;
 759
 760   MachineBasicBlock::iterator PI = doMergeWithPrevious ? prior(MBBI) : MBBI;
 761   MachineBasicBlock::iterator NI = doMergeWithPrevious ? 0 : llvm::next(MBBI);
 762   unsigned Opc = PI->getOpcode();
 763   int Offset = 0;
 764
 765   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 766        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 767       PI->getOperand(0).getReg() == StackPtr){
 768     Offset += PI->getOperand(2).getImm();
 769     MBB.erase(PI);
 770     if (!doMergeWithPrevious) MBBI = NI;
 771   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 772               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 773              PI->getOperand(0).getReg() == StackPtr) {
 774     Offset -= PI->getOperand(2).getImm();
 775     MBB.erase(PI);
 776     if (!doMergeWithPrevious) MBBI = NI;
 777   }
 778
 779   return Offset;
 780 }
 781
 782 void X86RegisterInfo::emitCalleeSavedFrameMoves(MachineFunction &MF,
 783                                                 unsigned LabelId,
 784                                                 unsigned FramePtr) const {
 785   MachineFrameInfo *MFI = MF.getFrameInfo();
 786   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 787   if (!MMI) return;
 788
 789   // Add callee saved registers to move list.
 790   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 791   if (CSI.empty()) return;
 792
 793   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 794   const TargetData *TD = MF.getTarget().getTargetData();
 795   bool HasFP = hasFP(MF);
 796
 797   // Calculate amount of bytes used for return address storing.
 798   int stackGrowth =
 799     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 800      TargetFrameInfo::StackGrowsUp ?
 801      TD->getPointerSize() : -TD->getPointerSize());
 802
 803   // FIXME: This is dirty hack. The code itself is pretty mess right now.
 804   // It should be rewritten from scratch and generalized sometimes.
 805
 806   // Determine maximum offset (minumum due to stack growth).
 807   int64_t MaxOffset = 0;
 808   for (std::vector<CalleeSavedInfo>::const_iterator
 809          I = CSI.begin(), E = CSI.end(); I != E; ++I)
 810     MaxOffset = std::min(MaxOffset,
 811                          MFI->getObjectOffset(I->getFrameIdx()));
 812
 813   // Calculate offsets.
 814   int64_t saveAreaOffset = (HasFP ? 3 : 2) * stackGrowth;
 815   for (std::vector<CalleeSavedInfo>::const_iterator
 816          I = CSI.begin(), E = CSI.end(); I != E; ++I) {
 817     int64_t Offset = MFI->getObjectOffset(I->getFrameIdx());
 818     unsigned Reg = I->getReg();
 819     Offset = MaxOffset - Offset + saveAreaOffset;
 820
 821     // Don't output a new machine move if we're re-saving the frame
 822     // pointer. This happens when the PrologEpilogInserter has inserted an extra
 823     // "PUSH" of the frame pointer -- the "emitPrologue" method automatically
 824     // generates one when frame pointers are used. If we generate a "machine
 825     // move" for this extra "PUSH", the linker will lose track of the fact that
 826     // the frame pointer should have the value of the first "PUSH" when it's
 827     // trying to unwind.
 828     //
 829     // FIXME: This looks inelegant. It's possibly correct, but it's covering up
 830     //        another bug. I.e., one where we generate a prolog like this:
 831     //
 832     //          pushl  %ebp
 833     //          movl   %esp, %ebp
 834     //          pushl  %ebp
 835     //          pushl  %esi
 836     //           ...
 837     //
 838     //        The immediate re-push of EBP is unnecessary. At the least, it's an
 839     //        optimization bug. EBP can be used as a scratch register in certain
 840     //        cases, but probably not when we have a frame pointer.
 841     if (HasFP && FramePtr == Reg)
 842       continue;
 843
 844     MachineLocation CSDst(MachineLocation::VirtualFP, Offset);
 845     MachineLocation CSSrc(Reg);
 846     Moves.push_back(MachineMove(LabelId, CSDst, CSSrc));
 847   }
 848 }
 849
 850 /// emitPrologue - Push callee-saved registers onto the stack, which
 851 /// automatically adjust the stack pointer. Adjust the stack pointer to allocate
 852 /// space for local variables. Also emit labels used by the exception handler to
 853 /// generate the exception handling frames.
 854 void X86RegisterInfo::emitPrologue(MachineFunction &MF) const {
 855   MachineBasicBlock &MBB = MF.front(); // Prologue goes in entry BB.
 856   MachineBasicBlock::iterator MBBI = MBB.begin();
 857   MachineFrameInfo *MFI = MF.getFrameInfo();
 858   const Function *Fn = MF.getFunction();
 859   const X86Subtarget *Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 860   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 861   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 862   bool needsFrameMoves = (MMI && MMI->hasDebugInfo()) ||
 863                           !Fn->doesNotThrow() || UnwindTablesMandatory;
 864   uint64_t MaxAlign  = MFI->getMaxAlignment(); // Desired stack alignment.
 865   uint64_t StackSize = MFI->getStackSize();    // Number of bytes to allocate.
 866   bool HasFP = hasFP(MF);
 867   DebugLoc DL;
 868
 869   // Add RETADDR move area to callee saved frame size.
 870   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 871   if (TailCallReturnAddrDelta < 0)
 872     X86FI->setCalleeSavedFrameSize(
 873       X86FI->getCalleeSavedFrameSize() - TailCallReturnAddrDelta);
 874
 875   // If this is x86-64 and the Red Zone is not disabled, if we are a leaf
 876   // function, and use up to 128 bytes of stack space, don't have a frame
 877   // pointer, calls, or dynamic alloca then we do not need to adjust the
 878   // stack pointer (we fit in the Red Zone).
 879   if (Is64Bit && !Fn->hasFnAttr(Attribute::NoRedZone) &&
 880       !needsStackRealignment(MF) &&
 881       !MFI->hasVarSizedObjects() &&                // No dynamic alloca.
 882       !MFI->hasCalls() &&                          // No calls.
 883       !Subtarget->isTargetWin64()) {               // Win64 has no Red Zone
 884     uint64_t MinSize = X86FI->getCalleeSavedFrameSize();
 885     if (HasFP) MinSize += SlotSize;
 886     StackSize = std::max(MinSize, StackSize > 128 ? StackSize - 128 : 0);
 887     MFI->setStackSize(StackSize);
 888   } else if (Subtarget->isTargetWin64()) {
 889     // We need to always allocate 32 bytes as register spill area.
 890     // FIXME: We might reuse these 32 bytes for leaf functions.
 891     StackSize += 32;
 892     MFI->setStackSize(StackSize);
 893   }
 894
 895   // Insert stack pointer adjustment for later moving of return addr.  Only
 896   // applies to tail call optimized functions where the callee argument stack
 897   // size is bigger than the callers.
 898   if (TailCallReturnAddrDelta < 0) {
 899     MachineInstr *MI =
 900       BuildMI(MBB, MBBI, DL, TII.get(Is64Bit? X86::SUB64ri32 : X86::SUB32ri),
 901               StackPtr)
 902         .addReg(StackPtr)
 903         .addImm(-TailCallReturnAddrDelta);
 904     MI->getOperand(3).setIsDead(); // The EFLAGS implicit def is dead.
 905   }
 906
 907   // Mapping for machine moves:
 908   //
 909   //   DST: VirtualFP AND
 910   //        SRC: VirtualFP              => DW_CFA_def_cfa_offset
 911   //        ELSE                        => DW_CFA_def_cfa
 912   //
 913   //   SRC: VirtualFP AND
 914   //        DST: Register               => DW_CFA_def_cfa_register
 915   //
 916   //   ELSE
 917   //        OFFSET < 0                  => DW_CFA_offset_extended_sf
 918   //        REG < 64                    => DW_CFA_offset + Reg
 919   //        ELSE                        => DW_CFA_offset_extended
 920
 921   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 922   const TargetData *TD = MF.getTarget().getTargetData();
 923   uint64_t NumBytes = 0;
 924   int stackGrowth =
 925     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 926      TargetFrameInfo::StackGrowsUp ?
 927        TD->getPointerSize() : -TD->getPointerSize());
 928
 929   if (HasFP) {
 930     // Calculate required stack adjustment.
 931     uint64_t FrameSize = StackSize - SlotSize;
 932     if (needsStackRealignment(MF))
 933       FrameSize = (FrameSize + MaxAlign - 1) / MaxAlign * MaxAlign;
 934
 935     NumBytes = FrameSize - X86FI->getCalleeSavedFrameSize();
 936
 937     // Get the offset of the stack slot for the EBP register, which is
 938     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 939     // Update the frame offset adjustment.
 940     MFI->setOffsetAdjustment(-NumBytes);
 941
 942     // Save EBP/RBP into the appropriate stack slot.
 943     BuildMI(MBB, MBBI, DL, TII.get(Is64Bit ? X86::PUSH64r : X86::PUSH32r))
 944       .addReg(FramePtr, RegState::Kill);
 945
 946     if (needsFrameMoves) {
 947       // Mark the place where EBP/RBP was saved.
 948       unsigned FrameLabelId = MMI->NextLabelID();
 949       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(FrameLabelId);
 950
 951       // Define the current CFA rule to use the provided offset.
 952       if (StackSize) {
 953         MachineLocation SPDst(MachineLocation::VirtualFP);
 954         MachineLocation SPSrc(MachineLocation::VirtualFP, 2 * stackGrowth);
 955         Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 956       } else {
 957         // FIXME: Verify & implement for FP
 958         MachineLocation SPDst(StackPtr);
 959         MachineLocation SPSrc(StackPtr, stackGrowth);
 960         Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 961       }
 962
 963       // Change the rule for the FramePtr to be an "offset" rule.
 964       MachineLocation FPDst(MachineLocation::VirtualFP,
 965                             2 * stackGrowth);
 966       MachineLocation FPSrc(FramePtr);
 967       Moves.push_back(MachineMove(FrameLabelId, FPDst, FPSrc));
 968     }
 969
 970     // Update EBP with the new base value...
 971     BuildMI(MBB, MBBI, DL,
 972             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), FramePtr)
 973         .addReg(StackPtr);
 974
 975     if (needsFrameMoves) {
 976       // Mark effective beginning of when frame pointer becomes valid.
 977       unsigned FrameLabelId = MMI->NextLabelID();
 978       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(FrameLabelId);
 979
 980       // Define the current CFA to use the EBP/RBP register.
 981       MachineLocation FPDst(FramePtr);
 982       MachineLocation FPSrc(MachineLocation::VirtualFP);
 983       Moves.push_back(MachineMove(FrameLabelId, FPDst, FPSrc));
 984     }
 985
 986     // Mark the FramePtr as live-in in every block except the entry.
 987     for (MachineFunction::iterator I = llvm::next(MF.begin()), E = MF.end();
 988          I != E; ++I)
 989       I->addLiveIn(FramePtr);
 990
 991     // Realign stack
 992     if (needsStackRealignment(MF)) {
 993       MachineInstr *MI =
 994         BuildMI(MBB, MBBI, DL,
 995                 TII.get(Is64Bit ? X86::AND64ri32 : X86::AND32ri),
 996                 StackPtr).addReg(StackPtr).addImm(-MaxAlign);
 997
 998       // The EFLAGS implicit def is dead.
 999       MI->getOperand(3).setIsDead();
1000     }
1001   } else {
1002     NumBytes = StackSize - X86FI->getCalleeSavedFrameSize();
1003   }
1004
1005   // Skip the callee-saved push instructions.
1006   bool PushedRegs = false;
1007   int StackOffset = 2 * stackGrowth;
1008
1009   while (MBBI != MBB.end() &&
1010          (MBBI->getOpcode() == X86::PUSH32r ||
1011           MBBI->getOpcode() == X86::PUSH64r)) {
1012     PushedRegs = true;
1013     ++MBBI;
1014
1015     if (!HasFP && needsFrameMoves) {
1016       // Mark callee-saved push instruction.
1017       unsigned LabelId = MMI->NextLabelID();
1018       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(LabelId);
1019
1020       // Define the current CFA rule to use the provided offset.
1021       unsigned Ptr = StackSize ?
1022         MachineLocation::VirtualFP : StackPtr;
1023       MachineLocation SPDst(Ptr);
1024       MachineLocation SPSrc(Ptr, StackOffset);
1025       Moves.push_back(MachineMove(LabelId, SPDst, SPSrc));
1026       StackOffset += stackGrowth;
1027     }
1028   }
1029
1030   DL = MBB.findDebugLoc(MBBI);
1031
1032   // Adjust stack pointer: ESP -= numbytes.
1033   if (NumBytes >= 4096 && Subtarget->isTargetCygMing()) {
1034     // Check, whether EAX is livein for this function.
1035     bool isEAXAlive = false;
1036     for (MachineRegisterInfo::livein_iterator
1037            II = MF.getRegInfo().livein_begin(),
1038            EE = MF.getRegInfo().livein_end(); (II != EE) && !isEAXAlive; ++II) {
1039       unsigned Reg = II->first;
1040       isEAXAlive = (Reg == X86::EAX || Reg == X86::AX ||
1041                     Reg == X86::AH || Reg == X86::AL);
1042     }
1043
1044     // Function prologue calls _alloca to probe the stack when allocating more
1045     // than 4k bytes in one go. Touching the stack at 4K increments is necessary
1046     // to ensure that the guard pages used by the OS virtual memory manager are
1047     // allocated in correct sequence.
1048     if (!isEAXAlive) {
1049       BuildMI(MBB, MBBI, DL, TII.get(X86::MOV32ri), X86::EAX)
1050         .addImm(NumBytes);
1051       BuildMI(MBB, MBBI, DL, TII.get(X86::CALLpcrel32))
1052         .addExternalSymbol("_alloca");
1053     } else {
1054       // Save EAX
1055       BuildMI(MBB, MBBI, DL, TII.get(X86::PUSH32r))
1056         .addReg(X86::EAX, RegState::Kill);
1057
1058       // Allocate NumBytes-4 bytes on stack. We'll also use 4 already
1059       // allocated bytes for EAX.
1060       BuildMI(MBB, MBBI, DL, TII.get(X86::MOV32ri), X86::EAX)
1061         .addImm(NumBytes - 4);
1062       BuildMI(MBB, MBBI, DL, TII.get(X86::CALLpcrel32))
1063         .addExternalSymbol("_alloca");
1064
1065       // Restore EAX
1066       MachineInstr *MI = addRegOffset(BuildMI(MF, DL, TII.get(X86::MOV32rm),
1067                                               X86::EAX),
1068                                       StackPtr, false, NumBytes - 4);
1069       MBB.insert(MBBI, MI);
1070     }
1071   } else if (NumBytes) {
1072     // If there is an SUB32ri of ESP immediately before this instruction, merge
1073     // the two. This can be the case when tail call elimination is enabled and
1074     // the callee has more arguments then the caller.
1075     NumBytes -= mergeSPUpdates(MBB, MBBI, StackPtr, true);
1076
1077     // If there is an ADD32ri or SUB32ri of ESP immediately after this
1078     // instruction, merge the two instructions.
1079     mergeSPUpdatesDown(MBB, MBBI, StackPtr, &NumBytes);
1080
1081     if (NumBytes)
1082       emitSPUpdate(MBB, MBBI, StackPtr, -(int64_t)NumBytes, Is64Bit, TII);
1083   }
1084
1085   if ((NumBytes || PushedRegs) && needsFrameMoves) {
1086     // Mark end of stack pointer adjustment.
1087     unsigned LabelId = MMI->NextLabelID();
1088     BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(LabelId);
1089
1090     if (!HasFP && NumBytes) {
1091       // Define the current CFA rule to use the provided offset.
1092       if (StackSize) {
1093         MachineLocation SPDst(MachineLocation::VirtualFP);
1094         MachineLocation SPSrc(MachineLocation::VirtualFP,
1095                               -StackSize + stackGrowth);
1096         Moves.push_back(MachineMove(LabelId, SPDst, SPSrc));
1097       } else {
1098         // FIXME: Verify & implement for FP
1099         MachineLocation SPDst(StackPtr);
1100         MachineLocation SPSrc(StackPtr, stackGrowth);
1101         Moves.push_back(MachineMove(LabelId, SPDst, SPSrc));
1102       }
1103     }
1104
1105     // Emit DWARF info specifying the offsets of the callee-saved registers.
1106     if (PushedRegs)
1107       emitCalleeSavedFrameMoves(MF, LabelId, HasFP ? FramePtr : StackPtr);
1108   }
1109 }
1110
1111 void X86RegisterInfo::emitEpilogue(MachineFunction &MF,
1112                                    MachineBasicBlock &MBB) const {
1113   const MachineFrameInfo *MFI = MF.getFrameInfo();
1114   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
1115   MachineBasicBlock::iterator MBBI = prior(MBB.end());
1116   unsigned RetOpcode = MBBI->getOpcode();
1117   DebugLoc DL = MBBI->getDebugLoc();
1118
1119   switch (RetOpcode) {
1120   default:
1121     llvm_unreachable("Can only insert epilog into returning blocks");
1122   case X86::RET:
1123   case X86::RETI:
1124   case X86::TCRETURNdi:
1125   case X86::TCRETURNri:
1126   case X86::TCRETURNri64:
1127   case X86::TCRETURNdi64:
1128   case X86::EH_RETURN:
1129   case X86::EH_RETURN64:
1130   case X86::TAILJMPd:
1131   case X86::TAILJMPr:
1132   case X86::TAILJMPm:
1133     break;  // These are ok
1134   }
1135
1136   // Get the number of bytes to allocate from the FrameInfo.
1137   uint64_t StackSize = MFI->getStackSize();
1138   uint64_t MaxAlign  = MFI->getMaxAlignment();
1139   unsigned CSSize = X86FI->getCalleeSavedFrameSize();
1140   uint64_t NumBytes = 0;
1141
1142   if (hasFP(MF)) {
1143     // Calculate required stack adjustment.
1144     uint64_t FrameSize = StackSize - SlotSize;
1145     if (needsStackRealignment(MF))
1146       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
1147
1148     NumBytes = FrameSize - CSSize;
1149
1150     // Pop EBP.
1151     BuildMI(MBB, MBBI, DL,
1152             TII.get(Is64Bit ? X86::POP64r : X86::POP32r), FramePtr);
1153   } else {
1154     NumBytes = StackSize - CSSize;
1155   }
1156
1157   // Skip the callee-saved pop instructions.
1158   MachineBasicBlock::iterator LastCSPop = MBBI;
1159   while (MBBI != MBB.begin()) {
1160     MachineBasicBlock::iterator PI = prior(MBBI);
1161     unsigned Opc = PI->getOpcode();
1162
1163     if (Opc != X86::POP32r && Opc != X86::POP64r &&
1164         !PI->getDesc().isTerminator())
1165       break;
1166
1167     --MBBI;
1168   }
1169
1170   DL = MBBI->getDebugLoc();
1171
1172   // If there is an ADD32ri or SUB32ri of ESP immediately before this
1173   // instruction, merge the two instructions.
1174   if (NumBytes || MFI->hasVarSizedObjects())
1175     mergeSPUpdatesUp(MBB, MBBI, StackPtr, &NumBytes);
1176
1177   // If dynamic alloca is used, then reset esp to point to the last callee-saved
1178   // slot before popping them off! Same applies for the case, when stack was
1179   // realigned.
1180   if (needsStackRealignment(MF)) {
1181     // We cannot use LEA here, because stack pointer was realigned. We need to
1182     // deallocate local frame back.
1183     if (CSSize) {
1184       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
1185       MBBI = prior(LastCSPop);
1186     }
1187
1188     BuildMI(MBB, MBBI, DL,
1189             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
1190             StackPtr).addReg(FramePtr);
1191   } else if (MFI->hasVarSizedObjects()) {
1192     if (CSSize) {
1193       unsigned Opc = Is64Bit ? X86::LEA64r : X86::LEA32r;
1194       MachineInstr *MI =
1195         addLeaRegOffset(BuildMI(MF, DL, TII.get(Opc), StackPtr),
1196                         FramePtr, false, -CSSize);
1197       MBB.insert(MBBI, MI);
1198     } else {
1199       BuildMI(MBB, MBBI, DL,
1200               TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), StackPtr)
1201         .addReg(FramePtr);
1202     }
1203   } else if (NumBytes) {
1204     // Adjust stack pointer back: ESP += numbytes.
1205     emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
1206   }
1207
1208   // We're returning from function via eh_return.
1209   if (RetOpcode == X86::EH_RETURN || RetOpcode == X86::EH_RETURN64) {
1210     MBBI = prior(MBB.end());
1211     MachineOperand &DestAddr  = MBBI->getOperand(0);
1212     assert(DestAddr.isReg() && "Offset should be in register!");
1213     BuildMI(MBB, MBBI, DL,
1214             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
1215             StackPtr).addReg(DestAddr.getReg());
1216   } else if (RetOpcode == X86::TCRETURNri || RetOpcode == X86::TCRETURNdi ||
1217              RetOpcode== X86::TCRETURNri64 || RetOpcode == X86::TCRETURNdi64) {
1218     // Tail call return: adjust the stack pointer and jump to callee.
1219     MBBI = prior(MBB.end());
1220     MachineOperand &JumpTarget = MBBI->getOperand(0);
1221     MachineOperand &StackAdjust = MBBI->getOperand(1);
1222     assert(StackAdjust.isImm() && "Expecting immediate value.");
1223
1224     // Adjust stack pointer.
1225     int StackAdj = StackAdjust.getImm();
1226     int MaxTCDelta = X86FI->getTCReturnAddrDelta();
1227     int Offset = 0;
1228     assert(MaxTCDelta <= 0 && "MaxTCDelta should never be positive");
1229
1230     // Incoporate the retaddr area.
1231     Offset = StackAdj-MaxTCDelta;
1232     assert(Offset >= 0 && "Offset should never be negative");
1233
1234     if (Offset) {
1235       // Check for possible merge with preceeding ADD instruction.
1236       Offset += mergeSPUpdates(MBB, MBBI, StackPtr, true);
1237       emitSPUpdate(MBB, MBBI, StackPtr, Offset, Is64Bit, TII);
1238     }
1239
1240     // Jump to label or value in register.
1241     if (RetOpcode == X86::TCRETURNdi|| RetOpcode == X86::TCRETURNdi64) {
1242       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPd)).
1243         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset(),
1244                          JumpTarget.getTargetFlags());
1245     } else if (RetOpcode == X86::TCRETURNri64) {
1246       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPr64), JumpTarget.getReg());
1247     } else {
1248       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPr), JumpTarget.getReg());
1249     }
1250
1251     MachineInstr *NewMI = prior(MBBI);
1252     for (unsigned i = 2, e = MBBI->getNumOperands(); i != e; ++i)
1253       NewMI->addOperand(MBBI->getOperand(i));
1254
1255     // Delete the pseudo instruction TCRETURN.
1256     MBB.erase(MBBI);
1257   } else if ((RetOpcode == X86::RET || RetOpcode == X86::RETI) &&
1258              (X86FI->getTCReturnAddrDelta() < 0)) {
1259     // Add the return addr area delta back since we are not tail calling.
1260     int delta = -1*X86FI->getTCReturnAddrDelta();
1261     MBBI = prior(MBB.end());
1262
1263     // Check for possible merge with preceeding ADD instruction.
1264     delta += mergeSPUpdates(MBB, MBBI, StackPtr, true);
1265     emitSPUpdate(MBB, MBBI, StackPtr, delta, Is64Bit, TII);
1266   }
1267 }
1268
1269 unsigned X86RegisterInfo::getRARegister() const {
1270   return Is64Bit ? X86::RIP     // Should have dwarf #16.
1271                  : X86::EIP;    // Should have dwarf #8.
1272 }
1273
1274 unsigned X86RegisterInfo::getFrameRegister(const MachineFunction &MF) const {
1275   return hasFP(MF) ? FramePtr : StackPtr;
1276 }
1277
1278 void
1279 X86RegisterInfo::getInitialFrameState(std::vector<MachineMove> &Moves) const {
1280   // Calculate amount of bytes used for return address storing
1281   int stackGrowth = (Is64Bit ? -8 : -4);
1282
1283   // Initial state of the frame pointer is esp+4.
1284   MachineLocation Dst(MachineLocation::VirtualFP);
1285   MachineLocation Src(StackPtr, stackGrowth);
1286   Moves.push_back(MachineMove(0, Dst, Src));
1287
1288   // Add return address to move list
1289   MachineLocation CSDst(StackPtr, stackGrowth);
1290   MachineLocation CSSrc(getRARegister());
1291   Moves.push_back(MachineMove(0, CSDst, CSSrc));
1292 }
1293
1294 unsigned X86RegisterInfo::getEHExceptionRegister() const {
1295   llvm_unreachable("What is the exception register");
1296   return 0;
1297 }
1298
1299 unsigned X86RegisterInfo::getEHHandlerRegister() const {
1300   llvm_unreachable("What is the exception handler register");
1301   return 0;
1302 }
1303
1304 namespace llvm {
1305 unsigned getX86SubSuperRegister(unsigned Reg, EVT VT, bool High) {
1306   switch (VT.getSimpleVT().SimpleTy) {
1307   default: return Reg;
1308   case MVT::i8:
1309     if (High) {
1310       switch (Reg) {
1311       default: return 0;
1312       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1313         return X86::AH;
1314       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1315         return X86::DH;
1316       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1317         return X86::CH;
1318       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1319         return X86::BH;
1320       }
1321     } else {
1322       switch (Reg) {
1323       default: return 0;
1324       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1325         return X86::AL;
1326       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1327         return X86::DL;
1328       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1329         return X86::CL;
1330       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1331         return X86::BL;
1332       case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1333         return X86::SIL;
1334       case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1335         return X86::DIL;
1336       case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1337         return X86::BPL;
1338       case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1339         return X86::SPL;
1340       case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1341         return X86::R8B;
1342       case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1343         return X86::R9B;
1344       case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1345         return X86::R10B;
1346       case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1347         return X86::R11B;
1348       case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1349         return X86::R12B;
1350       case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1351         return X86::R13B;
1352       case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1353         return X86::R14B;
1354       case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1355         return X86::R15B;
1356       }
1357     }
1358   case MVT::i16:
1359     switch (Reg) {
1360     default: return Reg;
1361     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1362       return X86::AX;
1363     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1364       return X86::DX;
1365     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1366       return X86::CX;
1367     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1368       return X86::BX;
1369     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1370       return X86::SI;
1371     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1372       return X86::DI;
1373     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1374       return X86::BP;
1375     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1376       return X86::SP;
1377     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1378       return X86::R8W;
1379     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1380       return X86::R9W;
1381     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1382       return X86::R10W;
1383     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1384       return X86::R11W;
1385     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1386       return X86::R12W;
1387     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1388       return X86::R13W;
1389     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1390       return X86::R14W;
1391     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1392       return X86::R15W;
1393     }
1394   case MVT::i32:
1395     switch (Reg) {
1396     default: return Reg;
1397     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1398       return X86::EAX;
1399     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1400       return X86::EDX;
1401     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1402       return X86::ECX;
1403     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1404       return X86::EBX;
1405     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1406       return X86::ESI;
1407     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1408       return X86::EDI;
1409     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1410       return X86::EBP;
1411     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1412       return X86::ESP;
1413     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1414       return X86::R8D;
1415     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1416       return X86::R9D;
1417     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1418       return X86::R10D;
1419     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1420       return X86::R11D;
1421     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1422       return X86::R12D;
1423     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1424       return X86::R13D;
1425     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1426       return X86::R14D;
1427     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1428       return X86::R15D;
1429     }
1430   case MVT::i64:
1431     switch (Reg) {
1432     default: return Reg;
1433     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1434       return X86::RAX;
1435     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1436       return X86::RDX;
1437     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1438       return X86::RCX;
1439     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1440       return X86::RBX;
1441     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1442       return X86::RSI;
1443     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1444       return X86::RDI;
1445     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1446       return X86::RBP;
1447     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1448       return X86::RSP;
1449     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1450       return X86::R8;
1451     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1452       return X86::R9;
1453     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1454       return X86::R10;
1455     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1456       return X86::R11;
1457     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1458       return X86::R12;
1459     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1460       return X86::R13;
1461     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1462       return X86::R14;
1463     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1464       return X86::R15;
1465     }
1466   }
1467
1468   return Reg;
1469 }
1470 }
1471
1472 #include "X86GenRegisterInfo.inc"