lib/Target/X86/X86RegisterInfo.cpp

   1 //===- X86RegisterInfo.cpp - X86 Register Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the TargetRegisterInfo class.
  11 // This file is responsible for the frame pointer elimination optimization
  12 // on X86.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "X86.h"
  17 #include "X86RegisterInfo.h"
  18 #include "X86InstrBuilder.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86Subtarget.h"
  21 #include "X86TargetMachine.h"
  22 #include "llvm/Constants.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/Type.h"
  25 #include "llvm/CodeGen/ValueTypes.h"
  26 #include "llvm/CodeGen/MachineInstrBuilder.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineFunctionPass.h"
  29 #include "llvm/CodeGen/MachineFrameInfo.h"
  30 #include "llvm/CodeGen/MachineLocation.h"
  31 #include "llvm/CodeGen/MachineModuleInfo.h"
  32 #include "llvm/CodeGen/MachineRegisterInfo.h"
  33 #include "llvm/Target/TargetAsmInfo.h"
  34 #include "llvm/Target/TargetFrameInfo.h"
  35 #include "llvm/Target/TargetInstrInfo.h"
  36 #include "llvm/Target/TargetMachine.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 #include "llvm/ADT/BitVector.h"
  39 #include "llvm/ADT/STLExtras.h"
  40 #include "llvm/Support/Compiler.h"
  41 using namespace llvm;
  42
  43 X86RegisterInfo::X86RegisterInfo(X86TargetMachine &tm,
  44                                  const TargetInstrInfo &tii)
  45   : X86GenRegisterInfo(tm.getSubtarget<X86Subtarget>().is64Bit() ?
  46                          X86::ADJCALLSTACKDOWN64 :
  47                          X86::ADJCALLSTACKDOWN32,
  48                        tm.getSubtarget<X86Subtarget>().is64Bit() ?
  49                          X86::ADJCALLSTACKUP64 :
  50                          X86::ADJCALLSTACKUP32),
  51     TM(tm), TII(tii) {
  52   // Cache some information.
  53   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  54   Is64Bit = Subtarget->is64Bit();
  55   IsWin64 = Subtarget->isTargetWin64();
  56   StackAlign = TM.getFrameInfo()->getStackAlignment();
  57   if (Is64Bit) {
  58     SlotSize = 8;
  59     StackPtr = X86::RSP;
  60     FramePtr = X86::RBP;
  61   } else {
  62     SlotSize = 4;
  63     StackPtr = X86::ESP;
  64     FramePtr = X86::EBP;
  65   }
  66 }
  67
  68 // getDwarfRegNum - This function maps LLVM register identifiers to the
  69 // Dwarf specific numbering, used in debug info and exception tables.
  70
  71 int X86RegisterInfo::getDwarfRegNum(unsigned RegNo, bool isEH) const {
  72   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  73   unsigned Flavour = DWARFFlavour::X86_64;
  74   if (!Subtarget->is64Bit()) {
  75     if (Subtarget->isTargetDarwin()) {
  76       if (isEH)
  77         Flavour = DWARFFlavour::X86_32_DarwinEH;
  78       else
  79         Flavour = DWARFFlavour::X86_32_Generic;
  80     } else if (Subtarget->isTargetCygMing()) {
  81       // Unsupported by now, just quick fallback
  82       Flavour = DWARFFlavour::X86_32_Generic;
  83     } else {
  84       Flavour = DWARFFlavour::X86_32_Generic;
  85     }
  86   }
  87
  88   return X86GenRegisterInfo::getDwarfRegNumFull(RegNo, Flavour);
  89 }
  90
  91 // getX86RegNum - This function maps LLVM register identifiers to their X86
  92 // specific numbering, which is used in various places encoding instructions.
  93 //
  94 unsigned X86RegisterInfo::getX86RegNum(unsigned RegNo) {
  95   switch(RegNo) {
  96   case X86::RAX: case X86::EAX: case X86::AX: case X86::AL: return N86::EAX;
  97   case X86::RCX: case X86::ECX: case X86::CX: case X86::CL: return N86::ECX;
  98   case X86::RDX: case X86::EDX: case X86::DX: case X86::DL: return N86::EDX;
  99   case X86::RBX: case X86::EBX: case X86::BX: case X86::BL: return N86::EBX;
 100   case X86::RSP: case X86::ESP: case X86::SP: case X86::SPL: case X86::AH:
 101     return N86::ESP;
 102   case X86::RBP: case X86::EBP: case X86::BP: case X86::BPL: case X86::CH:
 103     return N86::EBP;
 104   case X86::RSI: case X86::ESI: case X86::SI: case X86::SIL: case X86::DH:
 105     return N86::ESI;
 106   case X86::RDI: case X86::EDI: case X86::DI: case X86::DIL: case X86::BH:
 107     return N86::EDI;
 108
 109   case X86::R8:  case X86::R8D:  case X86::R8W:  case X86::R8B:
 110     return N86::EAX;
 111   case X86::R9:  case X86::R9D:  case X86::R9W:  case X86::R9B:
 112     return N86::ECX;
 113   case X86::R10: case X86::R10D: case X86::R10W: case X86::R10B:
 114     return N86::EDX;
 115   case X86::R11: case X86::R11D: case X86::R11W: case X86::R11B:
 116     return N86::EBX;
 117   case X86::R12: case X86::R12D: case X86::R12W: case X86::R12B:
 118     return N86::ESP;
 119   case X86::R13: case X86::R13D: case X86::R13W: case X86::R13B:
 120     return N86::EBP;
 121   case X86::R14: case X86::R14D: case X86::R14W: case X86::R14B:
 122     return N86::ESI;
 123   case X86::R15: case X86::R15D: case X86::R15W: case X86::R15B:
 124     return N86::EDI;
 125
 126   case X86::ST0: case X86::ST1: case X86::ST2: case X86::ST3:
 127   case X86::ST4: case X86::ST5: case X86::ST6: case X86::ST7:
 128     return RegNo-X86::ST0;
 129
 130   case X86::XMM0: case X86::XMM8: case X86::MM0:
 131     return 0;
 132   case X86::XMM1: case X86::XMM9: case X86::MM1:
 133     return 1;
 134   case X86::XMM2: case X86::XMM10: case X86::MM2:
 135     return 2;
 136   case X86::XMM3: case X86::XMM11: case X86::MM3:
 137     return 3;
 138   case X86::XMM4: case X86::XMM12: case X86::MM4:
 139     return 4;
 140   case X86::XMM5: case X86::XMM13: case X86::MM5:
 141     return 5;
 142   case X86::XMM6: case X86::XMM14: case X86::MM6:
 143     return 6;
 144   case X86::XMM7: case X86::XMM15: case X86::MM7:
 145     return 7;
 146
 147   default:
 148     assert(isVirtualRegister(RegNo) && "Unknown physical register!");
 149     assert(0 && "Register allocator hasn't allocated reg correctly yet!");
 150     return 0;
 151   }
 152 }
 153
 154 const TargetRegisterClass *
 155 X86RegisterInfo::getCrossCopyRegClass(const TargetRegisterClass *RC) const {
 156   if (RC == &X86::CCRRegClass) {
 157     if (Is64Bit)
 158       return &X86::GR64RegClass;
 159     else
 160       return &X86::GR32RegClass;
 161   }
 162   return NULL;
 163 }
 164
 165 const unsigned *
 166 X86RegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
 167   bool callsEHReturn = false;
 168
 169   if (MF) {
 170     const MachineFrameInfo *MFI = MF->getFrameInfo();
 171     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 172     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 173   }
 174
 175   static const unsigned CalleeSavedRegs32Bit[] = {
 176     X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 177   };
 178
 179   static const unsigned CalleeSavedRegs32EHRet[] = {
 180     X86::EAX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 181   };
 182
 183   static const unsigned CalleeSavedRegs64Bit[] = {
 184     X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0
 185   };
 186
 187   static const unsigned CalleeSavedRegs64EHRet[] = {
 188     X86::RAX, X86::RDX, X86::RBX, X86::R12,
 189     X86::R13, X86::R14, X86::R15, X86::RBP, 0
 190   };
 191
 192   static const unsigned CalleeSavedRegsWin64[] = {
 193     X86::RBX,   X86::RBP,   X86::RDI,   X86::RSI,
 194     X86::R12,   X86::R13,   X86::R14,   X86::R15,
 195     X86::XMM6,  X86::XMM7,  X86::XMM8,  X86::XMM9,
 196     X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13,
 197     X86::XMM14, X86::XMM15, 0
 198   };
 199
 200   if (Is64Bit) {
 201     if (IsWin64)
 202       return CalleeSavedRegsWin64;
 203     else
 204       return (callsEHReturn ? CalleeSavedRegs64EHRet : CalleeSavedRegs64Bit);
 205   } else {
 206     return (callsEHReturn ? CalleeSavedRegs32EHRet : CalleeSavedRegs32Bit);
 207   }
 208 }
 209
 210 const TargetRegisterClass* const*
 211 X86RegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
 212   bool callsEHReturn = false;
 213
 214   if (MF) {
 215     const MachineFrameInfo *MFI = MF->getFrameInfo();
 216     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 217     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 218   }
 219
 220   static const TargetRegisterClass * const CalleeSavedRegClasses32Bit[] = {
 221     &X86::GR32RegClass, &X86::GR32RegClass,
 222     &X86::GR32RegClass, &X86::GR32RegClass,  0
 223   };
 224   static const TargetRegisterClass * const CalleeSavedRegClasses32EHRet[] = {
 225     &X86::GR32RegClass, &X86::GR32RegClass,
 226     &X86::GR32RegClass, &X86::GR32RegClass,
 227     &X86::GR32RegClass, &X86::GR32RegClass,  0
 228   };
 229   static const TargetRegisterClass * const CalleeSavedRegClasses64Bit[] = {
 230     &X86::GR64RegClass, &X86::GR64RegClass,
 231     &X86::GR64RegClass, &X86::GR64RegClass,
 232     &X86::GR64RegClass, &X86::GR64RegClass, 0
 233   };
 234   static const TargetRegisterClass * const CalleeSavedRegClasses64EHRet[] = {
 235     &X86::GR64RegClass, &X86::GR64RegClass,
 236     &X86::GR64RegClass, &X86::GR64RegClass,
 237     &X86::GR64RegClass, &X86::GR64RegClass,
 238     &X86::GR64RegClass, &X86::GR64RegClass, 0
 239   };
 240   static const TargetRegisterClass * const CalleeSavedRegClassesWin64[] = {
 241     &X86::GR64RegClass,  &X86::GR64RegClass,
 242     &X86::GR64RegClass,  &X86::GR64RegClass,
 243     &X86::GR64RegClass,  &X86::GR64RegClass,
 244     &X86::GR64RegClass,  &X86::GR64RegClass,
 245     &X86::VR128RegClass, &X86::VR128RegClass,
 246     &X86::VR128RegClass, &X86::VR128RegClass,
 247     &X86::VR128RegClass, &X86::VR128RegClass,
 248     &X86::VR128RegClass, &X86::VR128RegClass,
 249     &X86::VR128RegClass, &X86::VR128RegClass, 0
 250   };
 251
 252   if (Is64Bit) {
 253     if (IsWin64)
 254       return CalleeSavedRegClassesWin64;
 255     else
 256       return (callsEHReturn ?
 257               CalleeSavedRegClasses64EHRet : CalleeSavedRegClasses64Bit);
 258   } else {
 259     return (callsEHReturn ?
 260             CalleeSavedRegClasses32EHRet : CalleeSavedRegClasses32Bit);
 261   }
 262 }
 263
 264 BitVector X86RegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 265   BitVector Reserved(getNumRegs());
 266   // Set the stack-pointer register and its aliases as reserved.
 267   Reserved.set(X86::RSP);
 268   Reserved.set(X86::ESP);
 269   Reserved.set(X86::SP);
 270   Reserved.set(X86::SPL);
 271   // Set the frame-pointer register and its aliases as reserved if needed.
 272   if (hasFP(MF)) {
 273     Reserved.set(X86::RBP);
 274     Reserved.set(X86::EBP);
 275     Reserved.set(X86::BP);
 276     Reserved.set(X86::BPL);
 277   }
 278   // Mark the x87 stack registers as reserved, since they don't
 279   // behave normally with respect to liveness. We don't fully
 280   // model the effects of x87 stack pushes and pops after
 281   // stackification.
 282   Reserved.set(X86::ST0);
 283   Reserved.set(X86::ST1);
 284   Reserved.set(X86::ST2);
 285   Reserved.set(X86::ST3);
 286   Reserved.set(X86::ST4);
 287   Reserved.set(X86::ST5);
 288   Reserved.set(X86::ST6);
 289   Reserved.set(X86::ST7);
 290   return Reserved;
 291 }
 292
 293 //===----------------------------------------------------------------------===//
 294 // Stack Frame Processing methods
 295 //===----------------------------------------------------------------------===//
 296
 297 static unsigned calculateMaxStackAlignment(const MachineFrameInfo *FFI) {
 298   unsigned MaxAlign = 0;
 299   for (int i = FFI->getObjectIndexBegin(),
 300          e = FFI->getObjectIndexEnd(); i != e; ++i) {
 301     if (FFI->isDeadObjectIndex(i))
 302       continue;
 303     unsigned Align = FFI->getObjectAlignment(i);
 304     MaxAlign = std::max(MaxAlign, Align);
 305   }
 306
 307   return MaxAlign;
 308 }
 309
 310 // hasFP - Return true if the specified function should have a dedicated frame
 311 // pointer register.  This is true if the function has variable sized allocas or
 312 // if frame pointer elimination is disabled.
 313 //
 314 bool X86RegisterInfo::hasFP(const MachineFunction &MF) const {
 315   const MachineFrameInfo *MFI = MF.getFrameInfo();
 316   const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 317
 318   return (NoFramePointerElim ||
 319           needsStackRealignment(MF) ||
 320           MFI->hasVarSizedObjects() ||
 321           MFI->isFrameAddressTaken() ||
 322           MF.getInfo<X86MachineFunctionInfo>()->getForceFramePointer() ||
 323           (MMI && MMI->callsUnwindInit()));
 324 }
 325
 326 bool X86RegisterInfo::needsStackRealignment(const MachineFunction &MF) const {
 327   const MachineFrameInfo *MFI = MF.getFrameInfo();;
 328
 329   // FIXME: Currently we don't support stack realignment for functions with
 330   // variable-sized allocas
 331   return (RealignStack &&
 332           (MFI->getMaxAlignment() > StackAlign &&
 333            !MFI->hasVarSizedObjects()));
 334 }
 335
 336 bool X86RegisterInfo::hasReservedCallFrame(MachineFunction &MF) const {
 337   return !MF.getFrameInfo()->hasVarSizedObjects();
 338 }
 339
 340 int
 341 X86RegisterInfo::getFrameIndexOffset(MachineFunction &MF, int FI) const {
 342   int Offset = MF.getFrameInfo()->getObjectOffset(FI) + SlotSize;
 343   uint64_t StackSize = MF.getFrameInfo()->getStackSize();
 344
 345   if (needsStackRealignment(MF)) {
 346     if (FI < 0)
 347       // Skip the saved EBP
 348       Offset += SlotSize;
 349     else {
 350       unsigned Align = MF.getFrameInfo()->getObjectAlignment(FI);
 351       assert( (-(Offset + StackSize)) % Align == 0);
 352       return Offset + StackSize;
 353     }
 354
 355     // FIXME: Support tail calls
 356   } else {
 357     if (!hasFP(MF))
 358       return Offset + StackSize;
 359
 360     // Skip the saved EBP
 361     Offset += SlotSize;
 362
 363     // Skip the RETADDR move area
 364     X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 365     int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 366     if (TailCallReturnAddrDelta < 0) Offset -= TailCallReturnAddrDelta;
 367   }
 368
 369   return Offset;
 370 }
 371
 372 void X86RegisterInfo::
 373 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 374                               MachineBasicBlock::iterator I) const {
 375   if (!hasReservedCallFrame(MF)) {
 376     // If the stack pointer can be changed after prologue, turn the
 377     // adjcallstackup instruction into a 'sub ESP, <amt>' and the
 378     // adjcallstackdown instruction into 'add ESP, <amt>'
 379     // TODO: consider using push / pop instead of sub + store / add
 380     MachineInstr *Old = I;
 381     uint64_t Amount = Old->getOperand(0).getImm();
 382     if (Amount != 0) {
 383       // We need to keep the stack aligned properly.  To do this, we round the
 384       // amount of space needed for the outgoing arguments up to the next
 385       // alignment boundary.
 386       Amount = (Amount+StackAlign-1)/StackAlign*StackAlign;
 387
 388       MachineInstr *New = 0;
 389       if (Old->getOpcode() == getCallFrameSetupOpcode()) {
 390         New = BuildMI(MF, TII.get(Is64Bit ? X86::SUB64ri32 : X86::SUB32ri),
 391                       StackPtr).addReg(StackPtr).addImm(Amount);
 392       } else {
 393         assert(Old->getOpcode() == getCallFrameDestroyOpcode());
 394         // factor out the amount the callee already popped.
 395         uint64_t CalleeAmt = Old->getOperand(1).getImm();
 396         Amount -= CalleeAmt;
 397         if (Amount) {
 398           unsigned Opc = (Amount < 128) ?
 399             (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 400             (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri);
 401           New = BuildMI(MF, TII.get(Opc), StackPtr)
 402             .addReg(StackPtr).addImm(Amount);
 403         }
 404       }
 405
 406       // Replace the pseudo instruction with a new instruction...
 407       if (New) MBB.insert(I, New);
 408     }
 409   } else if (I->getOpcode() == getCallFrameDestroyOpcode()) {
 410     // If we are performing frame pointer elimination and if the callee pops
 411     // something off the stack pointer, add it back.  We do this until we have
 412     // more advanced stack pointer tracking ability.
 413     if (uint64_t CalleeAmt = I->getOperand(1).getImm()) {
 414       unsigned Opc = (CalleeAmt < 128) ?
 415         (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 416         (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri);
 417       MachineInstr *New =
 418         BuildMI(MF, TII.get(Opc), StackPtr).addReg(StackPtr).addImm(CalleeAmt);
 419       MBB.insert(I, New);
 420     }
 421   }
 422
 423   MBB.erase(I);
 424 }
 425
 426 void X86RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 427                                           int SPAdj, RegScavenger *RS) const{
 428   assert(SPAdj == 0 && "Unexpected");
 429
 430   unsigned i = 0;
 431   MachineInstr &MI = *II;
 432   MachineFunction &MF = *MI.getParent()->getParent();
 433   while (!MI.getOperand(i).isFI()) {
 434     ++i;
 435     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 436   }
 437
 438   int FrameIndex = MI.getOperand(i).getIndex();
 439
 440   unsigned BasePtr;
 441   if (needsStackRealignment(MF))
 442     BasePtr = (FrameIndex < 0 ? FramePtr : StackPtr);
 443   else
 444     BasePtr = (hasFP(MF) ? FramePtr : StackPtr);
 445
 446   // This must be part of a four operand memory reference.  Replace the
 447   // FrameIndex with base register with EBP.  Add an offset to the offset.
 448   MI.getOperand(i).ChangeToRegister(BasePtr, false);
 449
 450   // Now add the frame object offset to the offset from EBP. Offset is a
 451   // 32-bit integer.
 452   int Offset = getFrameIndexOffset(MF, FrameIndex) +
 453     (int)(MI.getOperand(i+3).getImm());
 454
 455   MI.getOperand(i+3).ChangeToImmediate(Offset);
 456 }
 457
 458 void
 459 X86RegisterInfo::processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 460                                                       RegScavenger *RS) const {
 461   MachineFrameInfo *FFI = MF.getFrameInfo();
 462
 463   // Calculate and set max stack object alignment early, so we can decide
 464   // whether we will need stack realignment (and thus FP).
 465   unsigned MaxAlign = std::max(FFI->getMaxAlignment(),
 466                                calculateMaxStackAlignment(FFI));
 467
 468   FFI->setMaxAlignment(MaxAlign);
 469 }
 470
 471 void
 472 X86RegisterInfo::processFunctionBeforeFrameFinalized(MachineFunction &MF) const{
 473   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 474   int32_t TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 475   if (TailCallReturnAddrDelta < 0) {
 476     // create RETURNADDR area
 477     //   arg
 478     //   arg
 479     //   RETADDR
 480     //   { ...
 481     //     RETADDR area
 482     //     ...
 483     //   }
 484     //   [EBP]
 485     MF.getFrameInfo()->
 486       CreateFixedObject(-TailCallReturnAddrDelta,
 487                         (-1*SlotSize)+TailCallReturnAddrDelta);
 488   }
 489   if (hasFP(MF)) {
 490     assert((TailCallReturnAddrDelta <= 0) &&
 491            "The Delta should always be zero or negative");
 492     // Create a frame entry for the EBP register that must be saved.
 493     int FrameIdx = MF.getFrameInfo()->CreateFixedObject(SlotSize,
 494                                                         (int)SlotSize * -2+
 495                                                        TailCallReturnAddrDelta);
 496     assert(FrameIdx == MF.getFrameInfo()->getObjectIndexBegin() &&
 497            "Slot for EBP register must be last in order to be found!");
 498   }
 499 }
 500
 501 /// emitSPUpdate - Emit a series of instructions to increment / decrement the
 502 /// stack pointer by a constant value.
 503 static
 504 void emitSPUpdate(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 505                   unsigned StackPtr, int64_t NumBytes, bool Is64Bit,
 506                   const TargetInstrInfo &TII) {
 507   bool isSub = NumBytes < 0;
 508   uint64_t Offset = isSub ? -NumBytes : NumBytes;
 509   unsigned Opc = isSub
 510     ? ((Offset < 128) ?
 511        (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 512        (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri))
 513     : ((Offset < 128) ?
 514        (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 515        (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri));
 516   uint64_t Chunk = (1LL << 31) - 1;
 517
 518   while (Offset) {
 519     uint64_t ThisVal = (Offset > Chunk) ? Chunk : Offset;
 520     BuildMI(MBB, MBBI, TII.get(Opc), StackPtr).addReg(StackPtr).addImm(ThisVal);
 521     Offset -= ThisVal;
 522   }
 523 }
 524
 525 // mergeSPUpdatesUp - Merge two stack-manipulating instructions upper iterator.
 526 static
 527 void mergeSPUpdatesUp(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 528                       unsigned StackPtr, uint64_t *NumBytes = NULL) {
 529   if (MBBI == MBB.begin()) return;
 530
 531   MachineBasicBlock::iterator PI = prior(MBBI);
 532   unsigned Opc = PI->getOpcode();
 533   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 534        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 535       PI->getOperand(0).getReg() == StackPtr) {
 536     if (NumBytes)
 537       *NumBytes += PI->getOperand(2).getImm();
 538     MBB.erase(PI);
 539   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 540               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 541              PI->getOperand(0).getReg() == StackPtr) {
 542     if (NumBytes)
 543       *NumBytes -= PI->getOperand(2).getImm();
 544     MBB.erase(PI);
 545   }
 546 }
 547
 548 // mergeSPUpdatesUp - Merge two stack-manipulating instructions lower iterator.
 549 static
 550 void mergeSPUpdatesDown(MachineBasicBlock &MBB,
 551                         MachineBasicBlock::iterator &MBBI,
 552                         unsigned StackPtr, uint64_t *NumBytes = NULL) {
 553   return;
 554
 555   if (MBBI == MBB.end()) return;
 556
 557   MachineBasicBlock::iterator NI = next(MBBI);
 558   if (NI == MBB.end()) return;
 559
 560   unsigned Opc = NI->getOpcode();
 561   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 562        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 563       NI->getOperand(0).getReg() == StackPtr) {
 564     if (NumBytes)
 565       *NumBytes -= NI->getOperand(2).getImm();
 566     MBB.erase(NI);
 567     MBBI = NI;
 568   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 569               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 570              NI->getOperand(0).getReg() == StackPtr) {
 571     if (NumBytes)
 572       *NumBytes += NI->getOperand(2).getImm();
 573     MBB.erase(NI);
 574     MBBI = NI;
 575   }
 576 }
 577
 578 /// mergeSPUpdates - Checks the instruction before/after the passed
 579 /// instruction. If it is an ADD/SUB instruction it is deleted
 580 /// argument and the stack adjustment is returned as a positive value for ADD
 581 /// and a negative for SUB.
 582 static int mergeSPUpdates(MachineBasicBlock &MBB,
 583                            MachineBasicBlock::iterator &MBBI,
 584                            unsigned StackPtr,
 585                            bool doMergeWithPrevious) {
 586
 587   if ((doMergeWithPrevious && MBBI == MBB.begin()) ||
 588       (!doMergeWithPrevious && MBBI == MBB.end()))
 589     return 0;
 590
 591   int Offset = 0;
 592
 593   MachineBasicBlock::iterator PI = doMergeWithPrevious ? prior(MBBI) : MBBI;
 594   MachineBasicBlock::iterator NI = doMergeWithPrevious ? 0 : next(MBBI);
 595   unsigned Opc = PI->getOpcode();
 596   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 597        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 598       PI->getOperand(0).getReg() == StackPtr){
 599     Offset += PI->getOperand(2).getImm();
 600     MBB.erase(PI);
 601     if (!doMergeWithPrevious) MBBI = NI;
 602   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 603               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 604              PI->getOperand(0).getReg() == StackPtr) {
 605     Offset -= PI->getOperand(2).getImm();
 606     MBB.erase(PI);
 607     if (!doMergeWithPrevious) MBBI = NI;
 608   }
 609
 610   return Offset;
 611 }
 612
 613 void X86RegisterInfo::emitFrameMoves(MachineFunction &MF,
 614                                      unsigned FrameLabelId,
 615                                      unsigned ReadyLabelId) const {
 616   MachineFrameInfo *MFI = MF.getFrameInfo();
 617   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 618   if (!MMI)
 619     return;
 620
 621   uint64_t StackSize = MFI->getStackSize();
 622   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 623   const TargetData *TD = MF.getTarget().getTargetData();
 624
 625   // Calculate amount of bytes used for return address storing
 626   int stackGrowth =
 627     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 628      TargetFrameInfo::StackGrowsUp ?
 629      TD->getPointerSize() : -TD->getPointerSize());
 630
 631   if (StackSize) {
 632     // Show update of SP.
 633     if (hasFP(MF)) {
 634       // Adjust SP
 635       MachineLocation SPDst(MachineLocation::VirtualFP);
 636       MachineLocation SPSrc(MachineLocation::VirtualFP, 2*stackGrowth);
 637       Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 638     } else {
 639       MachineLocation SPDst(MachineLocation::VirtualFP);
 640       MachineLocation SPSrc(MachineLocation::VirtualFP,
 641                             -StackSize+stackGrowth);
 642       Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 643     }
 644   } else {
 645     //FIXME: Verify & implement for FP
 646     MachineLocation SPDst(StackPtr);
 647     MachineLocation SPSrc(StackPtr, stackGrowth);
 648     Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 649   }
 650
 651   // Add callee saved registers to move list.
 652   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 653
 654   // FIXME: This is dirty hack. The code itself is pretty mess right now.
 655   // It should be rewritten from scratch and generalized sometimes.
 656
 657   // Determine maximum offset (minumum due to stack growth)
 658   int64_t MaxOffset = 0;
 659   for (unsigned I = 0, E = CSI.size(); I!=E; ++I)
 660     MaxOffset = std::min(MaxOffset,
 661                          MFI->getObjectOffset(CSI[I].getFrameIdx()));
 662
 663   // Calculate offsets
 664   int64_t saveAreaOffset = (hasFP(MF) ? 3 : 2)*stackGrowth;
 665   for (unsigned I = 0, E = CSI.size(); I!=E; ++I) {
 666     int64_t Offset = MFI->getObjectOffset(CSI[I].getFrameIdx());
 667     unsigned Reg = CSI[I].getReg();
 668     Offset = (MaxOffset-Offset+saveAreaOffset);
 669     MachineLocation CSDst(MachineLocation::VirtualFP, Offset);
 670     MachineLocation CSSrc(Reg);
 671     Moves.push_back(MachineMove(FrameLabelId, CSDst, CSSrc));
 672   }
 673
 674   if (hasFP(MF)) {
 675     // Save FP
 676     MachineLocation FPDst(MachineLocation::VirtualFP, 2*stackGrowth);
 677     MachineLocation FPSrc(FramePtr);
 678     Moves.push_back(MachineMove(ReadyLabelId, FPDst, FPSrc));
 679   }
 680
 681   MachineLocation FPDst(hasFP(MF) ? FramePtr : StackPtr);
 682   MachineLocation FPSrc(MachineLocation::VirtualFP);
 683   Moves.push_back(MachineMove(ReadyLabelId, FPDst, FPSrc));
 684 }
 685
 686
 687 void X86RegisterInfo::emitPrologue(MachineFunction &MF) const {
 688   MachineBasicBlock &MBB = MF.front();   // Prolog goes in entry BB
 689   MachineFrameInfo *MFI = MF.getFrameInfo();
 690   const Function* Fn = MF.getFunction();
 691   const X86Subtarget* Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 692   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 693   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 694   MachineBasicBlock::iterator MBBI = MBB.begin();
 695   bool needsFrameMoves = (MMI && MMI->hasDebugInfo()) ||
 696                           !Fn->doesNotThrow() ||
 697                           UnwindTablesMandatory;
 698   // Prepare for frame info.
 699   unsigned FrameLabelId = 0;
 700
 701   // Get the number of bytes to allocate from the FrameInfo.
 702   uint64_t StackSize = MFI->getStackSize();
 703   // Get desired stack alignment
 704   uint64_t MaxAlign  = MFI->getMaxAlignment();
 705
 706   // Add RETADDR move area to callee saved frame size.
 707   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 708   if (TailCallReturnAddrDelta < 0)
 709     X86FI->setCalleeSavedFrameSize(
 710           X86FI->getCalleeSavedFrameSize() +(-TailCallReturnAddrDelta));
 711
 712   // Insert stack pointer adjustment for later moving of return addr.  Only
 713   // applies to tail call optimized functions where the callee argument stack
 714   // size is bigger than the callers.
 715   if (TailCallReturnAddrDelta < 0) {
 716     BuildMI(MBB, MBBI, TII.get(Is64Bit? X86::SUB64ri32 : X86::SUB32ri),
 717             StackPtr).addReg(StackPtr).addImm(-TailCallReturnAddrDelta);
 718   }
 719
 720   uint64_t NumBytes = 0;
 721   if (hasFP(MF)) {
 722     // Calculate required stack adjustment
 723     uint64_t FrameSize = StackSize - SlotSize;
 724     if (needsStackRealignment(MF))
 725       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
 726
 727     NumBytes = FrameSize - X86FI->getCalleeSavedFrameSize();
 728
 729     // Get the offset of the stack slot for the EBP register... which is
 730     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 731     // Update the frame offset adjustment.
 732     MFI->setOffsetAdjustment(-NumBytes);
 733
 734     // Save EBP into the appropriate stack slot...
 735     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::PUSH64r : X86::PUSH32r))
 736       .addReg(FramePtr, /*isDef=*/false, /*isImp=*/false, /*isKill=*/true);
 737
 738     if (needsFrameMoves) {
 739       // Mark effective beginning of when frame pointer becomes valid.
 740       FrameLabelId = MMI->NextLabelID();
 741       BuildMI(MBB, MBBI, TII.get(X86::DBG_LABEL)).addImm(FrameLabelId);
 742     }
 743
 744     // Update EBP with the new base value...
 745     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), FramePtr)
 746       .addReg(StackPtr);
 747
 748     // Mark the FramePtr as live-in in every block except the entry.
 749     for (MachineFunction::iterator I = next(MF.begin()), E = MF.end();
 750          I != E; ++I)
 751       I->addLiveIn(FramePtr);
 752
 753     // Realign stack
 754     if (needsStackRealignment(MF))
 755       BuildMI(MBB, MBBI,
 756               TII.get(Is64Bit ? X86::AND64ri32 : X86::AND32ri),
 757               StackPtr).addReg(StackPtr).addImm(-MaxAlign);
 758   } else
 759     NumBytes = StackSize - X86FI->getCalleeSavedFrameSize();
 760
 761   unsigned ReadyLabelId = 0;
 762   if (needsFrameMoves) {
 763     // Mark effective beginning of when frame pointer is ready.
 764     ReadyLabelId = MMI->NextLabelID();
 765     BuildMI(MBB, MBBI, TII.get(X86::DBG_LABEL)).addImm(ReadyLabelId);
 766   }
 767
 768   // Skip the callee-saved push instructions.
 769   while (MBBI != MBB.end() &&
 770          (MBBI->getOpcode() == X86::PUSH32r ||
 771           MBBI->getOpcode() == X86::PUSH64r))
 772     ++MBBI;
 773
 774   if (NumBytes) {   // adjust stack pointer: ESP -= numbytes
 775     if (NumBytes >= 4096 && Subtarget->isTargetCygMing()) {
 776       // Check, whether EAX is livein for this function
 777       bool isEAXAlive = false;
 778       for (MachineRegisterInfo::livein_iterator
 779            II = MF.getRegInfo().livein_begin(),
 780            EE = MF.getRegInfo().livein_end(); (II != EE) && !isEAXAlive; ++II) {
 781         unsigned Reg = II->first;
 782         isEAXAlive = (Reg == X86::EAX || Reg == X86::AX ||
 783                       Reg == X86::AH || Reg == X86::AL);
 784       }
 785
 786       // Function prologue calls _alloca to probe the stack when allocating
 787       // more than 4k bytes in one go. Touching the stack at 4K increments is
 788       // necessary to ensure that the guard pages used by the OS virtual memory
 789       // manager are allocated in correct sequence.
 790       if (!isEAXAlive) {
 791         BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(NumBytes);
 792         BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32))
 793           .addExternalSymbol("_alloca");
 794       } else {
 795         // Save EAX
 796         BuildMI(MBB, MBBI, TII.get(X86::PUSH32r))
 797           .addReg(X86::EAX, /*isDef=*/false, /*isImp=*/false, /*isKill=*/true);
 798         // Allocate NumBytes-4 bytes on stack. We'll also use 4 already
 799         // allocated bytes for EAX.
 800         BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(NumBytes-4);
 801         BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32))
 802           .addExternalSymbol("_alloca");
 803         // Restore EAX
 804         MachineInstr *MI = addRegOffset(BuildMI(MF, TII.get(X86::MOV32rm),X86::EAX),
 805                                         StackPtr, false, NumBytes-4);
 806         MBB.insert(MBBI, MI);
 807       }
 808     } else {
 809       // If there is an SUB32ri of ESP immediately before this instruction,
 810       // merge the two. This can be the case when tail call elimination is
 811       // enabled and the callee has more arguments then the caller.
 812       NumBytes -= mergeSPUpdates(MBB, MBBI, StackPtr, true);
 813       // If there is an ADD32ri or SUB32ri of ESP immediately after this
 814       // instruction, merge the two instructions.
 815       mergeSPUpdatesDown(MBB, MBBI, StackPtr, &NumBytes);
 816
 817       if (NumBytes)
 818         emitSPUpdate(MBB, MBBI, StackPtr, -(int64_t)NumBytes, Is64Bit, TII);
 819     }
 820   }
 821
 822   if (needsFrameMoves)
 823     emitFrameMoves(MF, FrameLabelId, ReadyLabelId);
 824 }
 825
 826 void X86RegisterInfo::emitEpilogue(MachineFunction &MF,
 827                                    MachineBasicBlock &MBB) const {
 828   const MachineFrameInfo *MFI = MF.getFrameInfo();
 829   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 830   MachineBasicBlock::iterator MBBI = prior(MBB.end());
 831   unsigned RetOpcode = MBBI->getOpcode();
 832
 833   switch (RetOpcode) {
 834   case X86::RET:
 835   case X86::RETI:
 836   case X86::TCRETURNdi:
 837   case X86::TCRETURNri:
 838   case X86::TCRETURNri64:
 839   case X86::TCRETURNdi64:
 840   case X86::EH_RETURN:
 841   case X86::EH_RETURN64:
 842   case X86::TAILJMPd:
 843   case X86::TAILJMPr:
 844   case X86::TAILJMPm: break;  // These are ok
 845   default:
 846     assert(0 && "Can only insert epilog into returning blocks");
 847   }
 848
 849   // Get the number of bytes to allocate from the FrameInfo
 850   uint64_t StackSize = MFI->getStackSize();
 851   uint64_t MaxAlign  = MFI->getMaxAlignment();
 852   unsigned CSSize = X86FI->getCalleeSavedFrameSize();
 853   uint64_t NumBytes = 0;
 854
 855   if (hasFP(MF)) {
 856     // Calculate required stack adjustment
 857     uint64_t FrameSize = StackSize - SlotSize;
 858     if (needsStackRealignment(MF))
 859       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
 860
 861     NumBytes = FrameSize - CSSize;
 862
 863     // pop EBP.
 864     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::POP64r : X86::POP32r), FramePtr);
 865   } else
 866     NumBytes = StackSize - CSSize;
 867
 868   // Skip the callee-saved pop instructions.
 869   MachineBasicBlock::iterator LastCSPop = MBBI;
 870   while (MBBI != MBB.begin()) {
 871     MachineBasicBlock::iterator PI = prior(MBBI);
 872     unsigned Opc = PI->getOpcode();
 873     if (Opc != X86::POP32r && Opc != X86::POP64r &&
 874         !PI->getDesc().isTerminator())
 875       break;
 876     --MBBI;
 877   }
 878
 879   // If there is an ADD32ri or SUB32ri of ESP immediately before this
 880   // instruction, merge the two instructions.
 881   if (NumBytes || MFI->hasVarSizedObjects())
 882     mergeSPUpdatesUp(MBB, MBBI, StackPtr, &NumBytes);
 883
 884   // If dynamic alloca is used, then reset esp to point to the last callee-saved
 885   // slot before popping them off! Same applies for the case, when stack was
 886   // realigned
 887   if (needsStackRealignment(MF)) {
 888     // We cannot use LEA here, because stack pointer was realigned. We need to
 889     // deallocate local frame back
 890     if (CSSize) {
 891       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
 892       MBBI = prior(LastCSPop);
 893     }
 894
 895     BuildMI(MBB, MBBI,
 896             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
 897             StackPtr).addReg(FramePtr);
 898   } else if (MFI->hasVarSizedObjects()) {
 899     if (CSSize) {
 900       unsigned Opc = Is64Bit ? X86::LEA64r : X86::LEA32r;
 901       MachineInstr *MI = addRegOffset(BuildMI(MF, TII.get(Opc), StackPtr),
 902                                       FramePtr, false, -CSSize);
 903       MBB.insert(MBBI, MI);
 904     } else
 905       BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
 906               StackPtr).addReg(FramePtr);
 907
 908   } else {
 909     // adjust stack pointer back: ESP += numbytes
 910     if (NumBytes)
 911       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
 912   }
 913
 914   // We're returning from function via eh_return.
 915   if (RetOpcode == X86::EH_RETURN || RetOpcode == X86::EH_RETURN64) {
 916     MBBI = prior(MBB.end());
 917     MachineOperand &DestAddr  = MBBI->getOperand(0);
 918     assert(DestAddr.isReg() && "Offset should be in register!");
 919     BuildMI(MBB, MBBI,
 920             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
 921             StackPtr).addReg(DestAddr.getReg());
 922   // Tail call return: adjust the stack pointer and jump to callee
 923   } else if (RetOpcode == X86::TCRETURNri || RetOpcode == X86::TCRETURNdi ||
 924              RetOpcode== X86::TCRETURNri64 || RetOpcode == X86::TCRETURNdi64) {
 925     MBBI = prior(MBB.end());
 926     MachineOperand &JumpTarget = MBBI->getOperand(0);
 927     MachineOperand &StackAdjust = MBBI->getOperand(1);
 928     assert(StackAdjust.isImm() && "Expecting immediate value.");
 929
 930     // Adjust stack pointer.
 931     int StackAdj = StackAdjust.getImm();
 932     int MaxTCDelta = X86FI->getTCReturnAddrDelta();
 933     int Offset = 0;
 934     assert(MaxTCDelta <= 0 && "MaxTCDelta should never be positive");
 935     // Incoporate the retaddr area.
 936     Offset = StackAdj-MaxTCDelta;
 937     assert(Offset >= 0 && "Offset should never be negative");
 938     if (Offset) {
 939       // Check for possible merge with preceeding ADD instruction.
 940       Offset += mergeSPUpdates(MBB, MBBI, StackPtr, true);
 941       emitSPUpdate(MBB, MBBI, StackPtr, Offset, Is64Bit, TII);
 942     }
 943     // Jump to label or value in register.
 944     if (RetOpcode == X86::TCRETURNdi|| RetOpcode == X86::TCRETURNdi64)
 945       BuildMI(MBB, MBBI, TII.get(X86::TAILJMPd)).
 946         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset());
 947     else if (RetOpcode== X86::TCRETURNri64) {
 948       BuildMI(MBB, MBBI, TII.get(X86::TAILJMPr64), JumpTarget.getReg());
 949     } else
 950        BuildMI(MBB, MBBI, TII.get(X86::TAILJMPr), JumpTarget.getReg());
 951     // Delete the pseudo instruction TCRETURN.
 952     MBB.erase(MBBI);
 953   } else if ((RetOpcode == X86::RET || RetOpcode == X86::RETI) &&
 954              (X86FI->getTCReturnAddrDelta() < 0)) {
 955     // Add the return addr area delta back since we are not tail calling.
 956     int delta = -1*X86FI->getTCReturnAddrDelta();
 957     MBBI = prior(MBB.end());
 958     // Check for possible merge with preceeding ADD instruction.
 959     delta += mergeSPUpdates(MBB, MBBI, StackPtr, true);
 960     emitSPUpdate(MBB, MBBI, StackPtr, delta, Is64Bit, TII);
 961   }
 962 }
 963
 964 unsigned X86RegisterInfo::getRARegister() const {
 965   if (Is64Bit)
 966     return X86::RIP;  // Should have dwarf #16
 967   else
 968     return X86::EIP;  // Should have dwarf #8
 969 }
 970
 971 unsigned X86RegisterInfo::getFrameRegister(MachineFunction &MF) const {
 972   return hasFP(MF) ? FramePtr : StackPtr;
 973 }
 974
 975 void X86RegisterInfo::getInitialFrameState(std::vector<MachineMove> &Moves)
 976                                                                          const {
 977   // Calculate amount of bytes used for return address storing
 978   int stackGrowth = (Is64Bit ? -8 : -4);
 979
 980   // Initial state of the frame pointer is esp+4.
 981   MachineLocation Dst(MachineLocation::VirtualFP);
 982   MachineLocation Src(StackPtr, stackGrowth);
 983   Moves.push_back(MachineMove(0, Dst, Src));
 984
 985   // Add return address to move list
 986   MachineLocation CSDst(StackPtr, stackGrowth);
 987   MachineLocation CSSrc(getRARegister());
 988   Moves.push_back(MachineMove(0, CSDst, CSSrc));
 989 }
 990
 991 unsigned X86RegisterInfo::getEHExceptionRegister() const {
 992   assert(0 && "What is the exception register");
 993   return 0;
 994 }
 995
 996 unsigned X86RegisterInfo::getEHHandlerRegister() const {
 997   assert(0 && "What is the exception handler register");
 998   return 0;
 999 }
1000
1001 namespace llvm {
1002 unsigned getX86SubSuperRegister(unsigned Reg, MVT VT, bool High) {
1003   switch (VT.getSimpleVT()) {
1004   default: return Reg;
1005   case MVT::i8:
1006     if (High) {
1007       switch (Reg) {
1008       default: return 0;
1009       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1010         return X86::AH;
1011       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1012         return X86::DH;
1013       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1014         return X86::CH;
1015       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1016         return X86::BH;
1017       }
1018     } else {
1019       switch (Reg) {
1020       default: return 0;
1021       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1022         return X86::AL;
1023       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1024         return X86::DL;
1025       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1026         return X86::CL;
1027       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1028         return X86::BL;
1029       case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1030         return X86::SIL;
1031       case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1032         return X86::DIL;
1033       case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1034         return X86::BPL;
1035       case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1036         return X86::SPL;
1037       case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1038         return X86::R8B;
1039       case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1040         return X86::R9B;
1041       case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1042         return X86::R10B;
1043       case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1044         return X86::R11B;
1045       case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1046         return X86::R12B;
1047       case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1048         return X86::R13B;
1049       case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1050         return X86::R14B;
1051       case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1052         return X86::R15B;
1053       }
1054     }
1055   case MVT::i16:
1056     switch (Reg) {
1057     default: return Reg;
1058     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1059       return X86::AX;
1060     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1061       return X86::DX;
1062     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1063       return X86::CX;
1064     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1065       return X86::BX;
1066     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1067       return X86::SI;
1068     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1069       return X86::DI;
1070     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1071       return X86::BP;
1072     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1073       return X86::SP;
1074     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1075       return X86::R8W;
1076     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1077       return X86::R9W;
1078     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1079       return X86::R10W;
1080     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1081       return X86::R11W;
1082     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1083       return X86::R12W;
1084     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1085       return X86::R13W;
1086     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1087       return X86::R14W;
1088     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1089       return X86::R15W;
1090     }
1091   case MVT::i32:
1092     switch (Reg) {
1093     default: return Reg;
1094     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1095       return X86::EAX;
1096     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1097       return X86::EDX;
1098     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1099       return X86::ECX;
1100     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1101       return X86::EBX;
1102     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1103       return X86::ESI;
1104     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1105       return X86::EDI;
1106     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1107       return X86::EBP;
1108     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1109       return X86::ESP;
1110     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1111       return X86::R8D;
1112     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1113       return X86::R9D;
1114     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1115       return X86::R10D;
1116     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1117       return X86::R11D;
1118     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1119       return X86::R12D;
1120     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1121       return X86::R13D;
1122     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1123       return X86::R14D;
1124     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1125       return X86::R15D;
1126     }
1127   case MVT::i64:
1128     switch (Reg) {
1129     default: return Reg;
1130     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1131       return X86::RAX;
1132     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1133       return X86::RDX;
1134     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1135       return X86::RCX;
1136     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1137       return X86::RBX;
1138     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1139       return X86::RSI;
1140     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1141       return X86::RDI;
1142     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1143       return X86::RBP;
1144     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1145       return X86::RSP;
1146     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1147       return X86::R8;
1148     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1149       return X86::R9;
1150     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1151       return X86::R10;
1152     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1153       return X86::R11;
1154     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1155       return X86::R12;
1156     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1157       return X86::R13;
1158     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1159       return X86::R14;
1160     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1161       return X86::R15;
1162     }
1163   }
1164
1165   return Reg;
1166 }
1167 }
1168
1169 #include "X86GenRegisterInfo.inc"
1170
1171 namespace {
1172   struct VISIBILITY_HIDDEN MSAC : public MachineFunctionPass {
1173     static char ID;
1174     MSAC() : MachineFunctionPass(&ID) {}
1175
1176     virtual bool runOnMachineFunction(MachineFunction &MF) {
1177       MachineFrameInfo *FFI = MF.getFrameInfo();
1178       MachineRegisterInfo &RI = MF.getRegInfo();
1179
1180       // Calculate max stack alignment of all already allocated stack objects.
1181       unsigned MaxAlign = calculateMaxStackAlignment(FFI);
1182
1183       // Be over-conservative: scan over all vreg defs and find, whether vector
1184       // registers are used. If yes - there is probability, that vector register
1185       // will be spilled and thus stack needs to be aligned properly.
1186       for (unsigned RegNum = TargetRegisterInfo::FirstVirtualRegister;
1187            RegNum < RI.getLastVirtReg(); ++RegNum)
1188         MaxAlign = std::max(MaxAlign, RI.getRegClass(RegNum)->getAlignment());
1189
1190       FFI->setMaxAlignment(MaxAlign);
1191
1192       return false;
1193     }
1194
1195     virtual const char *getPassName() const {
1196       return "X86 Maximal Stack Alignment Calculator";
1197     }
1198   };
1199
1200   char MSAC::ID = 0;
1201 }
1202
1203 FunctionPass*
1204 llvm::createX86MaxStackAlignmentCalculatorPass() { return new MSAC(); }