lib/Target/X86/X86RegisterInfo.cpp

   1 //===- X86RegisterInfo.cpp - X86 Register Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the TargetRegisterInfo class.
  11 // This file is responsible for the frame pointer elimination optimization
  12 // on X86.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "X86.h"
  17 #include "X86RegisterInfo.h"
  18 #include "X86InstrBuilder.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86Subtarget.h"
  21 #include "X86TargetMachine.h"
  22 #include "llvm/Constants.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/Type.h"
  25 #include "llvm/CodeGen/ValueTypes.h"
  26 #include "llvm/CodeGen/MachineInstrBuilder.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineFunctionPass.h"
  29 #include "llvm/CodeGen/MachineFrameInfo.h"
  30 #include "llvm/CodeGen/MachineLocation.h"
  31 #include "llvm/CodeGen/MachineModuleInfo.h"
  32 #include "llvm/CodeGen/MachineRegisterInfo.h"
  33 #include "llvm/Target/TargetAsmInfo.h"
  34 #include "llvm/Target/TargetFrameInfo.h"
  35 #include "llvm/Target/TargetInstrInfo.h"
  36 #include "llvm/Target/TargetMachine.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 #include "llvm/ADT/BitVector.h"
  39 #include "llvm/ADT/STLExtras.h"
  40 #include "llvm/Support/CommandLine.h"
  41 #include "llvm/Support/Compiler.h"
  42 #include "llvm/Support/ErrorHandling.h"
  43 using namespace llvm;
  44
  45 static cl::opt<bool>
  46 StrictIndexRegclass("strict-index-regclass",
  47                     cl::desc("Use a special register class to avoid letting SP "
  48                              "be used as an index"));
  49
  50 X86RegisterInfo::X86RegisterInfo(X86TargetMachine &tm,
  51                                  const TargetInstrInfo &tii)
  52   : X86GenRegisterInfo(tm.getSubtarget<X86Subtarget>().is64Bit() ?
  53                          X86::ADJCALLSTACKDOWN64 :
  54                          X86::ADJCALLSTACKDOWN32,
  55                        tm.getSubtarget<X86Subtarget>().is64Bit() ?
  56                          X86::ADJCALLSTACKUP64 :
  57                          X86::ADJCALLSTACKUP32),
  58     TM(tm), TII(tii) {
  59   // Cache some information.
  60   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  61   Is64Bit = Subtarget->is64Bit();
  62   IsWin64 = Subtarget->isTargetWin64();
  63   StackAlign = TM.getFrameInfo()->getStackAlignment();
  64   if (Is64Bit) {
  65     SlotSize = 8;
  66     StackPtr = X86::RSP;
  67     FramePtr = X86::RBP;
  68   } else {
  69     SlotSize = 4;
  70     StackPtr = X86::ESP;
  71     FramePtr = X86::EBP;
  72   }
  73 }
  74
  75 // getDwarfRegNum - This function maps LLVM register identifiers to the
  76 // Dwarf specific numbering, used in debug info and exception tables.
  77
  78 int X86RegisterInfo::getDwarfRegNum(unsigned RegNo, bool isEH) const {
  79   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  80   unsigned Flavour = DWARFFlavour::X86_64;
  81   if (!Subtarget->is64Bit()) {
  82     if (Subtarget->isTargetDarwin()) {
  83       if (isEH)
  84         Flavour = DWARFFlavour::X86_32_DarwinEH;
  85       else
  86         Flavour = DWARFFlavour::X86_32_Generic;
  87     } else if (Subtarget->isTargetCygMing()) {
  88       // Unsupported by now, just quick fallback
  89       Flavour = DWARFFlavour::X86_32_Generic;
  90     } else {
  91       Flavour = DWARFFlavour::X86_32_Generic;
  92     }
  93   }
  94
  95   return X86GenRegisterInfo::getDwarfRegNumFull(RegNo, Flavour);
  96 }
  97
  98 // getX86RegNum - This function maps LLVM register identifiers to their X86
  99 // specific numbering, which is used in various places encoding instructions.
 100 //
 101 unsigned X86RegisterInfo::getX86RegNum(unsigned RegNo) {
 102   switch(RegNo) {
 103   case X86::RAX: case X86::EAX: case X86::AX: case X86::AL: return N86::EAX;
 104   case X86::RCX: case X86::ECX: case X86::CX: case X86::CL: return N86::ECX;
 105   case X86::RDX: case X86::EDX: case X86::DX: case X86::DL: return N86::EDX;
 106   case X86::RBX: case X86::EBX: case X86::BX: case X86::BL: return N86::EBX;
 107   case X86::RSP: case X86::ESP: case X86::SP: case X86::SPL: case X86::AH:
 108     return N86::ESP;
 109   case X86::RBP: case X86::EBP: case X86::BP: case X86::BPL: case X86::CH:
 110     return N86::EBP;
 111   case X86::RSI: case X86::ESI: case X86::SI: case X86::SIL: case X86::DH:
 112     return N86::ESI;
 113   case X86::RDI: case X86::EDI: case X86::DI: case X86::DIL: case X86::BH:
 114     return N86::EDI;
 115
 116   case X86::R8:  case X86::R8D:  case X86::R8W:  case X86::R8B:
 117     return N86::EAX;
 118   case X86::R9:  case X86::R9D:  case X86::R9W:  case X86::R9B:
 119     return N86::ECX;
 120   case X86::R10: case X86::R10D: case X86::R10W: case X86::R10B:
 121     return N86::EDX;
 122   case X86::R11: case X86::R11D: case X86::R11W: case X86::R11B:
 123     return N86::EBX;
 124   case X86::R12: case X86::R12D: case X86::R12W: case X86::R12B:
 125     return N86::ESP;
 126   case X86::R13: case X86::R13D: case X86::R13W: case X86::R13B:
 127     return N86::EBP;
 128   case X86::R14: case X86::R14D: case X86::R14W: case X86::R14B:
 129     return N86::ESI;
 130   case X86::R15: case X86::R15D: case X86::R15W: case X86::R15B:
 131     return N86::EDI;
 132
 133   case X86::ST0: case X86::ST1: case X86::ST2: case X86::ST3:
 134   case X86::ST4: case X86::ST5: case X86::ST6: case X86::ST7:
 135     return RegNo-X86::ST0;
 136
 137   case X86::XMM0: case X86::XMM8: case X86::MM0:
 138     return 0;
 139   case X86::XMM1: case X86::XMM9: case X86::MM1:
 140     return 1;
 141   case X86::XMM2: case X86::XMM10: case X86::MM2:
 142     return 2;
 143   case X86::XMM3: case X86::XMM11: case X86::MM3:
 144     return 3;
 145   case X86::XMM4: case X86::XMM12: case X86::MM4:
 146     return 4;
 147   case X86::XMM5: case X86::XMM13: case X86::MM5:
 148     return 5;
 149   case X86::XMM6: case X86::XMM14: case X86::MM6:
 150     return 6;
 151   case X86::XMM7: case X86::XMM15: case X86::MM7:
 152     return 7;
 153
 154   default:
 155     assert(isVirtualRegister(RegNo) && "Unknown physical register!");
 156     llvm_unreachable("Register allocator hasn't allocated reg correctly yet!");
 157     return 0;
 158   }
 159 }
 160
 161 const TargetRegisterClass *
 162 X86RegisterInfo::getMatchingSuperRegClass(const TargetRegisterClass *A,
 163                                           const TargetRegisterClass *B,
 164                                           unsigned SubIdx) const {
 165   switch (SubIdx) {
 166   default: return 0;
 167   case 1:
 168     // 8-bit
 169     if (B == &X86::GR8RegClass) {
 170       if (A->getSize() == 2 || A->getSize() == 4 || A->getSize() == 8)
 171         return A;
 172     } else if (B == &X86::GR8_ABCD_LRegClass || B == &X86::GR8_ABCD_HRegClass) {
 173       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 174           A == &X86::GR64_NOREXRegClass ||
 175           A == &X86::GR64_NOSPRegClass ||
 176           A == &X86::GR64_NOREX_NOSPRegClass)
 177         return &X86::GR64_ABCDRegClass;
 178       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 179                A == &X86::GR32_NOREXRegClass ||
 180                A == &X86::GR32_NOSPRegClass)
 181         return &X86::GR32_ABCDRegClass;
 182       else if (A == &X86::GR16RegClass || A == &X86::GR16_ABCDRegClass ||
 183                A == &X86::GR16_NOREXRegClass)
 184         return &X86::GR16_ABCDRegClass;
 185     } else if (B == &X86::GR8_NOREXRegClass) {
 186       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 187           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 188         return &X86::GR64_NOREXRegClass;
 189       else if (A == &X86::GR64_ABCDRegClass)
 190         return &X86::GR64_ABCDRegClass;
 191       else if (A == &X86::GR32RegClass || A == &X86::GR32_NOREXRegClass ||
 192                A == &X86::GR32_NOSPRegClass)
 193         return &X86::GR32_NOREXRegClass;
 194       else if (A == &X86::GR32_ABCDRegClass)
 195         return &X86::GR32_ABCDRegClass;
 196       else if (A == &X86::GR16RegClass || A == &X86::GR16_NOREXRegClass)
 197         return &X86::GR16_NOREXRegClass;
 198       else if (A == &X86::GR16_ABCDRegClass)
 199         return &X86::GR16_ABCDRegClass;
 200     }
 201     break;
 202   case 2:
 203     // 8-bit hi
 204     if (B == &X86::GR8_ABCD_HRegClass) {
 205       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 206           A == &X86::GR64_NOREXRegClass ||
 207           A == &X86::GR64_NOSPRegClass ||
 208           A == &X86::GR64_NOREX_NOSPRegClass)
 209         return &X86::GR64_ABCDRegClass;
 210       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 211                A == &X86::GR32_NOREXRegClass || A == &X86::GR32_NOSPRegClass)
 212         return &X86::GR32_ABCDRegClass;
 213       else if (A == &X86::GR16RegClass || A == &X86::GR16_ABCDRegClass ||
 214                A == &X86::GR16_NOREXRegClass)
 215         return &X86::GR16_ABCDRegClass;
 216     }
 217     break;
 218   case 3:
 219     // 16-bit
 220     if (B == &X86::GR16RegClass) {
 221       if (A->getSize() == 4 || A->getSize() == 8)
 222         return A;
 223     } else if (B == &X86::GR16_ABCDRegClass) {
 224       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 225           A == &X86::GR64_NOREXRegClass ||
 226           A == &X86::GR64_NOSPRegClass ||
 227           A == &X86::GR64_NOREX_NOSPRegClass)
 228         return &X86::GR64_ABCDRegClass;
 229       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 230                A == &X86::GR32_NOREXRegClass || A == &X86::GR32_NOSPRegClass)
 231         return &X86::GR32_ABCDRegClass;
 232     } else if (B == &X86::GR16_NOREXRegClass) {
 233       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 234           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 235         return &X86::GR64_NOREXRegClass;
 236       else if (A == &X86::GR64_ABCDRegClass)
 237         return &X86::GR64_ABCDRegClass;
 238       else if (A == &X86::GR32RegClass || A == &X86::GR32_NOREXRegClass ||
 239                A == &X86::GR32_NOSPRegClass)
 240         return &X86::GR32_NOREXRegClass;
 241       else if (A == &X86::GR32_ABCDRegClass)
 242         return &X86::GR64_ABCDRegClass;
 243     }
 244     break;
 245   case 4:
 246     // 32-bit
 247     if (B == &X86::GR32RegClass || B == &X86::GR32_NOSPRegClass) {
 248       if (A->getSize() == 8)
 249         return A;
 250     } else if (B == &X86::GR32_ABCDRegClass) {
 251       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 252           A == &X86::GR64_NOREXRegClass ||
 253           A == &X86::GR64_NOSPRegClass ||
 254           A == &X86::GR64_NOREX_NOSPRegClass)
 255         return &X86::GR64_ABCDRegClass;
 256     } else if (B == &X86::GR32_NOREXRegClass) {
 257       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 258           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 259         return &X86::GR64_NOREXRegClass;
 260       else if (A == &X86::GR64_ABCDRegClass)
 261         return &X86::GR64_ABCDRegClass;
 262     }
 263     break;
 264   }
 265   return 0;
 266 }
 267
 268 const TargetRegisterClass *X86RegisterInfo::
 269 getPointerRegClass(unsigned Kind) const {
 270   switch (Kind) {
 271   default: llvm_unreachable("Unexpected Kind in getPointerRegClass!");
 272   case 0: // Normal GPRs.
 273     if (TM.getSubtarget<X86Subtarget>().is64Bit())
 274       return &X86::GR64RegClass;
 275     return &X86::GR32RegClass;
 276   case 1: // Normal GRPs except the stack pointer (for encoding reasons).
 277     if (!StrictIndexRegclass) {
 278       if (TM.getSubtarget<X86Subtarget>().is64Bit())
 279         return &X86::GR64RegClass;
 280       return &X86::GR32RegClass;
 281     } else {
 282       if (TM.getSubtarget<X86Subtarget>().is64Bit())
 283         return &X86::GR64_NOSPRegClass;
 284       return &X86::GR32_NOSPRegClass;
 285     }
 286   }
 287 }
 288
 289 const TargetRegisterClass *
 290 X86RegisterInfo::getCrossCopyRegClass(const TargetRegisterClass *RC) const {
 291   if (RC == &X86::CCRRegClass) {
 292     if (Is64Bit)
 293       return &X86::GR64RegClass;
 294     else
 295       return &X86::GR32RegClass;
 296   }
 297   return NULL;
 298 }
 299
 300 const unsigned *
 301 X86RegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
 302   bool callsEHReturn = false;
 303
 304   if (MF) {
 305     const MachineFrameInfo *MFI = MF->getFrameInfo();
 306     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 307     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 308   }
 309
 310   static const unsigned CalleeSavedRegs32Bit[] = {
 311     X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 312   };
 313
 314   static const unsigned CalleeSavedRegs32EHRet[] = {
 315     X86::EAX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 316   };
 317
 318   static const unsigned CalleeSavedRegs64Bit[] = {
 319     X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0
 320   };
 321
 322   static const unsigned CalleeSavedRegs64EHRet[] = {
 323     X86::RAX, X86::RDX, X86::RBX, X86::R12,
 324     X86::R13, X86::R14, X86::R15, X86::RBP, 0
 325   };
 326
 327   static const unsigned CalleeSavedRegsWin64[] = {
 328     X86::RBX,   X86::RBP,   X86::RDI,   X86::RSI,
 329     X86::R12,   X86::R13,   X86::R14,   X86::R15,
 330     X86::XMM6,  X86::XMM7,  X86::XMM8,  X86::XMM9,
 331     X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13,
 332     X86::XMM14, X86::XMM15, 0
 333   };
 334
 335   if (Is64Bit) {
 336     if (IsWin64)
 337       return CalleeSavedRegsWin64;
 338     else
 339       return (callsEHReturn ? CalleeSavedRegs64EHRet : CalleeSavedRegs64Bit);
 340   } else {
 341     return (callsEHReturn ? CalleeSavedRegs32EHRet : CalleeSavedRegs32Bit);
 342   }
 343 }
 344
 345 const TargetRegisterClass* const*
 346 X86RegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
 347   bool callsEHReturn = false;
 348
 349   if (MF) {
 350     const MachineFrameInfo *MFI = MF->getFrameInfo();
 351     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 352     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 353   }
 354
 355   static const TargetRegisterClass * const CalleeSavedRegClasses32Bit[] = {
 356     &X86::GR32RegClass, &X86::GR32RegClass,
 357     &X86::GR32RegClass, &X86::GR32RegClass,  0
 358   };
 359   static const TargetRegisterClass * const CalleeSavedRegClasses32EHRet[] = {
 360     &X86::GR32RegClass, &X86::GR32RegClass,
 361     &X86::GR32RegClass, &X86::GR32RegClass,
 362     &X86::GR32RegClass, &X86::GR32RegClass,  0
 363   };
 364   static const TargetRegisterClass * const CalleeSavedRegClasses64Bit[] = {
 365     &X86::GR64RegClass, &X86::GR64RegClass,
 366     &X86::GR64RegClass, &X86::GR64RegClass,
 367     &X86::GR64RegClass, &X86::GR64RegClass, 0
 368   };
 369   static const TargetRegisterClass * const CalleeSavedRegClasses64EHRet[] = {
 370     &X86::GR64RegClass, &X86::GR64RegClass,
 371     &X86::GR64RegClass, &X86::GR64RegClass,
 372     &X86::GR64RegClass, &X86::GR64RegClass,
 373     &X86::GR64RegClass, &X86::GR64RegClass, 0
 374   };
 375   static const TargetRegisterClass * const CalleeSavedRegClassesWin64[] = {
 376     &X86::GR64RegClass,  &X86::GR64RegClass,
 377     &X86::GR64RegClass,  &X86::GR64RegClass,
 378     &X86::GR64RegClass,  &X86::GR64RegClass,
 379     &X86::GR64RegClass,  &X86::GR64RegClass,
 380     &X86::VR128RegClass, &X86::VR128RegClass,
 381     &X86::VR128RegClass, &X86::VR128RegClass,
 382     &X86::VR128RegClass, &X86::VR128RegClass,
 383     &X86::VR128RegClass, &X86::VR128RegClass,
 384     &X86::VR128RegClass, &X86::VR128RegClass, 0
 385   };
 386
 387   if (Is64Bit) {
 388     if (IsWin64)
 389       return CalleeSavedRegClassesWin64;
 390     else
 391       return (callsEHReturn ?
 392               CalleeSavedRegClasses64EHRet : CalleeSavedRegClasses64Bit);
 393   } else {
 394     return (callsEHReturn ?
 395             CalleeSavedRegClasses32EHRet : CalleeSavedRegClasses32Bit);
 396   }
 397 }
 398
 399 BitVector X86RegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 400   BitVector Reserved(getNumRegs());
 401   // Set the stack-pointer register and its aliases as reserved.
 402   Reserved.set(X86::RSP);
 403   Reserved.set(X86::ESP);
 404   Reserved.set(X86::SP);
 405   Reserved.set(X86::SPL);
 406   // Set the frame-pointer register and its aliases as reserved if needed.
 407   if (hasFP(MF)) {
 408     Reserved.set(X86::RBP);
 409     Reserved.set(X86::EBP);
 410     Reserved.set(X86::BP);
 411     Reserved.set(X86::BPL);
 412   }
 413   // Mark the x87 stack registers as reserved, since they don't
 414   // behave normally with respect to liveness. We don't fully
 415   // model the effects of x87 stack pushes and pops after
 416   // stackification.
 417   Reserved.set(X86::ST0);
 418   Reserved.set(X86::ST1);
 419   Reserved.set(X86::ST2);
 420   Reserved.set(X86::ST3);
 421   Reserved.set(X86::ST4);
 422   Reserved.set(X86::ST5);
 423   Reserved.set(X86::ST6);
 424   Reserved.set(X86::ST7);
 425   return Reserved;
 426 }
 427
 428 //===----------------------------------------------------------------------===//
 429 // Stack Frame Processing methods
 430 //===----------------------------------------------------------------------===//
 431
 432 static unsigned calculateMaxStackAlignment(const MachineFrameInfo *FFI) {
 433   unsigned MaxAlign = 0;
 434   for (int i = FFI->getObjectIndexBegin(),
 435          e = FFI->getObjectIndexEnd(); i != e; ++i) {
 436     if (FFI->isDeadObjectIndex(i))
 437       continue;
 438     unsigned Align = FFI->getObjectAlignment(i);
 439     MaxAlign = std::max(MaxAlign, Align);
 440   }
 441
 442   return MaxAlign;
 443 }
 444
 445 // hasFP - Return true if the specified function should have a dedicated frame
 446 // pointer register.  This is true if the function has variable sized allocas or
 447 // if frame pointer elimination is disabled.
 448 //
 449 bool X86RegisterInfo::hasFP(const MachineFunction &MF) const {
 450   const MachineFrameInfo *MFI = MF.getFrameInfo();
 451   const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 452
 453   return (NoFramePointerElim ||
 454           needsStackRealignment(MF) ||
 455           MFI->hasVarSizedObjects() ||
 456           MFI->isFrameAddressTaken() ||
 457           MF.getInfo<X86MachineFunctionInfo>()->getForceFramePointer() ||
 458           (MMI && MMI->callsUnwindInit()));
 459 }
 460
 461 bool X86RegisterInfo::needsStackRealignment(const MachineFunction &MF) const {
 462   const MachineFrameInfo *MFI = MF.getFrameInfo();
 463
 464   // FIXME: Currently we don't support stack realignment for functions with
 465   // variable-sized allocas
 466   return (RealignStack &&
 467           (MFI->getMaxAlignment() > StackAlign &&
 468            !MFI->hasVarSizedObjects()));
 469 }
 470
 471 bool X86RegisterInfo::hasReservedCallFrame(MachineFunction &MF) const {
 472   return !MF.getFrameInfo()->hasVarSizedObjects();
 473 }
 474
 475 bool X86RegisterInfo::hasReservedSpillSlot(MachineFunction &MF, unsigned Reg,
 476                                            int &FrameIdx) const {
 477   if (Reg == FramePtr && hasFP(MF)) {
 478     FrameIdx = MF.getFrameInfo()->getObjectIndexBegin();
 479     return true;
 480   }
 481   return false;
 482 }
 483
 484
 485 int
 486 X86RegisterInfo::getFrameIndexOffset(MachineFunction &MF, int FI) const {
 487   const TargetFrameInfo &TFI = *MF.getTarget().getFrameInfo();
 488   MachineFrameInfo *MFI = MF.getFrameInfo();
 489
 490   int Offset = MFI->getObjectOffset(FI) - TFI.getOffsetOfLocalArea();
 491   uint64_t StackSize = MFI->getStackSize();
 492
 493   if (needsStackRealignment(MF)) {
 494     if (FI < 0)
 495       // Skip the saved EBP
 496       Offset += SlotSize;
 497     else {
 498       unsigned Align = MFI->getObjectAlignment(FI);
 499       assert( (-(Offset + StackSize)) % Align == 0);
 500       Align = 0;
 501       return Offset + StackSize;
 502     }
 503
 504     // FIXME: Support tail calls
 505   } else {
 506     if (!hasFP(MF))
 507       return Offset + StackSize;
 508
 509     // Skip the saved EBP
 510     Offset += SlotSize;
 511
 512     // Skip the RETADDR move area
 513     X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 514     int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 515     if (TailCallReturnAddrDelta < 0) Offset -= TailCallReturnAddrDelta;
 516   }
 517
 518   return Offset;
 519 }
 520
 521 void X86RegisterInfo::
 522 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 523                               MachineBasicBlock::iterator I) const {
 524   if (!hasReservedCallFrame(MF)) {
 525     // If the stack pointer can be changed after prologue, turn the
 526     // adjcallstackup instruction into a 'sub ESP, <amt>' and the
 527     // adjcallstackdown instruction into 'add ESP, <amt>'
 528     // TODO: consider using push / pop instead of sub + store / add
 529     MachineInstr *Old = I;
 530     uint64_t Amount = Old->getOperand(0).getImm();
 531     if (Amount != 0) {
 532       // We need to keep the stack aligned properly.  To do this, we round the
 533       // amount of space needed for the outgoing arguments up to the next
 534       // alignment boundary.
 535       Amount = (Amount+StackAlign-1)/StackAlign*StackAlign;
 536
 537       MachineInstr *New = 0;
 538       if (Old->getOpcode() == getCallFrameSetupOpcode()) {
 539         New = BuildMI(MF, Old->getDebugLoc(),
 540                       TII.get(Is64Bit ? X86::SUB64ri32 : X86::SUB32ri),
 541                       StackPtr).addReg(StackPtr).addImm(Amount);
 542       } else {
 543         assert(Old->getOpcode() == getCallFrameDestroyOpcode());
 544         // factor out the amount the callee already popped.
 545         uint64_t CalleeAmt = Old->getOperand(1).getImm();
 546         Amount -= CalleeAmt;
 547         if (Amount) {
 548           unsigned Opc = (Amount < 128) ?
 549             (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 550             (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri);
 551           New = BuildMI(MF, Old->getDebugLoc(), TII.get(Opc), StackPtr)
 552             .addReg(StackPtr).addImm(Amount);
 553         }
 554       }
 555
 556       if (New) {
 557         // The EFLAGS implicit def is dead.
 558         New->getOperand(3).setIsDead();
 559
 560         // Replace the pseudo instruction with a new instruction...
 561         MBB.insert(I, New);
 562       }
 563     }
 564   } else if (I->getOpcode() == getCallFrameDestroyOpcode()) {
 565     // If we are performing frame pointer elimination and if the callee pops
 566     // something off the stack pointer, add it back.  We do this until we have
 567     // more advanced stack pointer tracking ability.
 568     if (uint64_t CalleeAmt = I->getOperand(1).getImm()) {
 569       unsigned Opc = (CalleeAmt < 128) ?
 570         (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 571         (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri);
 572       MachineInstr *Old = I;
 573       MachineInstr *New =
 574         BuildMI(MF, Old->getDebugLoc(), TII.get(Opc),
 575                 StackPtr).addReg(StackPtr).addImm(CalleeAmt);
 576       // The EFLAGS implicit def is dead.
 577       New->getOperand(3).setIsDead();
 578
 579       MBB.insert(I, New);
 580     }
 581   }
 582
 583   MBB.erase(I);
 584 }
 585
 586 void X86RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 587                                           int SPAdj, RegScavenger *RS) const{
 588   assert(SPAdj == 0 && "Unexpected");
 589
 590   unsigned i = 0;
 591   MachineInstr &MI = *II;
 592   MachineFunction &MF = *MI.getParent()->getParent();
 593   while (!MI.getOperand(i).isFI()) {
 594     ++i;
 595     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 596   }
 597
 598   int FrameIndex = MI.getOperand(i).getIndex();
 599
 600   unsigned BasePtr;
 601   if (needsStackRealignment(MF))
 602     BasePtr = (FrameIndex < 0 ? FramePtr : StackPtr);
 603   else
 604     BasePtr = (hasFP(MF) ? FramePtr : StackPtr);
 605
 606   // This must be part of a four operand memory reference.  Replace the
 607   // FrameIndex with base register with EBP.  Add an offset to the offset.
 608   MI.getOperand(i).ChangeToRegister(BasePtr, false);
 609
 610   // Now add the frame object offset to the offset from EBP.
 611   if (MI.getOperand(i+3).isImm()) {
 612     // Offset is a 32-bit integer.
 613     int Offset = getFrameIndexOffset(MF, FrameIndex) +
 614       (int)(MI.getOperand(i+3).getImm());
 615
 616      MI.getOperand(i+3).ChangeToImmediate(Offset);
 617   } else {
 618     // Offset is symbolic. This is extremely rare.
 619     uint64_t Offset = getFrameIndexOffset(MF, FrameIndex) +
 620                       (uint64_t)MI.getOperand(i+3).getOffset();
 621     MI.getOperand(i+3).setOffset(Offset);
 622   }
 623 }
 624
 625 void
 626 X86RegisterInfo::processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 627                                                       RegScavenger *RS) const {
 628   MachineFrameInfo *MFI = MF.getFrameInfo();
 629
 630   // Calculate and set max stack object alignment early, so we can decide
 631   // whether we will need stack realignment (and thus FP).
 632   unsigned MaxAlign = std::max(MFI->getMaxAlignment(),
 633                                calculateMaxStackAlignment(MFI));
 634
 635   MFI->setMaxAlignment(MaxAlign);
 636
 637   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 638   int32_t TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 639   if (TailCallReturnAddrDelta < 0) {
 640     // create RETURNADDR area
 641     //   arg
 642     //   arg
 643     //   RETADDR
 644     //   { ...
 645     //     RETADDR area
 646     //     ...
 647     //   }
 648     //   [EBP]
 649     MFI->CreateFixedObject(-TailCallReturnAddrDelta,
 650                            (-1*SlotSize)+TailCallReturnAddrDelta);
 651   }
 652
 653   if (hasFP(MF)) {
 654     assert((TailCallReturnAddrDelta <= 0) &&
 655            "The Delta should always be zero or negative");
 656     // Create a frame entry for the EBP register that must be saved.
 657     int FrameIdx = MFI->CreateFixedObject(SlotSize,
 658                                           (int)SlotSize * -2+
 659                                           TailCallReturnAddrDelta);
 660     assert(FrameIdx == MFI->getObjectIndexBegin() &&
 661            "Slot for EBP register must be last in order to be found!");
 662     FrameIdx = 0;
 663   }
 664 }
 665
 666 /// emitSPUpdate - Emit a series of instructions to increment / decrement the
 667 /// stack pointer by a constant value.
 668 static
 669 void emitSPUpdate(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 670                   unsigned StackPtr, int64_t NumBytes, bool Is64Bit,
 671                   const TargetInstrInfo &TII) {
 672   bool isSub = NumBytes < 0;
 673   uint64_t Offset = isSub ? -NumBytes : NumBytes;
 674   unsigned Opc = isSub
 675     ? ((Offset < 128) ?
 676        (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 677        (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri))
 678     : ((Offset < 128) ?
 679        (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 680        (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri));
 681   uint64_t Chunk = (1LL << 31) - 1;
 682   DebugLoc DL = (MBBI != MBB.end() ? MBBI->getDebugLoc() :
 683                  DebugLoc::getUnknownLoc());
 684
 685   while (Offset) {
 686     uint64_t ThisVal = (Offset > Chunk) ? Chunk : Offset;
 687     MachineInstr *MI =
 688       BuildMI(MBB, MBBI, DL, TII.get(Opc), StackPtr)
 689          .addReg(StackPtr).addImm(ThisVal);
 690     // The EFLAGS implicit def is dead.
 691     MI->getOperand(3).setIsDead();
 692     Offset -= ThisVal;
 693   }
 694 }
 695
 696 // mergeSPUpdatesUp - Merge two stack-manipulating instructions upper iterator.
 697 static
 698 void mergeSPUpdatesUp(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 699                       unsigned StackPtr, uint64_t *NumBytes = NULL) {
 700   if (MBBI == MBB.begin()) return;
 701
 702   MachineBasicBlock::iterator PI = prior(MBBI);
 703   unsigned Opc = PI->getOpcode();
 704   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 705        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 706       PI->getOperand(0).getReg() == StackPtr) {
 707     if (NumBytes)
 708       *NumBytes += PI->getOperand(2).getImm();
 709     MBB.erase(PI);
 710   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 711               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 712              PI->getOperand(0).getReg() == StackPtr) {
 713     if (NumBytes)
 714       *NumBytes -= PI->getOperand(2).getImm();
 715     MBB.erase(PI);
 716   }
 717 }
 718
 719 // mergeSPUpdatesUp - Merge two stack-manipulating instructions lower iterator.
 720 static
 721 void mergeSPUpdatesDown(MachineBasicBlock &MBB,
 722                         MachineBasicBlock::iterator &MBBI,
 723                         unsigned StackPtr, uint64_t *NumBytes = NULL) {
 724   return;
 725
 726   if (MBBI == MBB.end()) return;
 727
 728   MachineBasicBlock::iterator NI = next(MBBI);
 729   if (NI == MBB.end()) return;
 730
 731   unsigned Opc = NI->getOpcode();
 732   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 733        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 734       NI->getOperand(0).getReg() == StackPtr) {
 735     if (NumBytes)
 736       *NumBytes -= NI->getOperand(2).getImm();
 737     MBB.erase(NI);
 738     MBBI = NI;
 739   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 740               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 741              NI->getOperand(0).getReg() == StackPtr) {
 742     if (NumBytes)
 743       *NumBytes += NI->getOperand(2).getImm();
 744     MBB.erase(NI);
 745     MBBI = NI;
 746   }
 747 }
 748
 749 /// mergeSPUpdates - Checks the instruction before/after the passed
 750 /// instruction. If it is an ADD/SUB instruction it is deleted
 751 /// argument and the stack adjustment is returned as a positive value for ADD
 752 /// and a negative for SUB.
 753 static int mergeSPUpdates(MachineBasicBlock &MBB,
 754                            MachineBasicBlock::iterator &MBBI,
 755                            unsigned StackPtr,
 756                            bool doMergeWithPrevious) {
 757
 758   if ((doMergeWithPrevious && MBBI == MBB.begin()) ||
 759       (!doMergeWithPrevious && MBBI == MBB.end()))
 760     return 0;
 761
 762   int Offset = 0;
 763
 764   MachineBasicBlock::iterator PI = doMergeWithPrevious ? prior(MBBI) : MBBI;
 765   MachineBasicBlock::iterator NI = doMergeWithPrevious ? 0 : next(MBBI);
 766   unsigned Opc = PI->getOpcode();
 767   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 768        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 769       PI->getOperand(0).getReg() == StackPtr){
 770     Offset += PI->getOperand(2).getImm();
 771     MBB.erase(PI);
 772     if (!doMergeWithPrevious) MBBI = NI;
 773   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 774               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 775              PI->getOperand(0).getReg() == StackPtr) {
 776     Offset -= PI->getOperand(2).getImm();
 777     MBB.erase(PI);
 778     if (!doMergeWithPrevious) MBBI = NI;
 779   }
 780
 781   return Offset;
 782 }
 783
 784 void X86RegisterInfo::emitCalleeSavedFrameMoves(MachineFunction &MF,
 785                                                 unsigned LabelId,
 786                                                 unsigned FramePtr) const {
 787   MachineFrameInfo *MFI = MF.getFrameInfo();
 788   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 789   if (!MMI) return;
 790
 791   // Add callee saved registers to move list.
 792   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 793   if (CSI.empty()) return;
 794
 795   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 796   const TargetData *TD = MF.getTarget().getTargetData();
 797   bool HasFP = hasFP(MF);
 798
 799   // Calculate amount of bytes used for return address storing
 800   int stackGrowth =
 801     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 802      TargetFrameInfo::StackGrowsUp ?
 803      TD->getPointerSize() : -TD->getPointerSize());
 804
 805   // FIXME: This is dirty hack. The code itself is pretty mess right now.
 806   // It should be rewritten from scratch and generalized sometimes.
 807
 808   // Determine maximum offset (minumum due to stack growth)
 809   int64_t MaxOffset = 0;
 810   for (std::vector<CalleeSavedInfo>::const_iterator
 811          I = CSI.begin(), E = CSI.end(); I != E; ++I)
 812     MaxOffset = std::min(MaxOffset,
 813                          MFI->getObjectOffset(I->getFrameIdx()));
 814
 815   // Calculate offsets.
 816   int64_t saveAreaOffset = (HasFP ? 3 : 2) * stackGrowth;
 817   for (std::vector<CalleeSavedInfo>::const_iterator
 818          I = CSI.begin(), E = CSI.end(); I != E; ++I) {
 819     int64_t Offset = MFI->getObjectOffset(I->getFrameIdx());
 820     unsigned Reg = I->getReg();
 821     Offset = MaxOffset - Offset + saveAreaOffset;
 822
 823     // Don't output a new machine move if we're re-saving the frame
 824     // pointer. This happens when the PrologEpilogInserter has inserted an extra
 825     // "PUSH" of the frame pointer -- the "emitPrologue" method automatically
 826     // generates one when frame pointers are used. If we generate a "machine
 827     // move" for this extra "PUSH", the linker will lose track of the fact that
 828     // the frame pointer should have the value of the first "PUSH" when it's
 829     // trying to unwind.
 830     //
 831     // FIXME: This looks inelegant. It's possibly correct, but it's covering up
 832     //        another bug. I.e., one where we generate a prolog like this:
 833     //
 834     //          pushl  %ebp
 835     //          movl   %esp, %ebp
 836     //          pushl  %ebp
 837     //          pushl  %esi
 838     //           ...
 839     //
 840     //        The immediate re-push of EBP is unnecessary. At the least, it's an
 841     //        optimization bug. EBP can be used as a scratch register in certain
 842     //        cases, but probably not when we have a frame pointer.
 843     if (HasFP && FramePtr == Reg)
 844       continue;
 845
 846     MachineLocation CSDst(MachineLocation::VirtualFP, Offset);
 847     MachineLocation CSSrc(Reg);
 848     Moves.push_back(MachineMove(LabelId, CSDst, CSSrc));
 849   }
 850 }
 851
 852 void X86RegisterInfo::emitPrologue(MachineFunction &MF) const {
 853   MachineBasicBlock &MBB = MF.front();   // Prolog goes in entry BB
 854   MachineFrameInfo *MFI = MF.getFrameInfo();
 855   const Function* Fn = MF.getFunction();
 856   const X86Subtarget* Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 857   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 858   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 859   MachineBasicBlock::iterator MBBI = MBB.begin();
 860   bool needsFrameMoves = (MMI && MMI->hasDebugInfo()) ||
 861                           !Fn->doesNotThrow() ||
 862                           UnwindTablesMandatory;
 863   bool HasFP = hasFP(MF);
 864   DebugLoc DL;
 865
 866   // Get the number of bytes to allocate from the FrameInfo.
 867   uint64_t StackSize = MFI->getStackSize();
 868
 869   // Get desired stack alignment
 870   uint64_t MaxAlign  = MFI->getMaxAlignment();
 871
 872   // Add RETADDR move area to callee saved frame size.
 873   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 874   if (TailCallReturnAddrDelta < 0)
 875     X86FI->setCalleeSavedFrameSize(
 876           X86FI->getCalleeSavedFrameSize() +(-TailCallReturnAddrDelta));
 877
 878   // If this is x86-64 and the Red Zone is not disabled, if we are a leaf
 879   // function, and use up to 128 bytes of stack space, don't have a frame
 880   // pointer, calls, or dynamic alloca then we do not need to adjust the
 881   // stack pointer (we fit in the Red Zone).
 882   bool DisableRedZone = Fn->hasFnAttr(Attribute::NoRedZone);
 883   if (Is64Bit && !DisableRedZone &&
 884       !needsStackRealignment(MF) &&
 885       !MFI->hasVarSizedObjects() &&                // No dynamic alloca.
 886       !MFI->hasCalls() &&                          // No calls.
 887       !Subtarget->isTargetWin64()) {               // Win64 has no Red Zone
 888     uint64_t MinSize = X86FI->getCalleeSavedFrameSize();
 889     if (HasFP) MinSize += SlotSize;
 890     StackSize = std::max(MinSize,
 891                          StackSize > 128 ? StackSize - 128 : 0);
 892     MFI->setStackSize(StackSize);
 893   } else if (Subtarget->isTargetWin64()) {
 894     // We need to always allocate 32 bytes as register spill area.
 895     // FIXME: we might reuse these 32 bytes for leaf functions.
 896     StackSize += 32;
 897     MFI->setStackSize(StackSize);
 898   }
 899
 900   // Insert stack pointer adjustment for later moving of return addr.  Only
 901   // applies to tail call optimized functions where the callee argument stack
 902   // size is bigger than the callers.
 903   if (TailCallReturnAddrDelta < 0) {
 904     MachineInstr *MI =
 905       BuildMI(MBB, MBBI, DL, TII.get(Is64Bit? X86::SUB64ri32 : X86::SUB32ri),
 906               StackPtr).addReg(StackPtr).addImm(-TailCallReturnAddrDelta);
 907     // The EFLAGS implicit def is dead.
 908     MI->getOperand(3).setIsDead();
 909   }
 910
 911   //  uint64_t StackSize = MFI->getStackSize();
 912   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 913   const TargetData *TD = MF.getTarget().getTargetData();
 914   int stackGrowth =
 915     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 916      TargetFrameInfo::StackGrowsUp ?
 917      TD->getPointerSize() : -TD->getPointerSize());
 918
 919   uint64_t NumBytes = 0;
 920   if (HasFP) {
 921     // Calculate required stack adjustment
 922     uint64_t FrameSize = StackSize - SlotSize;
 923     if (needsStackRealignment(MF))
 924       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
 925
 926     NumBytes = FrameSize - X86FI->getCalleeSavedFrameSize();
 927
 928     // Get the offset of the stack slot for the EBP register, which is
 929     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 930     // Update the frame offset adjustment.
 931     MFI->setOffsetAdjustment(-NumBytes);
 932
 933     // Save EBP/RBP into the appropriate stack slot...
 934     BuildMI(MBB, MBBI, DL, TII.get(Is64Bit ? X86::PUSH64r : X86::PUSH32r))
 935       .addReg(FramePtr, RegState::Kill);
 936
 937     if (needsFrameMoves) {
 938       // Mark effective beginning of when frame pointer becomes valid.
 939       unsigned FrameLabelId = MMI->NextLabelID();
 940       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(FrameLabelId);
 941
 942       // Define the current CFA rule to use the provided offset.
 943       if (StackSize) {
 944         MachineLocation SPDst(MachineLocation::VirtualFP);
 945         MachineLocation SPSrc(MachineLocation::VirtualFP,
 946                               HasFP ? 2 * stackGrowth :
 947                                       -StackSize + stackGrowth);
 948         Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 949       } else {
 950         // FIXME: Verify & implement for FP
 951         MachineLocation SPDst(StackPtr);
 952         MachineLocation SPSrc(StackPtr, stackGrowth);
 953         Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 954       }
 955
 956       // Change the rule for the FramePtr to be an "offset" rule.
 957       MachineLocation FPDst(MachineLocation::VirtualFP, 2 * stackGrowth);
 958       MachineLocation FPSrc(FramePtr);
 959       Moves.push_back(MachineMove(FrameLabelId, FPDst, FPSrc));
 960     }
 961
 962     // Update EBP with the new base value...
 963     BuildMI(MBB, MBBI, DL,
 964             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), FramePtr)
 965         .addReg(StackPtr);
 966
 967     if (needsFrameMoves) {
 968       unsigned FrameLabelId = MMI->NextLabelID();
 969       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(FrameLabelId);
 970
 971       // Define the current CFA to use the EBP/RBP register.
 972       MachineLocation FPDst(FramePtr);
 973       MachineLocation FPSrc(MachineLocation::VirtualFP);
 974       Moves.push_back(MachineMove(FrameLabelId, FPDst, FPSrc));
 975     }
 976
 977     // Mark the FramePtr as live-in in every block except the entry.
 978     for (MachineFunction::iterator I = next(MF.begin()), E = MF.end();
 979          I != E; ++I)
 980       I->addLiveIn(FramePtr);
 981
 982     // Realign stack
 983     if (needsStackRealignment(MF)) {
 984       MachineInstr *MI =
 985         BuildMI(MBB, MBBI, DL,
 986                 TII.get(Is64Bit ? X86::AND64ri32 : X86::AND32ri),
 987                 StackPtr).addReg(StackPtr).addImm(-MaxAlign);
 988
 989       // The EFLAGS implicit def is dead.
 990       MI->getOperand(3).setIsDead();
 991     }
 992   } else {
 993     NumBytes = StackSize - X86FI->getCalleeSavedFrameSize();
 994   }
 995
 996   // Skip the callee-saved push instructions.
 997   bool RegsSaved = false;
 998   while (MBBI != MBB.end() &&
 999          (MBBI->getOpcode() == X86::PUSH32r ||
1000           MBBI->getOpcode() == X86::PUSH64r)) {
1001     RegsSaved = true;
1002     ++MBBI;
1003   }
1004
1005   if (RegsSaved && needsFrameMoves) {
1006     // Mark end of callee-saved push instructions.
1007     unsigned LabelId = MMI->NextLabelID();
1008     BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(LabelId);
1009
1010     // Emit DWARF info specifying the offsets of the callee-saved registers.
1011     emitCalleeSavedFrameMoves(MF, LabelId, HasFP ? FramePtr : StackPtr);
1012   }
1013
1014   if (MBBI != MBB.end())
1015     DL = MBBI->getDebugLoc();
1016
1017   // Adjust stack pointer: ESP -= numbytes.
1018   if (NumBytes >= 4096 && Subtarget->isTargetCygMing()) {
1019     // Check, whether EAX is livein for this function.
1020     bool isEAXAlive = false;
1021     for (MachineRegisterInfo::livein_iterator
1022            II = MF.getRegInfo().livein_begin(),
1023            EE = MF.getRegInfo().livein_end(); (II != EE) && !isEAXAlive; ++II) {
1024       unsigned Reg = II->first;
1025       isEAXAlive = (Reg == X86::EAX || Reg == X86::AX ||
1026                     Reg == X86::AH || Reg == X86::AL);
1027     }
1028
1029     // Function prologue calls _alloca to probe the stack when allocating more
1030     // than 4k bytes in one go. Touching the stack at 4K increments is necessary
1031     // to ensure that the guard pages used by the OS virtual memory manager are
1032     // allocated in correct sequence.
1033     if (!isEAXAlive) {
1034       BuildMI(MBB, MBBI, DL, TII.get(X86::MOV32ri), X86::EAX)
1035         .addImm(NumBytes);
1036       BuildMI(MBB, MBBI, DL, TII.get(X86::CALLpcrel32))
1037         .addExternalSymbol("_alloca");
1038     } else {
1039       // Save EAX
1040       BuildMI(MBB, MBBI, DL, TII.get(X86::PUSH32r))
1041         .addReg(X86::EAX, RegState::Kill);
1042
1043       // Allocate NumBytes-4 bytes on stack. We'll also use 4 already
1044       // allocated bytes for EAX.
1045       BuildMI(MBB, MBBI, DL, TII.get(X86::MOV32ri), X86::EAX)
1046         .addImm(NumBytes - 4);
1047       BuildMI(MBB, MBBI, DL, TII.get(X86::CALLpcrel32))
1048         .addExternalSymbol("_alloca");
1049
1050       // Restore EAX
1051       MachineInstr *MI = addRegOffset(BuildMI(MF, DL, TII.get(X86::MOV32rm),
1052                                               X86::EAX),
1053                                       StackPtr, false, NumBytes - 4);
1054       MBB.insert(MBBI, MI);
1055     }
1056   } else if (NumBytes) {
1057     // If there is an SUB32ri of ESP immediately before this instruction, merge
1058     // the two. This can be the case when tail call elimination is enabled and
1059     // the callee has more arguments then the caller.
1060     NumBytes -= mergeSPUpdates(MBB, MBBI, StackPtr, true);
1061
1062     // If there is an ADD32ri or SUB32ri of ESP immediately after this
1063     // instruction, merge the two instructions.
1064     mergeSPUpdatesDown(MBB, MBBI, StackPtr, &NumBytes);
1065
1066     if (NumBytes)
1067       emitSPUpdate(MBB, MBBI, StackPtr, -(int64_t)NumBytes, Is64Bit, TII);
1068   }
1069
1070   if (!HasFP && needsFrameMoves) {
1071     // Mark end of stack pointer adjustment.
1072     unsigned LabelId = MMI->NextLabelID();
1073     BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(LabelId);
1074
1075     // Define the current CFA rule to use the provided offset.
1076     if (StackSize) {
1077       MachineLocation SPDst(MachineLocation::VirtualFP);
1078       MachineLocation SPSrc(MachineLocation::VirtualFP,
1079                             -StackSize + stackGrowth);
1080       Moves.push_back(MachineMove(LabelId, SPDst, SPSrc));
1081     } else {
1082       // FIXME: Verify & implement for FP
1083       MachineLocation SPDst(StackPtr);
1084       MachineLocation SPSrc(StackPtr, stackGrowth);
1085       Moves.push_back(MachineMove(LabelId, SPDst, SPSrc));
1086     }
1087   }
1088 }
1089
1090 void X86RegisterInfo::emitEpilogue(MachineFunction &MF,
1091                                    MachineBasicBlock &MBB) const {
1092   const MachineFrameInfo *MFI = MF.getFrameInfo();
1093   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
1094   MachineBasicBlock::iterator MBBI = prior(MBB.end());
1095   unsigned RetOpcode = MBBI->getOpcode();
1096   DebugLoc DL = MBBI->getDebugLoc();
1097
1098   switch (RetOpcode) {
1099   case X86::RET:
1100   case X86::RETI:
1101   case X86::TCRETURNdi:
1102   case X86::TCRETURNri:
1103   case X86::TCRETURNri64:
1104   case X86::TCRETURNdi64:
1105   case X86::EH_RETURN:
1106   case X86::EH_RETURN64:
1107   case X86::TAILJMPd:
1108   case X86::TAILJMPr:
1109   case X86::TAILJMPm: break;  // These are ok
1110   default:
1111     llvm_unreachable("Can only insert epilog into returning blocks");
1112   }
1113
1114   // Get the number of bytes to allocate from the FrameInfo
1115   uint64_t StackSize = MFI->getStackSize();
1116   uint64_t MaxAlign  = MFI->getMaxAlignment();
1117   unsigned CSSize = X86FI->getCalleeSavedFrameSize();
1118   uint64_t NumBytes = 0;
1119
1120   if (hasFP(MF)) {
1121     // Calculate required stack adjustment
1122     uint64_t FrameSize = StackSize - SlotSize;
1123     if (needsStackRealignment(MF))
1124       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
1125
1126     NumBytes = FrameSize - CSSize;
1127
1128     // pop EBP.
1129     BuildMI(MBB, MBBI, DL,
1130             TII.get(Is64Bit ? X86::POP64r : X86::POP32r), FramePtr);
1131   } else {
1132     NumBytes = StackSize - CSSize;
1133   }
1134
1135   // Skip the callee-saved pop instructions.
1136   MachineBasicBlock::iterator LastCSPop = MBBI;
1137   while (MBBI != MBB.begin()) {
1138     MachineBasicBlock::iterator PI = prior(MBBI);
1139     unsigned Opc = PI->getOpcode();
1140     if (Opc != X86::POP32r && Opc != X86::POP64r &&
1141         !PI->getDesc().isTerminator())
1142       break;
1143     --MBBI;
1144   }
1145
1146   DL = MBBI->getDebugLoc();
1147
1148   // If there is an ADD32ri or SUB32ri of ESP immediately before this
1149   // instruction, merge the two instructions.
1150   if (NumBytes || MFI->hasVarSizedObjects())
1151     mergeSPUpdatesUp(MBB, MBBI, StackPtr, &NumBytes);
1152
1153   // If dynamic alloca is used, then reset esp to point to the last callee-saved
1154   // slot before popping them off! Same applies for the case, when stack was
1155   // realigned
1156   if (needsStackRealignment(MF)) {
1157     // We cannot use LEA here, because stack pointer was realigned. We need to
1158     // deallocate local frame back
1159     if (CSSize) {
1160       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
1161       MBBI = prior(LastCSPop);
1162     }
1163
1164     BuildMI(MBB, MBBI, DL,
1165             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
1166             StackPtr).addReg(FramePtr);
1167   } else if (MFI->hasVarSizedObjects()) {
1168     if (CSSize) {
1169       unsigned Opc = Is64Bit ? X86::LEA64r : X86::LEA32r;
1170       MachineInstr *MI = addLeaRegOffset(BuildMI(MF, DL, TII.get(Opc), StackPtr),
1171                                          FramePtr, false, -CSSize);
1172       MBB.insert(MBBI, MI);
1173     } else
1174       BuildMI(MBB, MBBI, DL, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
1175               StackPtr).addReg(FramePtr);
1176
1177   } else {
1178     // adjust stack pointer back: ESP += numbytes
1179     if (NumBytes)
1180       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
1181   }
1182
1183   // We're returning from function via eh_return.
1184   if (RetOpcode == X86::EH_RETURN || RetOpcode == X86::EH_RETURN64) {
1185     MBBI = prior(MBB.end());
1186     MachineOperand &DestAddr  = MBBI->getOperand(0);
1187     assert(DestAddr.isReg() && "Offset should be in register!");
1188     BuildMI(MBB, MBBI, DL,
1189             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
1190             StackPtr).addReg(DestAddr.getReg());
1191   // Tail call return: adjust the stack pointer and jump to callee
1192   } else if (RetOpcode == X86::TCRETURNri || RetOpcode == X86::TCRETURNdi ||
1193              RetOpcode== X86::TCRETURNri64 || RetOpcode == X86::TCRETURNdi64) {
1194     MBBI = prior(MBB.end());
1195     MachineOperand &JumpTarget = MBBI->getOperand(0);
1196     MachineOperand &StackAdjust = MBBI->getOperand(1);
1197     assert(StackAdjust.isImm() && "Expecting immediate value.");
1198
1199     // Adjust stack pointer.
1200     int StackAdj = StackAdjust.getImm();
1201     int MaxTCDelta = X86FI->getTCReturnAddrDelta();
1202     int Offset = 0;
1203     assert(MaxTCDelta <= 0 && "MaxTCDelta should never be positive");
1204     // Incoporate the retaddr area.
1205     Offset = StackAdj-MaxTCDelta;
1206     assert(Offset >= 0 && "Offset should never be negative");
1207
1208     if (Offset) {
1209       // Check for possible merge with preceeding ADD instruction.
1210       Offset += mergeSPUpdates(MBB, MBBI, StackPtr, true);
1211       emitSPUpdate(MBB, MBBI, StackPtr, Offset, Is64Bit, TII);
1212     }
1213
1214     // Jump to label or value in register.
1215     if (RetOpcode == X86::TCRETURNdi|| RetOpcode == X86::TCRETURNdi64)
1216       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPd)).
1217         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset());
1218     else if (RetOpcode== X86::TCRETURNri64)
1219       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPr64), JumpTarget.getReg());
1220     else
1221        BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPr), JumpTarget.getReg());
1222
1223     // Delete the pseudo instruction TCRETURN.
1224     MBB.erase(MBBI);
1225   } else if ((RetOpcode == X86::RET || RetOpcode == X86::RETI) &&
1226              (X86FI->getTCReturnAddrDelta() < 0)) {
1227     // Add the return addr area delta back since we are not tail calling.
1228     int delta = -1*X86FI->getTCReturnAddrDelta();
1229     MBBI = prior(MBB.end());
1230     // Check for possible merge with preceeding ADD instruction.
1231     delta += mergeSPUpdates(MBB, MBBI, StackPtr, true);
1232     emitSPUpdate(MBB, MBBI, StackPtr, delta, Is64Bit, TII);
1233   }
1234 }
1235
1236 unsigned X86RegisterInfo::getRARegister() const {
1237   if (Is64Bit)
1238     return X86::RIP;  // Should have dwarf #16
1239   else
1240     return X86::EIP;  // Should have dwarf #8
1241 }
1242
1243 unsigned X86RegisterInfo::getFrameRegister(MachineFunction &MF) const {
1244   return hasFP(MF) ? FramePtr : StackPtr;
1245 }
1246
1247 void X86RegisterInfo::getInitialFrameState(std::vector<MachineMove> &Moves)
1248                                                                          const {
1249   // Calculate amount of bytes used for return address storing
1250   int stackGrowth = (Is64Bit ? -8 : -4);
1251
1252   // Initial state of the frame pointer is esp+4.
1253   MachineLocation Dst(MachineLocation::VirtualFP);
1254   MachineLocation Src(StackPtr, stackGrowth);
1255   Moves.push_back(MachineMove(0, Dst, Src));
1256
1257   // Add return address to move list
1258   MachineLocation CSDst(StackPtr, stackGrowth);
1259   MachineLocation CSSrc(getRARegister());
1260   Moves.push_back(MachineMove(0, CSDst, CSSrc));
1261 }
1262
1263 unsigned X86RegisterInfo::getEHExceptionRegister() const {
1264   llvm_unreachable("What is the exception register");
1265   return 0;
1266 }
1267
1268 unsigned X86RegisterInfo::getEHHandlerRegister() const {
1269   llvm_unreachable("What is the exception handler register");
1270   return 0;
1271 }
1272
1273 namespace llvm {
1274 unsigned getX86SubSuperRegister(unsigned Reg, MVT VT, bool High) {
1275   switch (VT.getSimpleVT()) {
1276   default: return Reg;
1277   case MVT::i8:
1278     if (High) {
1279       switch (Reg) {
1280       default: return 0;
1281       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1282         return X86::AH;
1283       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1284         return X86::DH;
1285       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1286         return X86::CH;
1287       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1288         return X86::BH;
1289       }
1290     } else {
1291       switch (Reg) {
1292       default: return 0;
1293       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1294         return X86::AL;
1295       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1296         return X86::DL;
1297       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1298         return X86::CL;
1299       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1300         return X86::BL;
1301       case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1302         return X86::SIL;
1303       case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1304         return X86::DIL;
1305       case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1306         return X86::BPL;
1307       case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1308         return X86::SPL;
1309       case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1310         return X86::R8B;
1311       case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1312         return X86::R9B;
1313       case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1314         return X86::R10B;
1315       case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1316         return X86::R11B;
1317       case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1318         return X86::R12B;
1319       case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1320         return X86::R13B;
1321       case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1322         return X86::R14B;
1323       case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1324         return X86::R15B;
1325       }
1326     }
1327   case MVT::i16:
1328     switch (Reg) {
1329     default: return Reg;
1330     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1331       return X86::AX;
1332     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1333       return X86::DX;
1334     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1335       return X86::CX;
1336     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1337       return X86::BX;
1338     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1339       return X86::SI;
1340     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1341       return X86::DI;
1342     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1343       return X86::BP;
1344     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1345       return X86::SP;
1346     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1347       return X86::R8W;
1348     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1349       return X86::R9W;
1350     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1351       return X86::R10W;
1352     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1353       return X86::R11W;
1354     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1355       return X86::R12W;
1356     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1357       return X86::R13W;
1358     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1359       return X86::R14W;
1360     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1361       return X86::R15W;
1362     }
1363   case MVT::i32:
1364     switch (Reg) {
1365     default: return Reg;
1366     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1367       return X86::EAX;
1368     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1369       return X86::EDX;
1370     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1371       return X86::ECX;
1372     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1373       return X86::EBX;
1374     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1375       return X86::ESI;
1376     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1377       return X86::EDI;
1378     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1379       return X86::EBP;
1380     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1381       return X86::ESP;
1382     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1383       return X86::R8D;
1384     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1385       return X86::R9D;
1386     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1387       return X86::R10D;
1388     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1389       return X86::R11D;
1390     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1391       return X86::R12D;
1392     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1393       return X86::R13D;
1394     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1395       return X86::R14D;
1396     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1397       return X86::R15D;
1398     }
1399   case MVT::i64:
1400     switch (Reg) {
1401     default: return Reg;
1402     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1403       return X86::RAX;
1404     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1405       return X86::RDX;
1406     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1407       return X86::RCX;
1408     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1409       return X86::RBX;
1410     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1411       return X86::RSI;
1412     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1413       return X86::RDI;
1414     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1415       return X86::RBP;
1416     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1417       return X86::RSP;
1418     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1419       return X86::R8;
1420     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1421       return X86::R9;
1422     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1423       return X86::R10;
1424     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1425       return X86::R11;
1426     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1427       return X86::R12;
1428     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1429       return X86::R13;
1430     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1431       return X86::R14;
1432     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1433       return X86::R15;
1434     }
1435   }
1436
1437   return Reg;
1438 }
1439 }
1440
1441 #include "X86GenRegisterInfo.inc"
1442
1443 namespace {
1444   struct VISIBILITY_HIDDEN MSAC : public MachineFunctionPass {
1445     static char ID;
1446     MSAC() : MachineFunctionPass(&ID) {}
1447
1448     virtual bool runOnMachineFunction(MachineFunction &MF) {
1449       MachineFrameInfo *FFI = MF.getFrameInfo();
1450       MachineRegisterInfo &RI = MF.getRegInfo();
1451
1452       // Calculate max stack alignment of all already allocated stack objects.
1453       unsigned MaxAlign = calculateMaxStackAlignment(FFI);
1454
1455       // Be over-conservative: scan over all vreg defs and find, whether vector
1456       // registers are used. If yes - there is probability, that vector register
1457       // will be spilled and thus stack needs to be aligned properly.
1458       for (unsigned RegNum = TargetRegisterInfo::FirstVirtualRegister;
1459            RegNum < RI.getLastVirtReg(); ++RegNum)
1460         MaxAlign = std::max(MaxAlign, RI.getRegClass(RegNum)->getAlignment());
1461
1462       if (FFI->getMaxAlignment() == MaxAlign)
1463         return false;
1464
1465       FFI->setMaxAlignment(MaxAlign);
1466       return true;
1467     }
1468
1469     virtual const char *getPassName() const {
1470       return "X86 Maximal Stack Alignment Calculator";
1471     }
1472
1473     virtual void getAnalysisUsage(AnalysisUsage &AU) const {
1474       AU.setPreservesCFG();
1475       MachineFunctionPass::getAnalysisUsage(AU);
1476     }
1477   };
1478
1479   char MSAC::ID = 0;
1480 }
1481
1482 FunctionPass*
1483 llvm::createX86MaxStackAlignmentCalculatorPass() { return new MSAC(); }