lib/Target/X86/X86InstrFragmentsSIMD.td

   1 //===-- X86InstrFragmentsSIMD.td - x86 SIMD ISA ------------*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file provides pattern fragments useful for SIMD instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 //===----------------------------------------------------------------------===//
  15 // MMX specific DAG Nodes.
  16 //===----------------------------------------------------------------------===//
  17
  18 // Low word of MMX to GPR.
  19 def MMX_X86movd2w : SDNode<"X86ISD::MMX_MOVD2W", SDTypeProfile<1, 1,
  20                             [SDTCisVT<0, i32>, SDTCisVT<1, x86mmx>]>>;
  21 // GPR to low word of MMX.
  22 def MMX_X86movw2d : SDNode<"X86ISD::MMX_MOVW2D", SDTypeProfile<1, 1,
  23                             [SDTCisVT<0, x86mmx>, SDTCisVT<1, i32>]>>;
  24
  25 //===----------------------------------------------------------------------===//
  26 // MMX Pattern Fragments
  27 //===----------------------------------------------------------------------===//
  28
  29 def load_mmx : PatFrag<(ops node:$ptr), (x86mmx (load node:$ptr))>;
  30 def load_mvmmx : PatFrag<(ops node:$ptr),
  31                          (x86mmx (MMX_X86movw2d (load node:$ptr)))>;
  32 def bc_mmx  : PatFrag<(ops node:$in), (x86mmx  (bitconvert node:$in))>;
  33
  34 //===----------------------------------------------------------------------===//
  35 // SSE specific DAG Nodes.
  36 //===----------------------------------------------------------------------===//
  37
  38 def SDTX86VFCMP : SDTypeProfile<1, 3, [SDTCisInt<0>, SDTCisSameAs<1, 2>,
  39                                        SDTCisFP<1>, SDTCisVT<3, i8>,
  40                                        SDTCisVec<1>]>;
  41
  42 def X86fmin    : SDNode<"X86ISD::FMIN",      SDTFPBinOp>;
  43 def X86fmax    : SDNode<"X86ISD::FMAX",      SDTFPBinOp>;
  44
  45 // Commutative and Associative FMIN and FMAX.
  46 def X86fminc    : SDNode<"X86ISD::FMINC", SDTFPBinOp,
  47     [SDNPCommutative, SDNPAssociative]>;
  48 def X86fmaxc    : SDNode<"X86ISD::FMAXC", SDTFPBinOp,
  49     [SDNPCommutative, SDNPAssociative]>;
  50
  51 def X86fand    : SDNode<"X86ISD::FAND",      SDTFPBinOp,
  52                         [SDNPCommutative, SDNPAssociative]>;
  53 def X86for     : SDNode<"X86ISD::FOR",       SDTFPBinOp,
  54                         [SDNPCommutative, SDNPAssociative]>;
  55 def X86fxor    : SDNode<"X86ISD::FXOR",      SDTFPBinOp,
  56                         [SDNPCommutative, SDNPAssociative]>;
  57 def X86fandn   : SDNode<"X86ISD::FANDN",     SDTFPBinOp,
  58                         [SDNPCommutative, SDNPAssociative]>;
  59 def X86frsqrt  : SDNode<"X86ISD::FRSQRT",    SDTFPUnaryOp>;
  60 def X86frcp    : SDNode<"X86ISD::FRCP",      SDTFPUnaryOp>;
  61 def X86fgetsign: SDNode<"X86ISD::FGETSIGNx86",SDTFPToIntOp>;
  62 def X86fhadd   : SDNode<"X86ISD::FHADD",     SDTFPBinOp>;
  63 def X86fhsub   : SDNode<"X86ISD::FHSUB",     SDTFPBinOp>;
  64 def X86hadd    : SDNode<"X86ISD::HADD",      SDTIntBinOp>;
  65 def X86hsub    : SDNode<"X86ISD::HSUB",      SDTIntBinOp>;
  66 def X86comi    : SDNode<"X86ISD::COMI",      SDTX86CmpTest>;
  67 def X86ucomi   : SDNode<"X86ISD::UCOMI",     SDTX86CmpTest>;
  68 def X86cmps    : SDNode<"X86ISD::FSETCC",     SDTX86Cmps>;
  69 //def X86cmpsd   : SDNode<"X86ISD::FSETCCsd",    SDTX86Cmpsd>;
  70 def X86cvtdq2pd: SDNode<"X86ISD::CVTDQ2PD",
  71                  SDTypeProfile<1, 1, [SDTCisVT<0, v2f64>,
  72                                       SDTCisVT<1, v4i32>]>>;
  73 def X86cvtudq2pd: SDNode<"X86ISD::CVTUDQ2PD",
  74                  SDTypeProfile<1, 1, [SDTCisVT<0, v2f64>,
  75                                       SDTCisVT<1, v4i32>]>>;
  76 def X86pshufb  : SDNode<"X86ISD::PSHUFB",
  77                  SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
  78                                       SDTCisSameAs<0,2>]>>;
  79 def X86psadbw  : SDNode<"X86ISD::PSADBW",
  80                  SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
  81                                       SDTCisSameAs<0,2>]>>;
  82 def X86dbpsadbw : SDNode<"X86ISD::DBPSADBW",
  83                   SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisVec<1>,
  84                                        SDTCisSameAs<1,2>, SDTCisInt<3>]>>;
  85 def X86andnp   : SDNode<"X86ISD::ANDNP",
  86                  SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
  87                                       SDTCisSameAs<0,2>]>>;
  88 def X86psign   : SDNode<"X86ISD::PSIGN",
  89                  SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
  90                                       SDTCisSameAs<0,2>]>>;
  91 def X86pextrb  : SDNode<"X86ISD::PEXTRB",
  92                  SDTypeProfile<1, 2, [SDTCisVT<0, i32>, SDTCisPtrTy<2>]>>;
  93 def X86pextrw  : SDNode<"X86ISD::PEXTRW",
  94                  SDTypeProfile<1, 2, [SDTCisVT<0, i32>, SDTCisPtrTy<2>]>>;
  95 def X86pinsrb  : SDNode<"X86ISD::PINSRB",
  96                  SDTypeProfile<1, 3, [SDTCisVT<0, v16i8>, SDTCisSameAs<0,1>,
  97                                       SDTCisVT<2, i32>, SDTCisPtrTy<3>]>>;
  98 def X86pinsrw  : SDNode<"X86ISD::PINSRW",
  99                  SDTypeProfile<1, 3, [SDTCisVT<0, v8i16>, SDTCisSameAs<0,1>,
 100                                       SDTCisVT<2, i32>, SDTCisPtrTy<3>]>>;
 101 def X86insertps : SDNode<"X86ISD::INSERTPS",
 102                  SDTypeProfile<1, 3, [SDTCisVT<0, v4f32>, SDTCisSameAs<0,1>,
 103                                       SDTCisVT<2, v4f32>, SDTCisVT<3, i8>]>>;
 104 def X86vzmovl  : SDNode<"X86ISD::VZEXT_MOVL",
 105                  SDTypeProfile<1, 1, [SDTCisSameAs<0,1>]>>;
 106
 107 def X86vzload  : SDNode<"X86ISD::VZEXT_LOAD", SDTLoad,
 108                         [SDNPHasChain, SDNPMayLoad, SDNPMemOperand]>;
 109
 110 def X86vzext   : SDNode<"X86ISD::VZEXT",
 111                          SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 112                                               SDTCisInt<0>, SDTCisInt<1>,
 113                                               SDTCisOpSmallerThanOp<1, 0>]>>;
 114
 115 def X86vsext   : SDNode<"X86ISD::VSEXT",
 116                          SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 117                                               SDTCisInt<0>, SDTCisInt<1>,
 118                                               SDTCisOpSmallerThanOp<1, 0>]>>;
 119
 120 def SDTVtrunc    : SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 121                                        SDTCisInt<0>, SDTCisInt<1>,
 122                                        SDTCisOpSmallerThanOp<0, 1>]>;
 123
 124 def X86vtrunc    : SDNode<"X86ISD::VTRUNC",   SDTVtrunc>;
 125 def X86vtruncs   : SDNode<"X86ISD::VTRUNCS",  SDTVtrunc>;
 126 def X86vtruncus  : SDNode<"X86ISD::VTRUNCUS", SDTVtrunc>;
 127
 128 def X86trunc    : SDNode<"X86ISD::TRUNC",
 129                          SDTypeProfile<1, 1, [SDTCisInt<0>, SDTCisInt<1>,
 130                                               SDTCisOpSmallerThanOp<0, 1>]>>;
 131 def X86vfpext  : SDNode<"X86ISD::VFPEXT",
 132                         SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 133                                              SDTCisFP<0>, SDTCisFP<1>,
 134                                              SDTCisOpSmallerThanOp<1, 0>]>>;
 135 def X86vfpround: SDNode<"X86ISD::VFPROUND",
 136                         SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 137                                              SDTCisFP<0>, SDTCisFP<1>,
 138                                              SDTCisOpSmallerThanOp<0, 1>]>>;
 139
 140 def X86vshldq  : SDNode<"X86ISD::VSHLDQ",    SDTIntShiftOp>;
 141 def X86vshrdq  : SDNode<"X86ISD::VSRLDQ",    SDTIntShiftOp>;
 142 def X86cmpp    : SDNode<"X86ISD::CMPP",      SDTX86VFCMP>;
 143 def X86pcmpeq  : SDNode<"X86ISD::PCMPEQ", SDTIntBinOp, [SDNPCommutative]>;
 144 def X86pcmpgt  : SDNode<"X86ISD::PCMPGT", SDTIntBinOp>;
 145
 146 def X86IntCmpMask : SDTypeProfile<1, 2,
 147     [SDTCisVec<0>, SDTCisSameAs<1, 2>, SDTCisInt<1>]>;
 148 def X86pcmpeqm  : SDNode<"X86ISD::PCMPEQM", X86IntCmpMask, [SDNPCommutative]>;
 149 def X86pcmpgtm  : SDNode<"X86ISD::PCMPGTM", X86IntCmpMask>;
 150
 151 def X86CmpMaskCC :
 152       SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCVecEltisVT<0, i1>,
 153                        SDTCisVec<1>, SDTCisSameAs<2, 1>,
 154                        SDTCisSameNumEltsAs<0, 1>, SDTCisVT<3, i8>]>;
 155 def X86CmpMaskCCRound :
 156       SDTypeProfile<1, 4, [SDTCisVec<0>,SDTCVecEltisVT<0, i1>,
 157                        SDTCisVec<1>, SDTCisSameAs<2, 1>,
 158                        SDTCisSameNumEltsAs<0, 1>, SDTCisVT<3, i8>,
 159                        SDTCisInt<4>]>;
 160 def X86CmpMaskCCScalar :
 161       SDTypeProfile<1, 3, [SDTCisInt<0>, SDTCisSameAs<1, 2>, SDTCisVT<3, i8>]>;
 162
 163 def X86cmpm    : SDNode<"X86ISD::CMPM",     X86CmpMaskCC>;
 164 def X86cmpmRnd : SDNode<"X86ISD::CMPM_RND", X86CmpMaskCCRound>;
 165 def X86cmpmu   : SDNode<"X86ISD::CMPMU",    X86CmpMaskCC>;
 166 def X86cmpms   : SDNode<"X86ISD::FSETCC",   X86CmpMaskCCScalar>;
 167
 168 def X86vshl    : SDNode<"X86ISD::VSHL",
 169                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 170                                       SDTCisVec<2>]>>;
 171 def X86vsrl    : SDNode<"X86ISD::VSRL",
 172                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 173                                       SDTCisVec<2>]>>;
 174 def X86vsra    : SDNode<"X86ISD::VSRA",
 175                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 176                                       SDTCisVec<2>]>>;
 177
 178 def X86vshli   : SDNode<"X86ISD::VSHLI", SDTIntShiftOp>;
 179 def X86vsrli   : SDNode<"X86ISD::VSRLI", SDTIntShiftOp>;
 180 def X86vsrai   : SDNode<"X86ISD::VSRAI", SDTIntShiftOp>;
 181
 182 def SDTX86CmpPTest : SDTypeProfile<1, 2, [SDTCisVT<0, i32>,
 183                                           SDTCisVec<1>,
 184                                           SDTCisSameAs<2, 1>]>;
 185 def X86addus   : SDNode<"X86ISD::ADDUS", SDTIntBinOp>;
 186 def X86subus   : SDNode<"X86ISD::SUBUS", SDTIntBinOp>;
 187 def X86adds    : SDNode<"X86ISD::ADDS", SDTIntBinOp>;
 188 def X86subs    : SDNode<"X86ISD::SUBS", SDTIntBinOp>;
 189 def X86mulhrs  : SDNode<"X86ISD::MULHRS" , SDTIntBinOp>;
 190 def X86avg     : SDNode<"X86ISD::AVG" , SDTIntBinOp>;
 191 def X86ptest   : SDNode<"X86ISD::PTEST", SDTX86CmpPTest>;
 192 def X86testp   : SDNode<"X86ISD::TESTP", SDTX86CmpPTest>;
 193 def X86kortest : SDNode<"X86ISD::KORTEST", SDTX86CmpPTest>;
 194 def X86testm   : SDNode<"X86ISD::TESTM", SDTypeProfile<1, 2, [SDTCisVec<0>,
 195                                           SDTCisVec<1>, SDTCisSameAs<2, 1>,
 196                                           SDTCVecEltisVT<0, i1>,
 197                                           SDTCisSameNumEltsAs<0, 1>]>>;
 198 def X86testnm  : SDNode<"X86ISD::TESTNM", SDTypeProfile<1, 2, [SDTCisVec<0>,
 199                                           SDTCisVec<1>, SDTCisSameAs<2, 1>,
 200                                           SDTCVecEltisVT<0, i1>,
 201                                           SDTCisSameNumEltsAs<0, 1>]>>;
 202 def X86select  : SDNode<"X86ISD::SELECT"     , SDTSelect>;
 203
 204 def X86pmuludq : SDNode<"X86ISD::PMULUDQ",
 205                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>,
 206                                       SDTCisSameAs<1,2>]>>;
 207 def X86pmuldq  : SDNode<"X86ISD::PMULDQ",
 208                          SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>,
 209                                        SDTCisSameAs<1,2>]>>;
 210
 211 def X86extrqi : SDNode<"X86ISD::EXTRQI",
 212                   SDTypeProfile<1, 3, [SDTCisVT<0, v2i64>, SDTCisSameAs<0,1>,
 213                                        SDTCisVT<2, i8>, SDTCisVT<3, i8>]>>;
 214 def X86insertqi : SDNode<"X86ISD::INSERTQI",
 215                     SDTypeProfile<1, 4, [SDTCisVT<0, v2i64>, SDTCisSameAs<0,1>,
 216                                          SDTCisSameAs<1,2>, SDTCisVT<3, i8>,
 217                                          SDTCisVT<4, i8>]>>;
 218
 219 // Specific shuffle nodes - At some point ISD::VECTOR_SHUFFLE will always get
 220 // translated into one of the target nodes below during lowering.
 221 // Note: this is a work in progress...
 222 def SDTShuff1Op : SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisSameAs<0,1>]>;
 223 def SDTShuff2Op : SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 224                                 SDTCisSameAs<0,2>]>;
 225 def SDTShuff3Op : SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 226                                 SDTCisSameAs<0,2>, SDTCisSameAs<0,3>]>;
 227
 228 def SDTShuff2OpM : SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 229                                         SDTCisVec<2>]>;
 230 def SDTShuff2OpI : SDTypeProfile<1, 2, [SDTCisVec<0>,
 231                                  SDTCisSameAs<0,1>, SDTCisInt<2>]>;
 232 def SDTShuff3OpI : SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 233                                  SDTCisSameAs<0,2>, SDTCisInt<3>]>;
 234 def SDTFPBinOpImmRound: SDTypeProfile<1, 4, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 235                              SDTCisSameAs<0,2>, SDTCisInt<3>, SDTCisInt<4>]>;
 236 def SDTFPUnaryOpImmRound: SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 237                               SDTCisInt<2>, SDTCisInt<3>]>;
 238
 239 def SDTVBroadcast  : SDTypeProfile<1, 1, [SDTCisVec<0>]>;
 240 def SDTVBroadcastm : SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>]>;
 241
 242 def SDTBlend : SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 243                              SDTCisSameAs<1,2>, SDTCisVT<3, i8>]>;
 244
 245 def SDTFPBinOpRound : SDTypeProfile<1, 3, [      // fadd_round, fmul_round, etc.
 246   SDTCisSameAs<0, 1>, SDTCisSameAs<0, 2>, SDTCisFP<0>, SDTCisInt<3>]>;
 247
 248 def SDTFPUnaryOpRound : SDTypeProfile<1, 2, [      // fsqrt_round, fgetexp_round, etc.
 249   SDTCisSameAs<0, 1>, SDTCisFP<0>, SDTCisInt<2>]>;
 250
 251 def SDTFma : SDTypeProfile<1, 3, [SDTCisSameAs<0,1>,
 252                            SDTCisSameAs<1,2>, SDTCisSameAs<1,3>]>;
 253 def SDTFmaRound : SDTypeProfile<1, 4, [SDTCisSameAs<0,1>,
 254                            SDTCisSameAs<1,2>, SDTCisSameAs<1,3>, SDTCisInt<4>]>;
 255 def STDFp1SrcRm : SDTypeProfile<1, 2, [SDTCisSameAs<0,1>,
 256                            SDTCisVec<0>, SDTCisInt<2>]>;
 257 def STDFp2SrcRm : SDTypeProfile<1, 3, [SDTCisSameAs<0,1>,
 258                            SDTCisVec<0>, SDTCisInt<3>]>;
 259 def STDFp3SrcRm : SDTypeProfile<1, 4, [SDTCisSameAs<0,1>,
 260                            SDTCisVec<0>, SDTCisInt<3>, SDTCisInt<4>]>;
 261
 262 def X86PAlignr : SDNode<"X86ISD::PALIGNR", SDTShuff3OpI>;
 263 def X86VAlign  : SDNode<"X86ISD::VALIGN", SDTShuff3OpI>;
 264 def X86Abs     : SDNode<"X86ISD::ABS", SDTIntUnaryOp>;
 265
 266 def X86PShufd  : SDNode<"X86ISD::PSHUFD", SDTShuff2OpI>;
 267 def X86PShufhw : SDNode<"X86ISD::PSHUFHW", SDTShuff2OpI>;
 268 def X86PShuflw : SDNode<"X86ISD::PSHUFLW", SDTShuff2OpI>;
 269
 270 def X86Shufp   : SDNode<"X86ISD::SHUFP", SDTShuff3OpI>;
 271 def X86Shuf128 : SDNode<"X86ISD::SHUF128", SDTShuff3OpI>;
 272
 273 def X86Movddup  : SDNode<"X86ISD::MOVDDUP", SDTShuff1Op>;
 274 def X86Movshdup : SDNode<"X86ISD::MOVSHDUP", SDTShuff1Op>;
 275 def X86Movsldup : SDNode<"X86ISD::MOVSLDUP", SDTShuff1Op>;
 276
 277 def X86Movsd : SDNode<"X86ISD::MOVSD", SDTShuff2Op>;
 278 def X86Movss : SDNode<"X86ISD::MOVSS", SDTShuff2Op>;
 279
 280 def X86Movlhps : SDNode<"X86ISD::MOVLHPS", SDTShuff2Op>;
 281 def X86Movlhpd : SDNode<"X86ISD::MOVLHPD", SDTShuff2Op>;
 282 def X86Movhlps : SDNode<"X86ISD::MOVHLPS", SDTShuff2Op>;
 283
 284 def X86Movlps : SDNode<"X86ISD::MOVLPS", SDTShuff2Op>;
 285 def X86Movlpd : SDNode<"X86ISD::MOVLPD", SDTShuff2Op>;
 286
 287 def SDTPack : SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>, SDTCisSameAs<2, 1>]>;
 288 def X86Packss : SDNode<"X86ISD::PACKSS", SDTPack>;
 289 def X86Packus : SDNode<"X86ISD::PACKUS", SDTPack>;
 290
 291 def X86Unpckl : SDNode<"X86ISD::UNPCKL", SDTShuff2Op>;
 292 def X86Unpckh : SDNode<"X86ISD::UNPCKH", SDTShuff2Op>;
 293
 294 def X86vpmaddubsw  : SDNode<"X86ISD::VPMADDUBSW" , SDTPack>;
 295 def X86vpmaddwd    : SDNode<"X86ISD::VPMADDWD"   , SDTPack>;
 296
 297 def X86VPermilpv  : SDNode<"X86ISD::VPERMILPV", SDTShuff2OpM>;
 298 def X86VPermilpi  : SDNode<"X86ISD::VPERMILPI", SDTShuff2OpI>;
 299 def X86VPermv     : SDNode<"X86ISD::VPERMV",    SDTShuff2Op>;
 300 def X86VPermi     : SDNode<"X86ISD::VPERMI",    SDTShuff2OpI>;
 301 def X86VPermv3    : SDNode<"X86ISD::VPERMV3",   SDTShuff3Op>;
 302 def X86VPermiv3   : SDNode<"X86ISD::VPERMIV3",  SDTShuff3Op>;
 303
 304 def X86VPerm2x128 : SDNode<"X86ISD::VPERM2X128", SDTShuff3OpI>;
 305
 306 def X86VFixupimm       : SDNode<"X86ISD::VFIXUPIMM", SDTFPBinOpImmRound>;
 307 def X86VRange          : SDNode<"X86ISD::VRANGE", SDTFPBinOpImmRound>;
 308 def X86VReduce          : SDNode<"X86ISD::VREDUCE", SDTFPUnaryOpImmRound>;
 309 def X86VRndScale       : SDNode<"X86ISD::VRNDSCALE", SDTFPUnaryOpImmRound>;
 310
 311 def X86SubVBroadcast : SDNode<"X86ISD::SUBV_BROADCAST",
 312                     SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 313                                          SDTCisSubVecOfVec<1, 0>]>, []>;
 314 def X86VBroadcast : SDNode<"X86ISD::VBROADCAST", SDTVBroadcast>;
 315 def X86Vinsert   : SDNode<"X86ISD::VINSERT",  SDTypeProfile<1, 3,
 316                               [SDTCisSameAs<0, 1>, SDTCisPtrTy<3>]>, []>;
 317 def X86Vextract   : SDNode<"X86ISD::VEXTRACT",  SDTypeProfile<1, 2,
 318                               [SDTCisVec<1>, SDTCisPtrTy<2>]>, []>;
 319
 320 def X86Blendi    : SDNode<"X86ISD::BLENDI",   SDTBlend>;
 321
 322 def X86Addsub    : SDNode<"X86ISD::ADDSUB", SDTFPBinOp>;
 323
 324 def X86faddRnd   : SDNode<"X86ISD::FADD_RND",  SDTFPBinOpRound>;
 325 def X86fsubRnd   : SDNode<"X86ISD::FSUB_RND",  SDTFPBinOpRound>;
 326 def X86fmulRnd   : SDNode<"X86ISD::FMUL_RND",  SDTFPBinOpRound>;
 327 def X86fdivRnd   : SDNode<"X86ISD::FDIV_RND",  SDTFPBinOpRound>;
 328 def X86fmaxRnd   : SDNode<"X86ISD::FMAX_RND",      SDTFPBinOpRound>;
 329 def X86scalef    : SDNode<"X86ISD::SCALEF",    SDTFPBinOpRound>;
 330 def X86fminRnd   : SDNode<"X86ISD::FMIN_RND",      SDTFPBinOpRound>;
 331 def X86fsqrtRnd     : SDNode<"X86ISD::FSQRT_RND",  SDTFPUnaryOpRound>;
 332 def X86fgetexpRnd   : SDNode<"X86ISD::FGETEXP_RND", SDTFPUnaryOpRound>;
 333 def X86fgetexpRnds  : SDNode<"X86ISD::FGETEXP_RND", STDFp2SrcRm>;
 334
 335 def X86Fmadd     : SDNode<"X86ISD::FMADD",     SDTFma>;
 336 def X86Fnmadd    : SDNode<"X86ISD::FNMADD",    SDTFma>;
 337 def X86Fmsub     : SDNode<"X86ISD::FMSUB",     SDTFma>;
 338 def X86Fnmsub    : SDNode<"X86ISD::FNMSUB",    SDTFma>;
 339 def X86Fmaddsub  : SDNode<"X86ISD::FMADDSUB",  SDTFma>;
 340 def X86Fmsubadd  : SDNode<"X86ISD::FMSUBADD",  SDTFma>;
 341
 342 def X86FmaddRnd     : SDNode<"X86ISD::FMADD_RND",     SDTFmaRound>;
 343 def X86FnmaddRnd    : SDNode<"X86ISD::FNMADD_RND",    SDTFmaRound>;
 344 def X86FmsubRnd     : SDNode<"X86ISD::FMSUB_RND",     SDTFmaRound>;
 345 def X86FnmsubRnd    : SDNode<"X86ISD::FNMSUB_RND",    SDTFmaRound>;
 346 def X86FmaddsubRnd  : SDNode<"X86ISD::FMADDSUB_RND",  SDTFmaRound>;
 347 def X86FmsubaddRnd  : SDNode<"X86ISD::FMSUBADD_RND",  SDTFmaRound>;
 348
 349 def X86rsqrt28   : SDNode<"X86ISD::RSQRT28",  STDFp1SrcRm>;
 350 def X86rcp28     : SDNode<"X86ISD::RCP28",    STDFp1SrcRm>;
 351 def X86exp2      : SDNode<"X86ISD::EXP2",     STDFp1SrcRm>;
 352
 353 def X86rsqrt28s  : SDNode<"X86ISD::RSQRT28",  STDFp2SrcRm>;
 354 def X86rcp28s    : SDNode<"X86ISD::RCP28",    STDFp2SrcRm>;
 355 def X86RndScales : SDNode<"X86ISD::VRNDSCALE", STDFp3SrcRm>;
 356 def X86Reduces   : SDNode<"X86ISD::VREDUCE", STDFp3SrcRm>;
 357
 358 def SDT_PCMPISTRI : SDTypeProfile<2, 3, [SDTCisVT<0, i32>, SDTCisVT<1, i32>,
 359                                          SDTCisVT<2, v16i8>, SDTCisVT<3, v16i8>,
 360                                          SDTCisVT<4, i8>]>;
 361 def SDT_PCMPESTRI : SDTypeProfile<2, 5, [SDTCisVT<0, i32>, SDTCisVT<1, i32>,
 362                                          SDTCisVT<2, v16i8>, SDTCisVT<3, i32>,
 363                                          SDTCisVT<4, v16i8>, SDTCisVT<5, i32>,
 364                                          SDTCisVT<6, i8>]>;
 365
 366 def X86pcmpistri : SDNode<"X86ISD::PCMPISTRI", SDT_PCMPISTRI>;
 367 def X86pcmpestri : SDNode<"X86ISD::PCMPESTRI", SDT_PCMPESTRI>;
 368
 369 def X86compress: SDNode<"X86ISD::COMPRESS", SDTypeProfile<1, 1,
 370                               [SDTCisSameAs<0, 1>, SDTCisVec<1>]>, []>;
 371 def X86expand  : SDNode<"X86ISD::EXPAND", SDTypeProfile<1, 1,
 372                               [SDTCisSameAs<0, 1>, SDTCisVec<1>]>, []>;
 373
 374 def SDTintToFPRound: SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisFP<0>,
 375                                SDTCisSameAs<0,1>, SDTCisInt<2>, SDTCisInt<3>]>;
 376
 377 def SDTDoubleToInt: SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 378                                          SDTCisInt<0>, SDTCVecEltisVT<1, f64>]>;
 379 def SDTFloatToInt: SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 380                                          SDTCisInt<0>, SDTCVecEltisVT<1, f32>]>;
 381
 382 def SDTDoubleToIntRnd: SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>,
 383                                          SDTCisInt<0>, SDTCVecEltisVT<1, f64>]>;
 384 def SDTFloatToIntRnd: SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>,
 385                                          SDTCisInt<0>, SDTCVecEltisVT<1, f32>]>;
 386
 387 def SDTVintToFPRound: SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>,
 388                                            SDTCisFP<0>, SDTCVecEltisVT<1, i32>,
 389                                            SDTCisInt<2>]>;
 390 def SDTVlongToFPRound: SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>,
 391                                            SDTCisFP<0>, SDTCVecEltisVT<1, i64>,
 392                                            SDTCisInt<2>]>;
 393
 394 def SDTVFPToIntRound: SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>,
 395                                            SDTCisFP<1>, SDTCVecEltisVT<0, i32>,
 396                                            SDTCisInt<2>]>;
 397 def SDTVFPToLongRound: SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>,
 398                                            SDTCisFP<1>, SDTCVecEltisVT<0, i64>,
 399                                            SDTCisInt<2>]>;
 400
 401 // Scalar
 402 def X86SintToFpRnd  : SDNode<"X86ISD::SINT_TO_FP_RND",  SDTintToFPRound>;
 403 def X86UintToFpRnd  : SDNode<"X86ISD::UINT_TO_FP_RND",  SDTintToFPRound>;
 404
 405 // Vector with rounding mode
 406
 407 // cvtt fp-to-int staff
 408 def X86VFpToSintRnd   : SDNode<"ISD::FP_TO_SINT",  SDTVFPToIntRound>;
 409 def X86VFpToUintRnd   : SDNode<"ISD::FP_TO_UINT",  SDTVFPToIntRound>;
 410 def X86VFpToSlongRnd  : SDNode<"ISD::FP_TO_SINT",  SDTVFPToLongRound>;
 411 def X86VFpToUlongRnd  : SDNode<"ISD::FP_TO_UINT",  SDTVFPToLongRound>;
 412
 413 def X86VSintToFpRnd   : SDNode<"ISD::SINT_TO_FP",  SDTVintToFPRound>;
 414 def X86VUintToFpRnd   : SDNode<"ISD::UINT_TO_FP",  SDTVintToFPRound>;
 415 def X86VSlongToFpRnd  : SDNode<"ISD::SINT_TO_FP",  SDTVlongToFPRound>;
 416 def X86VUlongToFpRnd  : SDNode<"ISD::UINT_TO_FP",  SDTVlongToFPRound>;
 417
 418 // cvt fp-to-int staff
 419 def X86cvtps2IntRnd      : SDNode<"X86ISD::FP_TO_SINT_RND",  SDTFloatToIntRnd>;
 420 def X86cvtps2UIntRnd     : SDNode<"X86ISD::FP_TO_UINT_RND",  SDTFloatToIntRnd>;
 421 def X86cvtpd2IntRnd      : SDNode<"X86ISD::FP_TO_SINT_RND",  SDTDoubleToIntRnd>;
 422 def X86cvtpd2UIntRnd     : SDNode<"X86ISD::FP_TO_UINT_RND",  SDTDoubleToIntRnd>;
 423
 424 // Vector without rounding mode
 425 def X86cvtps2Int      : SDNode<"X86ISD::FP_TO_SINT_RND",  SDTFloatToInt>;
 426 def X86cvtps2UInt     : SDNode<"X86ISD::FP_TO_UINT_RND",  SDTFloatToInt>;
 427 def X86cvtpd2Int      : SDNode<"X86ISD::FP_TO_SINT_RND",  SDTDoubleToInt>;
 428 def X86cvtpd2UInt     : SDNode<"X86ISD::FP_TO_UINT_RND",  SDTDoubleToInt>;
 429
 430 def X86vfpextRnd  : SDNode<"X86ISD::VFPEXT",
 431                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>,
 432                                              SDTCisFP<0>, SDTCisFP<1>,
 433                                              SDTCisOpSmallerThanOp<1, 0>,
 434                                              SDTCisInt<2>]>>;
 435 def X86vfproundRnd: SDNode<"X86ISD::VFPROUND",
 436                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>,
 437                                              SDTCisFP<0>, SDTCisFP<1>,
 438                                              SDTCVecEltisVT<0, f32>,
 439                                              SDTCVecEltisVT<1, f64>,
 440                                              SDTCisInt<2>]>>;
 441
 442 //===----------------------------------------------------------------------===//
 443 // SSE Complex Patterns
 444 //===----------------------------------------------------------------------===//
 445
 446 // These are 'extloads' from a scalar to the low element of a vector, zeroing
 447 // the top elements.  These are used for the SSE 'ss' and 'sd' instruction
 448 // forms.
 449 def sse_load_f32 : ComplexPattern<v4f32, 5, "SelectScalarSSELoad", [],
 450                                   [SDNPHasChain, SDNPMayLoad, SDNPMemOperand,
 451                                    SDNPWantRoot]>;
 452 def sse_load_f64 : ComplexPattern<v2f64, 5, "SelectScalarSSELoad", [],
 453                                   [SDNPHasChain, SDNPMayLoad, SDNPMemOperand,
 454                                    SDNPWantRoot]>;
 455
 456 def ssmem : Operand<v4f32> {
 457   let PrintMethod = "printf32mem";
 458   let MIOperandInfo = (ops ptr_rc, i8imm, ptr_rc_nosp, i32imm, i8imm);
 459   let ParserMatchClass = X86Mem32AsmOperand;
 460   let OperandType = "OPERAND_MEMORY";
 461 }
 462 def sdmem : Operand<v2f64> {
 463   let PrintMethod = "printf64mem";
 464   let MIOperandInfo = (ops ptr_rc, i8imm, ptr_rc_nosp, i32imm, i8imm);
 465   let ParserMatchClass = X86Mem64AsmOperand;
 466   let OperandType = "OPERAND_MEMORY";
 467 }
 468
 469 //===----------------------------------------------------------------------===//
 470 // SSE pattern fragments
 471 //===----------------------------------------------------------------------===//
 472
 473 // 128-bit load pattern fragments
 474 // NOTE: all 128-bit integer vector loads are promoted to v2i64
 475 def loadv4f32    : PatFrag<(ops node:$ptr), (v4f32 (load node:$ptr))>;
 476 def loadv2f64    : PatFrag<(ops node:$ptr), (v2f64 (load node:$ptr))>;
 477 def loadv2i64    : PatFrag<(ops node:$ptr), (v2i64 (load node:$ptr))>;
 478
 479 // 256-bit load pattern fragments
 480 // NOTE: all 256-bit integer vector loads are promoted to v4i64
 481 def loadv8f32    : PatFrag<(ops node:$ptr), (v8f32 (load node:$ptr))>;
 482 def loadv4f64    : PatFrag<(ops node:$ptr), (v4f64 (load node:$ptr))>;
 483 def loadv4i64    : PatFrag<(ops node:$ptr), (v4i64 (load node:$ptr))>;
 484
 485 // 512-bit load pattern fragments
 486 def loadv16f32   : PatFrag<(ops node:$ptr), (v16f32 (load node:$ptr))>;
 487 def loadv8f64    : PatFrag<(ops node:$ptr), (v8f64 (load node:$ptr))>;
 488 def loadv64i8    : PatFrag<(ops node:$ptr), (v64i8 (load node:$ptr))>;
 489 def loadv32i16   : PatFrag<(ops node:$ptr), (v32i16 (load node:$ptr))>;
 490 def loadv16i32   : PatFrag<(ops node:$ptr), (v16i32 (load node:$ptr))>;
 491 def loadv8i64    : PatFrag<(ops node:$ptr), (v8i64 (load node:$ptr))>;
 492
 493 // 128-/256-/512-bit extload pattern fragments
 494 def extloadv2f32 : PatFrag<(ops node:$ptr), (v2f64 (extloadvf32 node:$ptr))>;
 495 def extloadv4f32 : PatFrag<(ops node:$ptr), (v4f64 (extloadvf32 node:$ptr))>;
 496 def extloadv8f32 : PatFrag<(ops node:$ptr), (v8f64 (extloadvf32 node:$ptr))>;
 497
 498 // These are needed to match a scalar load that is used in a vector-only
 499 // math instruction such as the FP logical ops: andps, andnps, orps, xorps.
 500 // The memory operand is required to be a 128-bit load, so it must be converted
 501 // from a vector to a scalar.
 502 def loadf32_128 : PatFrag<(ops node:$ptr),
 503   (f32 (vector_extract (loadv4f32 node:$ptr), (iPTR 0)))>;
 504 def loadf64_128 : PatFrag<(ops node:$ptr),
 505   (f64 (vector_extract (loadv2f64 node:$ptr), (iPTR 0)))>;
 506
 507 // Like 'store', but always requires 128-bit vector alignment.
 508 def alignedstore : PatFrag<(ops node:$val, node:$ptr),
 509                            (store node:$val, node:$ptr), [{
 510   return cast<StoreSDNode>(N)->getAlignment() >= 16;
 511 }]>;
 512
 513 // Like 'store', but always requires 256-bit vector alignment.
 514 def alignedstore256 : PatFrag<(ops node:$val, node:$ptr),
 515                               (store node:$val, node:$ptr), [{
 516   return cast<StoreSDNode>(N)->getAlignment() >= 32;
 517 }]>;
 518
 519 // Like 'store', but always requires 512-bit vector alignment.
 520 def alignedstore512 : PatFrag<(ops node:$val, node:$ptr),
 521                               (store node:$val, node:$ptr), [{
 522   return cast<StoreSDNode>(N)->getAlignment() >= 64;
 523 }]>;
 524
 525 // Like 'load', but always requires 128-bit vector alignment.
 526 def alignedload : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 527   return cast<LoadSDNode>(N)->getAlignment() >= 16;
 528 }]>;
 529
 530 // Like 'X86vzload', but always requires 128-bit vector alignment.
 531 def alignedX86vzload : PatFrag<(ops node:$ptr), (X86vzload node:$ptr), [{
 532   return cast<MemSDNode>(N)->getAlignment() >= 16;
 533 }]>;
 534
 535 // Like 'load', but always requires 256-bit vector alignment.
 536 def alignedload256 : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 537   return cast<LoadSDNode>(N)->getAlignment() >= 32;
 538 }]>;
 539
 540 // Like 'load', but always requires 512-bit vector alignment.
 541 def alignedload512 : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 542   return cast<LoadSDNode>(N)->getAlignment() >= 64;
 543 }]>;
 544
 545 def alignedloadfsf32 : PatFrag<(ops node:$ptr),
 546                                (f32 (alignedload node:$ptr))>;
 547 def alignedloadfsf64 : PatFrag<(ops node:$ptr),
 548                                (f64 (alignedload node:$ptr))>;
 549
 550 // 128-bit aligned load pattern fragments
 551 // NOTE: all 128-bit integer vector loads are promoted to v2i64
 552 def alignedloadv4f32 : PatFrag<(ops node:$ptr),
 553                                (v4f32 (alignedload node:$ptr))>;
 554 def alignedloadv2f64 : PatFrag<(ops node:$ptr),
 555                                (v2f64 (alignedload node:$ptr))>;
 556 def alignedloadv2i64 : PatFrag<(ops node:$ptr),
 557                                (v2i64 (alignedload node:$ptr))>;
 558
 559 // 256-bit aligned load pattern fragments
 560 // NOTE: all 256-bit integer vector loads are promoted to v4i64
 561 def alignedloadv8f32 : PatFrag<(ops node:$ptr),
 562                                (v8f32 (alignedload256 node:$ptr))>;
 563 def alignedloadv4f64 : PatFrag<(ops node:$ptr),
 564                                (v4f64 (alignedload256 node:$ptr))>;
 565 def alignedloadv4i64 : PatFrag<(ops node:$ptr),
 566                                (v4i64 (alignedload256 node:$ptr))>;
 567
 568 // 512-bit aligned load pattern fragments
 569 def alignedloadv16f32 : PatFrag<(ops node:$ptr),
 570                                 (v16f32 (alignedload512 node:$ptr))>;
 571 def alignedloadv16i32 : PatFrag<(ops node:$ptr),
 572                                 (v16i32 (alignedload512 node:$ptr))>;
 573 def alignedloadv8f64  : PatFrag<(ops node:$ptr),
 574                                 (v8f64  (alignedload512 node:$ptr))>;
 575 def alignedloadv8i64  : PatFrag<(ops node:$ptr),
 576                                 (v8i64  (alignedload512 node:$ptr))>;
 577
 578 // Like 'load', but uses special alignment checks suitable for use in
 579 // memory operands in most SSE instructions, which are required to
 580 // be naturally aligned on some targets but not on others.  If the subtarget
 581 // allows unaligned accesses, match any load, though this may require
 582 // setting a feature bit in the processor (on startup, for example).
 583 // Opteron 10h and later implement such a feature.
 584 def memop : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 585   return    Subtarget->hasSSEUnalignedMem()
 586          || cast<LoadSDNode>(N)->getAlignment() >= 16;
 587 }]>;
 588
 589 def memopfsf32 : PatFrag<(ops node:$ptr), (f32   (memop node:$ptr))>;
 590 def memopfsf64 : PatFrag<(ops node:$ptr), (f64   (memop node:$ptr))>;
 591
 592 // 128-bit memop pattern fragments
 593 // NOTE: all 128-bit integer vector loads are promoted to v2i64
 594 def memopv4f32 : PatFrag<(ops node:$ptr), (v4f32 (memop node:$ptr))>;
 595 def memopv2f64 : PatFrag<(ops node:$ptr), (v2f64 (memop node:$ptr))>;
 596 def memopv2i64 : PatFrag<(ops node:$ptr), (v2i64 (memop node:$ptr))>;
 597
 598 // These are needed to match a scalar memop that is used in a vector-only
 599 // math instruction such as the FP logical ops: andps, andnps, orps, xorps.
 600 // The memory operand is required to be a 128-bit load, so it must be converted
 601 // from a vector to a scalar.
 602 def memopfsf32_128 : PatFrag<(ops node:$ptr),
 603   (f32 (vector_extract (memopv4f32 node:$ptr), (iPTR 0)))>;
 604 def memopfsf64_128 : PatFrag<(ops node:$ptr),
 605   (f64 (vector_extract (memopv2f64 node:$ptr), (iPTR 0)))>;
 606
 607
 608 // SSSE3 uses MMX registers for some instructions. They aren't aligned on a
 609 // 16-byte boundary.
 610 // FIXME: 8 byte alignment for mmx reads is not required
 611 def memop64 : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 612   return cast<LoadSDNode>(N)->getAlignment() >= 8;
 613 }]>;
 614
 615 def memopmmx  : PatFrag<(ops node:$ptr), (x86mmx  (memop64 node:$ptr))>;
 616
 617 // MOVNT Support
 618 // Like 'store', but requires the non-temporal bit to be set
 619 def nontemporalstore : PatFrag<(ops node:$val, node:$ptr),
 620                            (st node:$val, node:$ptr), [{
 621   if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N))
 622     return ST->isNonTemporal();
 623   return false;
 624 }]>;
 625
 626 def alignednontemporalstore : PatFrag<(ops node:$val, node:$ptr),
 627                                     (st node:$val, node:$ptr), [{
 628   if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N))
 629     return ST->isNonTemporal() && !ST->isTruncatingStore() &&
 630            ST->getAddressingMode() == ISD::UNINDEXED &&
 631            ST->getAlignment() >= 16;
 632   return false;
 633 }]>;
 634
 635 def unalignednontemporalstore : PatFrag<(ops node:$val, node:$ptr),
 636                                       (st node:$val, node:$ptr), [{
 637   if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N))
 638     return ST->isNonTemporal() &&
 639            ST->getAlignment() < 16;
 640   return false;
 641 }]>;
 642
 643 def mgatherv4i32 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 644   (masked_gather node:$src1, node:$src2, node:$src3) , [{
 645   if (MaskedGatherSDNode *Mgt = dyn_cast<MaskedGatherSDNode>(N))
 646     return (Mgt->getIndex().getValueType() == MVT::v4i32 ||
 647             Mgt->getBasePtr().getValueType() == MVT::v4i32);
 648   return false;
 649 }]>;
 650
 651 def mgatherv8i32 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 652   (masked_gather node:$src1, node:$src2, node:$src3) , [{
 653   if (MaskedGatherSDNode *Mgt = dyn_cast<MaskedGatherSDNode>(N))
 654     return (Mgt->getIndex().getValueType() == MVT::v8i32 ||
 655             Mgt->getBasePtr().getValueType() == MVT::v8i32);
 656   return false;
 657 }]>;
 658
 659 def mgatherv2i64 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 660   (masked_gather node:$src1, node:$src2, node:$src3) , [{
 661   if (MaskedGatherSDNode *Mgt = dyn_cast<MaskedGatherSDNode>(N))
 662     return (Mgt->getIndex().getValueType() == MVT::v2i64 ||
 663             Mgt->getBasePtr().getValueType() == MVT::v2i64);
 664   return false;
 665 }]>;
 666 def mgatherv4i64 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 667   (masked_gather node:$src1, node:$src2, node:$src3) , [{
 668   if (MaskedGatherSDNode *Mgt = dyn_cast<MaskedGatherSDNode>(N))
 669     return (Mgt->getIndex().getValueType() == MVT::v4i64 ||
 670             Mgt->getBasePtr().getValueType() == MVT::v4i64);
 671   return false;
 672 }]>;
 673 def mgatherv8i64 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 674   (masked_gather node:$src1, node:$src2, node:$src3) , [{
 675   if (MaskedGatherSDNode *Mgt = dyn_cast<MaskedGatherSDNode>(N))
 676     return (Mgt->getIndex().getValueType() == MVT::v8i64 ||
 677             Mgt->getBasePtr().getValueType() == MVT::v8i64);
 678   return false;
 679 }]>;
 680 def mgatherv16i32 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 681   (masked_gather node:$src1, node:$src2, node:$src3) , [{
 682   if (MaskedGatherSDNode *Mgt = dyn_cast<MaskedGatherSDNode>(N))
 683     return (Mgt->getIndex().getValueType() == MVT::v16i32 ||
 684             Mgt->getBasePtr().getValueType() == MVT::v16i32);
 685   return false;
 686 }]>;
 687
 688 def mscatterv2i64 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 689   (masked_scatter node:$src1, node:$src2, node:$src3) , [{
 690   if (MaskedScatterSDNode *Sc = dyn_cast<MaskedScatterSDNode>(N))
 691     return (Sc->getIndex().getValueType() == MVT::v2i64 ||
 692             Sc->getBasePtr().getValueType() == MVT::v2i64);
 693   return false;
 694 }]>;
 695
 696 def mscatterv4i32 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 697   (masked_scatter node:$src1, node:$src2, node:$src3) , [{
 698   if (MaskedScatterSDNode *Sc = dyn_cast<MaskedScatterSDNode>(N))
 699     return (Sc->getIndex().getValueType() == MVT::v4i32 ||
 700             Sc->getBasePtr().getValueType() == MVT::v4i32);
 701   return false;
 702 }]>;
 703
 704 def mscatterv4i64 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 705   (masked_scatter node:$src1, node:$src2, node:$src3) , [{
 706   if (MaskedScatterSDNode *Sc = dyn_cast<MaskedScatterSDNode>(N))
 707     return (Sc->getIndex().getValueType() == MVT::v4i64 ||
 708             Sc->getBasePtr().getValueType() == MVT::v4i64);
 709   return false;
 710 }]>;
 711
 712 def mscatterv8i32 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 713   (masked_scatter node:$src1, node:$src2, node:$src3) , [{
 714   if (MaskedScatterSDNode *Sc = dyn_cast<MaskedScatterSDNode>(N))
 715     return (Sc->getIndex().getValueType() == MVT::v8i32 ||
 716             Sc->getBasePtr().getValueType() == MVT::v8i32);
 717   return false;
 718 }]>;
 719
 720 def mscatterv8i64 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 721   (masked_scatter node:$src1, node:$src2, node:$src3) , [{
 722   if (MaskedScatterSDNode *Sc = dyn_cast<MaskedScatterSDNode>(N))
 723     return (Sc->getIndex().getValueType() == MVT::v8i64 ||
 724             Sc->getBasePtr().getValueType() == MVT::v8i64);
 725   return false;
 726 }]>;
 727 def mscatterv16i32 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 728   (masked_scatter node:$src1, node:$src2, node:$src3) , [{
 729   if (MaskedScatterSDNode *Sc = dyn_cast<MaskedScatterSDNode>(N))
 730     return (Sc->getIndex().getValueType() == MVT::v16i32 ||
 731             Sc->getBasePtr().getValueType() == MVT::v16i32);
 732   return false;
 733 }]>;
 734
 735 // 128-bit bitconvert pattern fragments
 736 def bc_v4f32 : PatFrag<(ops node:$in), (v4f32 (bitconvert node:$in))>;
 737 def bc_v2f64 : PatFrag<(ops node:$in), (v2f64 (bitconvert node:$in))>;
 738 def bc_v16i8 : PatFrag<(ops node:$in), (v16i8 (bitconvert node:$in))>;
 739 def bc_v8i16 : PatFrag<(ops node:$in), (v8i16 (bitconvert node:$in))>;
 740 def bc_v4i32 : PatFrag<(ops node:$in), (v4i32 (bitconvert node:$in))>;
 741 def bc_v2i64 : PatFrag<(ops node:$in), (v2i64 (bitconvert node:$in))>;
 742
 743 // 256-bit bitconvert pattern fragments
 744 def bc_v32i8 : PatFrag<(ops node:$in), (v32i8 (bitconvert node:$in))>;
 745 def bc_v16i16 : PatFrag<(ops node:$in), (v16i16 (bitconvert node:$in))>;
 746 def bc_v8i32 : PatFrag<(ops node:$in), (v8i32 (bitconvert node:$in))>;
 747 def bc_v4i64 : PatFrag<(ops node:$in), (v4i64 (bitconvert node:$in))>;
 748 def bc_v8f32 : PatFrag<(ops node:$in), (v8f32 (bitconvert node:$in))>;
 749
 750 // 512-bit bitconvert pattern fragments
 751 def bc_v16i32 : PatFrag<(ops node:$in), (v16i32 (bitconvert node:$in))>;
 752 def bc_v8i64 : PatFrag<(ops node:$in), (v8i64 (bitconvert node:$in))>;
 753 def bc_v8f64 : PatFrag<(ops node:$in), (v8f64 (bitconvert node:$in))>;
 754 def bc_v16f32 : PatFrag<(ops node:$in), (v16f32 (bitconvert node:$in))>;
 755
 756 def vzmovl_v2i64 : PatFrag<(ops node:$src),
 757                            (bitconvert (v2i64 (X86vzmovl
 758                              (v2i64 (scalar_to_vector (loadi64 node:$src))))))>;
 759 def vzmovl_v4i32 : PatFrag<(ops node:$src),
 760                            (bitconvert (v4i32 (X86vzmovl
 761                              (v4i32 (scalar_to_vector (loadi32 node:$src))))))>;
 762
 763 def vzload_v2i64 : PatFrag<(ops node:$src),
 764                            (bitconvert (v2i64 (X86vzload node:$src)))>;
 765
 766
 767 def fp32imm0 : PatLeaf<(f32 fpimm), [{
 768   return N->isExactlyValue(+0.0);
 769 }]>;
 770
 771 def I8Imm : SDNodeXForm<imm, [{
 772   // Transformation function: get the low 8 bits.
 773   return getI8Imm((uint8_t)N->getZExtValue(), SDLoc(N));
 774 }]>;
 775
 776 def FROUND_NO_EXC : ImmLeaf<i32, [{ return Imm == 8; }]>;
 777 def FROUND_CURRENT : ImmLeaf<i32, [{
 778   return Imm == X86::STATIC_ROUNDING::CUR_DIRECTION;
 779 }]>;
 780
 781 // BYTE_imm - Transform bit immediates into byte immediates.
 782 def BYTE_imm  : SDNodeXForm<imm, [{
 783   // Transformation function: imm >> 3
 784   return getI32Imm(N->getZExtValue() >> 3, SDLoc(N));
 785 }]>;
 786
 787 // EXTRACT_get_vextract128_imm xform function: convert extract_subvector index
 788 // to VEXTRACTF128/VEXTRACTI128 imm.
 789 def EXTRACT_get_vextract128_imm : SDNodeXForm<extract_subvector, [{
 790   return getI8Imm(X86::getExtractVEXTRACT128Immediate(N), SDLoc(N));
 791 }]>;
 792
 793 // INSERT_get_vinsert128_imm xform function: convert insert_subvector index to
 794 // VINSERTF128/VINSERTI128 imm.
 795 def INSERT_get_vinsert128_imm : SDNodeXForm<insert_subvector, [{
 796   return getI8Imm(X86::getInsertVINSERT128Immediate(N), SDLoc(N));
 797 }]>;
 798
 799 // EXTRACT_get_vextract256_imm xform function: convert extract_subvector index
 800 // to VEXTRACTF64x4 imm.
 801 def EXTRACT_get_vextract256_imm : SDNodeXForm<extract_subvector, [{
 802   return getI8Imm(X86::getExtractVEXTRACT256Immediate(N), SDLoc(N));
 803 }]>;
 804
 805 // INSERT_get_vinsert256_imm xform function: convert insert_subvector index to
 806 // VINSERTF64x4 imm.
 807 def INSERT_get_vinsert256_imm : SDNodeXForm<insert_subvector, [{
 808   return getI8Imm(X86::getInsertVINSERT256Immediate(N), SDLoc(N));
 809 }]>;
 810
 811 def vextract128_extract : PatFrag<(ops node:$bigvec, node:$index),
 812                                    (extract_subvector node:$bigvec,
 813                                                       node:$index), [{
 814   return X86::isVEXTRACT128Index(N);
 815 }], EXTRACT_get_vextract128_imm>;
 816
 817 def vinsert128_insert : PatFrag<(ops node:$bigvec, node:$smallvec,
 818                                       node:$index),
 819                                  (insert_subvector node:$bigvec, node:$smallvec,
 820                                                    node:$index), [{
 821   return X86::isVINSERT128Index(N);
 822 }], INSERT_get_vinsert128_imm>;
 823
 824
 825 def vextract256_extract : PatFrag<(ops node:$bigvec, node:$index),
 826                                    (extract_subvector node:$bigvec,
 827                                                       node:$index), [{
 828   return X86::isVEXTRACT256Index(N);
 829 }], EXTRACT_get_vextract256_imm>;
 830
 831 def vinsert256_insert : PatFrag<(ops node:$bigvec, node:$smallvec,
 832                                       node:$index),
 833                                  (insert_subvector node:$bigvec, node:$smallvec,
 834                                                    node:$index), [{
 835   return X86::isVINSERT256Index(N);
 836 }], INSERT_get_vinsert256_imm>;
 837
 838 def masked_load_aligned128 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 839                          (masked_load node:$src1, node:$src2, node:$src3), [{
 840   if (auto *Load = dyn_cast<MaskedLoadSDNode>(N))
 841     return Load->getAlignment() >= 16;
 842   return false;
 843 }]>;
 844
 845 def masked_load_aligned256 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 846                          (masked_load node:$src1, node:$src2, node:$src3), [{
 847   if (auto *Load = dyn_cast<MaskedLoadSDNode>(N))
 848     return Load->getAlignment() >= 32;
 849   return false;
 850 }]>;
 851
 852 def masked_load_aligned512 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 853                          (masked_load node:$src1, node:$src2, node:$src3), [{
 854   if (auto *Load = dyn_cast<MaskedLoadSDNode>(N))
 855     return Load->getAlignment() >= 64;
 856   return false;
 857 }]>;
 858
 859 def masked_load_unaligned : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 860                          (masked_load node:$src1, node:$src2, node:$src3), [{
 861   return isa<MaskedLoadSDNode>(N);
 862 }]>;
 863
 864 // masked store fragments.
 865 // X86mstore can't be implemented in core DAG files because some targets
 866 // doesn't support vector type ( llvm-tblgen will fail)
 867 def X86mstore : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 868                         (masked_store node:$src1, node:$src2, node:$src3), [{
 869   return !cast<MaskedStoreSDNode>(N)->isTruncatingStore();
 870 }]>;
 871
 872 def masked_store_aligned128 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 873                          (X86mstore node:$src1, node:$src2, node:$src3), [{
 874   if (auto *Store = dyn_cast<MaskedStoreSDNode>(N))
 875     return Store->getAlignment() >= 16;
 876   return false;
 877 }]>;
 878
 879 def masked_store_aligned256 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 880                          (X86mstore node:$src1, node:$src2, node:$src3), [{
 881   if (auto *Store = dyn_cast<MaskedStoreSDNode>(N))
 882     return Store->getAlignment() >= 32;
 883   return false;
 884 }]>;
 885
 886 def masked_store_aligned512 : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 887                          (X86mstore node:$src1, node:$src2, node:$src3), [{
 888   if (auto *Store = dyn_cast<MaskedStoreSDNode>(N))
 889     return Store->getAlignment() >= 64;
 890   return false;
 891 }]>;
 892
 893 def masked_store_unaligned : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 894                          (X86mstore node:$src1, node:$src2, node:$src3), [{
 895   return isa<MaskedStoreSDNode>(N);
 896 }]>;
 897
 898 // masked truncstore fragments
 899 // X86mtruncstore can't be implemented in core DAG files because some targets
 900 // doesn't support vector type ( llvm-tblgen will fail)
 901 def X86mtruncstore : PatFrag<(ops node:$src1, node:$src2, node:$src3),
 902                              (masked_store node:$src1, node:$src2, node:$src3), [{
 903     return cast<MaskedStoreSDNode>(N)->isTruncatingStore();
 904 }]>;
 905 def masked_truncstorevi8 :
 906   PatFrag<(ops node:$src1, node:$src2, node:$src3),
 907           (X86mtruncstore node:$src1, node:$src2, node:$src3), [{
 908   return cast<MaskedStoreSDNode>(N)->getMemoryVT().getScalarType() == MVT::i8;
 909 }]>;
 910 def masked_truncstorevi16 :
 911   PatFrag<(ops node:$src1, node:$src2, node:$src3),
 912           (X86mtruncstore node:$src1, node:$src2, node:$src3), [{
 913   return cast<MaskedStoreSDNode>(N)->getMemoryVT().getScalarType() == MVT::i16;
 914 }]>;
 915 def masked_truncstorevi32 :
 916   PatFrag<(ops node:$src1, node:$src2, node:$src3),
 917           (X86mtruncstore node:$src1, node:$src2, node:$src3), [{
 918   return cast<MaskedStoreSDNode>(N)->getMemoryVT().getScalarType() == MVT::i32;
 919 }]>;