lib/Target/X86/X86InstrAVX512.td

   1 // Group template arguments that can be derived from the vector type (EltNum x
   2 // EltVT).  These are things like the register class for the writemask, etc.
   3 // The idea is to pass one of these as the template argument rather than the
   4 // individual arguments.
   5 class X86VectorVTInfo<int numelts, ValueType EltVT, RegisterClass rc,
   6                       string suffix = ""> {
   7   RegisterClass RC = rc;
   8   int NumElts = numelts;
   9
  10   // Corresponding mask register class.
  11   RegisterClass KRC = !cast<RegisterClass>("VK" # NumElts);
  12
  13   // Corresponding write-mask register class.
  14   RegisterClass KRCWM = !cast<RegisterClass>("VK" # NumElts # "WM");
  15
  16   // The GPR register class that can hold the write mask.  Use GR8 for fewer
  17   // than 8 elements.  Use shift-right and equal to work around the lack of
  18   // !lt in tablegen.
  19   RegisterClass MRC =
  20     !cast<RegisterClass>("GR" #
  21                          !if (!eq (!srl(NumElts, 3), 0), 8, NumElts));
  22
  23   // Suffix used in the instruction mnemonic.
  24   string Suffix = suffix;
  25
  26   string VTName = "v" # NumElts # EltVT;
  27
  28   // The vector VT.
  29   ValueType VT = !cast<ValueType>(VTName);
  30
  31   string EltTypeName = !cast<string>(EltVT);
  32   // Size of the element type in bits, e.g. 32 for v16i32.
  33   string EltSizeName = !subst("i", "", !subst("f", "", EltTypeName));
  34   int EltSize = EltVT.Size;
  35
  36   // "i" for integer types and "f" for floating-point types
  37   string TypeVariantName = !subst(EltSizeName, "", EltTypeName);
  38
  39   // Size of RC in bits, e.g. 512 for VR512.
  40   int Size = VT.Size;
  41
  42   // The corresponding memory operand, e.g. i512mem for VR512.
  43   X86MemOperand MemOp = !cast<X86MemOperand>(TypeVariantName # Size # "mem");
  44   X86MemOperand ScalarMemOp = !cast<X86MemOperand>(EltVT # "mem");
  45
  46   // Load patterns
  47   // Note: For 128/256-bit integer VT we choose loadv2i64/loadv4i64
  48   //       due to load promotion during legalization
  49   PatFrag LdFrag = !cast<PatFrag>("load" #
  50                                   !if (!eq (TypeVariantName, "i"),
  51                                        !if (!eq (Size, 128), "v2i64",
  52                                        !if (!eq (Size, 256), "v4i64",
  53                                             VTName)), VTName));
  54   PatFrag ScalarLdFrag = !cast<PatFrag>("load" # EltVT);
  55
  56   // Load patterns used for memory operands.  We only have this defined in
  57   // case of i64 element types for sub-512 integer vectors.  For now, keep
  58   // MemOpFrag undefined in these cases.
  59   PatFrag MemOpFrag =
  60     !if (!eq (TypeVariantName, "f"), !cast<PatFrag>("memop" # VTName),
  61     !if (!eq (EltTypeName, "i64"),   !cast<PatFrag>("memop" # VTName),
  62     !if (!eq (VTName, "v16i32"),     !cast<PatFrag>("memop" # VTName), ?)));
  63
  64   // The corresponding float type, e.g. v16f32 for v16i32
  65   // Note: For EltSize < 32, FloatVT is illegal and TableGen
  66   //       fails to compile, so we choose FloatVT = VT
  67   ValueType FloatVT = !cast<ValueType>(
  68                         !if (!eq (!srl(EltSize,5),0),
  69                              VTName,
  70                              !if (!eq(TypeVariantName, "i"),
  71                                   "v" # NumElts # "f" # EltSize,
  72                                   VTName)));
  73
  74   // The string to specify embedded broadcast in assembly.
  75   string BroadcastStr = "{1to" # NumElts # "}";
  76
  77   // 8-bit compressed displacement tuple/subvector format.  This is only
  78   // defined for NumElts <= 8.
  79   CD8VForm CD8TupleForm = !if (!eq (!srl(NumElts, 4), 0),
  80                                !cast<CD8VForm>("CD8VT" # NumElts), ?);
  81
  82   SubRegIndex SubRegIdx = !if (!eq (Size, 128), sub_xmm,
  83                           !if (!eq (Size, 256), sub_ymm, ?));
  84
  85   Domain ExeDomain = !if (!eq (EltTypeName, "f32"), SSEPackedSingle,
  86                      !if (!eq (EltTypeName, "f64"), SSEPackedDouble,
  87                      SSEPackedInt));
  88
  89   // A vector type of the same width with element type i32.  This is used to
  90   // create the canonical constant zero node ImmAllZerosV.
  91   ValueType i32VT = !cast<ValueType>("v" # !srl(Size, 5) # "i32");
  92   dag ImmAllZerosV = (VT (bitconvert (i32VT immAllZerosV)));
  93 }
  94
  95 def v64i8_info  : X86VectorVTInfo<64,  i8, VR512, "b">;
  96 def v32i16_info : X86VectorVTInfo<32, i16, VR512, "w">;
  97 def v16i32_info : X86VectorVTInfo<16, i32, VR512, "d">;
  98 def v8i64_info  : X86VectorVTInfo<8,  i64, VR512, "q">;
  99 def v16f32_info : X86VectorVTInfo<16, f32, VR512, "ps">;
 100 def v8f64_info  : X86VectorVTInfo<8,  f64, VR512, "pd">;
 101
 102 // "x" in v32i8x_info means RC = VR256X
 103 def v32i8x_info  : X86VectorVTInfo<32,  i8, VR256X, "b">;
 104 def v16i16x_info : X86VectorVTInfo<16, i16, VR256X, "w">;
 105 def v8i32x_info  : X86VectorVTInfo<8,  i32, VR256X, "d">;
 106 def v4i64x_info  : X86VectorVTInfo<4,  i64, VR256X, "q">;
 107 def v8f32x_info  : X86VectorVTInfo<8,  f32, VR256X, "ps">;
 108 def v4f64x_info  : X86VectorVTInfo<4,  f64, VR256X, "pd">;
 109
 110 def v16i8x_info  : X86VectorVTInfo<16,  i8, VR128X, "b">;
 111 def v8i16x_info  : X86VectorVTInfo<8,  i16, VR128X, "w">;
 112 def v4i32x_info  : X86VectorVTInfo<4,  i32, VR128X, "d">;
 113 def v2i64x_info  : X86VectorVTInfo<2,  i64, VR128X, "q">;
 114 def v4f32x_info  : X86VectorVTInfo<4,  f32, VR128X, "ps">;
 115 def v2f64x_info  : X86VectorVTInfo<2,  f64, VR128X, "pd">;
 116
 117 class AVX512VLVectorVTInfo<X86VectorVTInfo i512, X86VectorVTInfo i256,
 118                            X86VectorVTInfo i128> {
 119   X86VectorVTInfo info512 = i512;
 120   X86VectorVTInfo info256 = i256;
 121   X86VectorVTInfo info128 = i128;
 122 }
 123
 124 def avx512vl_i8_info  : AVX512VLVectorVTInfo<v64i8_info, v32i8x_info,
 125                                              v16i8x_info>;
 126 def avx512vl_i16_info : AVX512VLVectorVTInfo<v32i16_info, v16i16x_info,
 127                                              v8i16x_info>;
 128 def avx512vl_i32_info : AVX512VLVectorVTInfo<v16i32_info, v8i32x_info,
 129                                              v4i32x_info>;
 130 def avx512vl_i64_info : AVX512VLVectorVTInfo<v8i64_info, v4i64x_info,
 131                                              v2i64x_info>;
 132 def avx512vl_f32_info : AVX512VLVectorVTInfo<v16f32_info, v8f32x_info,
 133                                              v4f32x_info>;
 134 def avx512vl_f64_info : AVX512VLVectorVTInfo<v8f64_info, v4f64x_info,
 135                                              v2f64x_info>;
 136
 137 // This multiclass generates the masking variants from the non-masking
 138 // variant.  It only provides the assembly pieces for the masking variants.
 139 // It assumes custom ISel patterns for masking which can be provided as
 140 // template arguments.
 141 multiclass AVX512_maskable_custom<bits<8> O, Format F,
 142                                   dag Outs,
 143                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 144                                   string OpcodeStr,
 145                                   string AttSrcAsm, string IntelSrcAsm,
 146                                   list<dag> Pattern,
 147                                   list<dag> MaskingPattern,
 148                                   list<dag> ZeroMaskingPattern,
 149                                   string Round = "",
 150                                   string MaskingConstraint = "",
 151                                   InstrItinClass itin = NoItinerary,
 152                                   bit IsCommutable = 0> {
 153   let isCommutable = IsCommutable in
 154     def NAME: AVX512<O, F, Outs, Ins,
 155                        OpcodeStr#"\t{"#AttSrcAsm#", $dst "#Round#"|"#
 156                                      "$dst "#Round#", "#IntelSrcAsm#"}",
 157                        Pattern, itin>;
 158
 159   // Prefer over VMOV*rrk Pat<>
 160   let AddedComplexity = 20 in
 161     def NAME#k: AVX512<O, F, Outs, MaskingIns,
 162                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}}"#Round#"|"#
 163                                      "$dst {${mask}}"#Round#", "#IntelSrcAsm#"}",
 164                        MaskingPattern, itin>,
 165               EVEX_K {
 166       // In case of the 3src subclass this is overridden with a let.
 167       string Constraints = MaskingConstraint;
 168   }
 169   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 170     def NAME#kz: AVX512<O, F, Outs, ZeroMaskingIns,
 171                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}} {z}"#Round#"|"#
 172                                      "$dst {${mask}} {z}"#Round#", "#IntelSrcAsm#"}",
 173                        ZeroMaskingPattern,
 174                        itin>,
 175               EVEX_KZ;
 176 }
 177
 178
 179 // Common base class of AVX512_maskable and AVX512_maskable_3src.
 180 multiclass AVX512_maskable_common<bits<8> O, Format F, X86VectorVTInfo _,
 181                                   dag Outs,
 182                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 183                                   string OpcodeStr,
 184                                   string AttSrcAsm, string IntelSrcAsm,
 185                                   dag RHS, dag MaskingRHS,
 186                                   string Round = "",
 187                                   string MaskingConstraint = "",
 188                                   InstrItinClass itin = NoItinerary,
 189                                   bit IsCommutable = 0> :
 190   AVX512_maskable_custom<O, F, Outs, Ins, MaskingIns, ZeroMaskingIns, OpcodeStr,
 191                          AttSrcAsm, IntelSrcAsm,
 192                          [(set _.RC:$dst, RHS)],
 193                          [(set _.RC:$dst, MaskingRHS)],
 194                          [(set _.RC:$dst,
 195                                (vselect _.KRCWM:$mask, RHS, _.ImmAllZerosV))],
 196                          Round, MaskingConstraint, NoItinerary, IsCommutable>;
 197
 198 // This multiclass generates the unconditional/non-masking, the masking and
 199 // the zero-masking variant of the instruction.  In the masking case, the
 200 // perserved vector elements come from a new dummy input operand tied to $dst.
 201 multiclass AVX512_maskable<bits<8> O, Format F, X86VectorVTInfo _,
 202                            dag Outs, dag Ins, string OpcodeStr,
 203                            string AttSrcAsm, string IntelSrcAsm,
 204                            dag RHS, string Round = "",
 205                            InstrItinClass itin = NoItinerary,
 206                            bit IsCommutable = 0> :
 207    AVX512_maskable_common<O, F, _, Outs, Ins,
 208                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 209                           !con((ins _.KRCWM:$mask), Ins),
 210                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 211                           (vselect _.KRCWM:$mask, RHS, _.RC:$src0), Round,
 212                           "$src0 = $dst", itin, IsCommutable>;
 213
 214 // Similar to AVX512_maskable but in this case one of the source operands
 215 // ($src1) is already tied to $dst so we just use that for the preserved
 216 // vector elements.  NOTE that the NonTiedIns (the ins dag) should exclude
 217 // $src1.
 218 multiclass AVX512_maskable_3src<bits<8> O, Format F, X86VectorVTInfo _,
 219                                 dag Outs, dag NonTiedIns, string OpcodeStr,
 220                                 string AttSrcAsm, string IntelSrcAsm,
 221                                 dag RHS> :
 222    AVX512_maskable_common<O, F, _, Outs,
 223                           !con((ins _.RC:$src1), NonTiedIns),
 224                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 225                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 226                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 227                           (vselect _.KRCWM:$mask, RHS, _.RC:$src1)>;
 228
 229
 230 multiclass AVX512_maskable_in_asm<bits<8> O, Format F, X86VectorVTInfo _,
 231                                   dag Outs, dag Ins,
 232                                   string OpcodeStr,
 233                                   string AttSrcAsm, string IntelSrcAsm,
 234                                   list<dag> Pattern> :
 235    AVX512_maskable_custom<O, F, Outs, Ins,
 236                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 237                           !con((ins _.KRCWM:$mask), Ins),
 238                           OpcodeStr, AttSrcAsm, IntelSrcAsm, Pattern, [], [], "",
 239                           "$src0 = $dst">;
 240
 241 // Bitcasts between 512-bit vector types. Return the original type since
 242 // no instruction is needed for the conversion
 243 let Predicates = [HasAVX512] in {
 244   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
 245   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
 246   def : Pat<(v8f64  (bitconvert (v32i16 VR512:$src))),  (v8f64 VR512:$src)>;
 247   def : Pat<(v8f64  (bitconvert (v64i8 VR512:$src))), (v8f64 VR512:$src)>;
 248   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
 249   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
 250   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
 251   def : Pat<(v16f32 (bitconvert (v32i16 VR512:$src))), (v16f32 VR512:$src)>;
 252   def : Pat<(v16f32 (bitconvert (v64i8 VR512:$src))), (v16f32 VR512:$src)>;
 253   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
 254   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
 255   def : Pat<(v8i64  (bitconvert (v32i16 VR512:$src))), (v8i64 VR512:$src)>;
 256   def : Pat<(v8i64  (bitconvert (v64i8 VR512:$src))), (v8i64 VR512:$src)>;
 257   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
 258   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
 259   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))), (v16i32 VR512:$src)>;
 260   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
 261   def : Pat<(v16i32 (bitconvert (v32i16 VR512:$src))),  (v16i32 VR512:$src)>;
 262   def : Pat<(v16i32 (bitconvert (v64i8 VR512:$src))),  (v16i32 VR512:$src)>;
 263   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
 264   def : Pat<(v32i16 (bitconvert (v8i64 VR512:$src))), (v32i16 VR512:$src)>;
 265   def : Pat<(v32i16 (bitconvert (v16i32 VR512:$src))),  (v32i16 VR512:$src)>;
 266   def : Pat<(v32i16 (bitconvert (v64i8 VR512:$src))),  (v32i16 VR512:$src)>;
 267   def : Pat<(v32i16 (bitconvert (v8f64 VR512:$src))),  (v32i16 VR512:$src)>;
 268   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 269   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 270   def : Pat<(v64i8  (bitconvert (v8i64 VR512:$src))), (v64i8 VR512:$src)>;
 271   def : Pat<(v64i8  (bitconvert (v16i32 VR512:$src))), (v64i8 VR512:$src)>;
 272   def : Pat<(v64i8  (bitconvert (v32i16 VR512:$src))), (v64i8 VR512:$src)>;
 273   def : Pat<(v64i8  (bitconvert (v8f64 VR512:$src))),  (v64i8 VR512:$src)>;
 274   def : Pat<(v64i8  (bitconvert (v16f32 VR512:$src))), (v64i8 VR512:$src)>;
 275
 276   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
 277   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
 278   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
 279   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
 280   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
 281   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
 282   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
 283   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
 284   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
 285   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
 286   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
 287   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
 288   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
 289   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
 290   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
 291   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
 292   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
 293   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
 294   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
 295   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
 296   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
 297   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
 298   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
 299   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
 300   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
 301   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
 302   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
 303   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
 304   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
 305   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
 306
 307 // Bitcasts between 256-bit vector types. Return the original type since
 308 // no instruction is needed for the conversion
 309   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 310   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 311   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
 312   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
 313   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
 314   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
 315   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 316   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 317   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
 318   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
 319   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 320   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 321   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
 322   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
 323   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
 324   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 325   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 326   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 327   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 328   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
 329   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
 330   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
 331   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
 332   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 333   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 334   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 335   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 336   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 337   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 338   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
 339 }
 340
 341 //
 342 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
 343 //
 344
 345 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
 346     isPseudo = 1, Predicates = [HasAVX512] in {
 347 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
 348                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
 349 }
 350
 351 let Predicates = [HasAVX512] in {
 352 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
 353 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
 354 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
 355 }
 356
 357 //===----------------------------------------------------------------------===//
 358 // AVX-512 - VECTOR INSERT
 359 //
 360
 361 multiclass vinsert_for_size_no_alt<int Opcode,
 362                                    X86VectorVTInfo From, X86VectorVTInfo To,
 363                                    PatFrag vinsert_insert,
 364                                    SDNodeXForm INSERT_get_vinsert_imm> {
 365   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 366     def rr : AVX512AIi8<Opcode, MRMSrcReg, (outs VR512:$dst),
 367                (ins VR512:$src1, From.RC:$src2, i8imm:$src3),
 368                "vinsert" # From.EltTypeName # "x" # From.NumElts #
 369                                                 "\t{$src3, $src2, $src1, $dst|"
 370                                                    "$dst, $src1, $src2, $src3}",
 371                [(set To.RC:$dst, (vinsert_insert:$src3 (To.VT VR512:$src1),
 372                                                        (From.VT From.RC:$src2),
 373                                                        (iPTR imm)))]>,
 374              EVEX_4V, EVEX_V512;
 375
 376     let mayLoad = 1 in
 377     def rm : AVX512AIi8<Opcode, MRMSrcMem, (outs VR512:$dst),
 378                (ins VR512:$src1, From.MemOp:$src2, i8imm:$src3),
 379                "vinsert" # From.EltTypeName # "x" # From.NumElts #
 380                                                 "\t{$src3, $src2, $src1, $dst|"
 381                                                    "$dst, $src1, $src2, $src3}",
 382                []>,
 383              EVEX_4V, EVEX_V512, EVEX_CD8<From.EltSize, From.CD8TupleForm>;
 384   }
 385 }
 386
 387 multiclass vinsert_for_size<int Opcode,
 388                             X86VectorVTInfo From, X86VectorVTInfo To,
 389                             X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 390                             PatFrag vinsert_insert,
 391                             SDNodeXForm INSERT_get_vinsert_imm> :
 392   vinsert_for_size_no_alt<Opcode, From, To,
 393                           vinsert_insert, INSERT_get_vinsert_imm> {
 394   // Codegen pattern with the alternative types, e.g. v2i64 -> v8i64 for
 395   // vinserti32x4.  Only add this if 64x2 and friends are not supported
 396   // natively via AVX512DQ.
 397   let Predicates = [NoDQI] in
 398     def : Pat<(vinsert_insert:$ins
 399                  (AltTo.VT VR512:$src1), (AltFrom.VT From.RC:$src2), (iPTR imm)),
 400               (AltTo.VT (!cast<Instruction>(NAME # From.EltSize # "x4rr")
 401                             VR512:$src1, From.RC:$src2,
 402                             (INSERT_get_vinsert_imm VR512:$ins)))>;
 403 }
 404
 405 multiclass vinsert_for_type<ValueType EltVT32, int Opcode128,
 406                             ValueType EltVT64, int Opcode256> {
 407   defm NAME # "32x4" : vinsert_for_size<Opcode128,
 408                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 409                                  X86VectorVTInfo<16, EltVT32, VR512>,
 410                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 411                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 412                                  vinsert128_insert,
 413                                  INSERT_get_vinsert128_imm>;
 414   let Predicates = [HasDQI] in
 415     defm NAME # "64x2" : vinsert_for_size_no_alt<Opcode128,
 416                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 417                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 418                                  vinsert128_insert,
 419                                  INSERT_get_vinsert128_imm>, VEX_W;
 420   defm NAME # "64x4" : vinsert_for_size<Opcode256,
 421                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 422                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 423                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 424                                  X86VectorVTInfo<16, EltVT32, VR512>,
 425                                  vinsert256_insert,
 426                                  INSERT_get_vinsert256_imm>, VEX_W;
 427   let Predicates = [HasDQI] in
 428     defm NAME # "32x8" : vinsert_for_size_no_alt<Opcode256,
 429                                  X86VectorVTInfo< 8, EltVT32, VR256X>,
 430                                  X86VectorVTInfo<16, EltVT32, VR512>,
 431                                  vinsert256_insert,
 432                                  INSERT_get_vinsert256_imm>;
 433 }
 434
 435 defm VINSERTF : vinsert_for_type<f32, 0x18, f64, 0x1a>;
 436 defm VINSERTI : vinsert_for_type<i32, 0x38, i64, 0x3a>;
 437
 438 // vinsertps - insert f32 to XMM
 439 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
 440       (ins VR128X:$src1, VR128X:$src2, i8imm:$src3),
 441       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 442       [(set VR128X:$dst, (X86insertps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
 443       EVEX_4V;
 444 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
 445       (ins VR128X:$src1, f32mem:$src2, i8imm:$src3),
 446       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 447       [(set VR128X:$dst, (X86insertps VR128X:$src1,
 448                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
 449                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
 450
 451 //===----------------------------------------------------------------------===//
 452 // AVX-512 VECTOR EXTRACT
 453 //---
 454
 455 multiclass vextract_for_size<int Opcode,
 456                              X86VectorVTInfo From, X86VectorVTInfo To,
 457                              X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 458                              PatFrag vextract_extract,
 459                              SDNodeXForm EXTRACT_get_vextract_imm> {
 460   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 461     defm rr : AVX512_maskable_in_asm<Opcode, MRMDestReg, To, (outs To.RC:$dst),
 462                 (ins VR512:$src1, i8imm:$idx),
 463                 "vextract" # To.EltTypeName # "x4",
 464                 "$idx, $src1", "$src1, $idx",
 465                 [(set To.RC:$dst, (vextract_extract:$idx (From.VT VR512:$src1),
 466                                                          (iPTR imm)))]>,
 467               AVX512AIi8Base, EVEX, EVEX_V512;
 468     let mayStore = 1 in
 469     def rm : AVX512AIi8<Opcode, MRMDestMem, (outs),
 470             (ins To.MemOp:$dst, VR512:$src1, i8imm:$src2),
 471             "vextract" # To.EltTypeName # "x4\t{$src2, $src1, $dst|"
 472                                                "$dst, $src1, $src2}",
 473             []>, EVEX, EVEX_V512, EVEX_CD8<To.EltSize, CD8VT4>;
 474   }
 475
 476   // Codegen pattern with the alternative types, e.g. v8i64 -> v2i64 for
 477   // vextracti32x4
 478   def : Pat<(vextract_extract:$ext (AltFrom.VT VR512:$src1), (iPTR imm)),
 479             (AltTo.VT (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 480                           VR512:$src1,
 481                           (EXTRACT_get_vextract_imm To.RC:$ext)))>;
 482
 483   // A 128/256-bit subvector extract from the first 512-bit vector position is
 484   // a subregister copy that needs no instruction.
 485   def : Pat<(To.VT (extract_subvector (From.VT VR512:$src), (iPTR 0))),
 486             (To.VT
 487                (EXTRACT_SUBREG (From.VT VR512:$src), To.SubRegIdx))>;
 488
 489   // And for the alternative types.
 490   def : Pat<(AltTo.VT (extract_subvector (AltFrom.VT VR512:$src), (iPTR 0))),
 491             (AltTo.VT
 492                (EXTRACT_SUBREG (AltFrom.VT VR512:$src), AltTo.SubRegIdx))>;
 493
 494   // Intrinsic call with masking.
 495   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 496                               "x4_512")
 497                 VR512:$src1, (iPTR imm:$idx), To.RC:$src0, GR8:$mask),
 498             (!cast<Instruction>(NAME # To.EltSize # "x4rrk") To.RC:$src0,
 499                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
 500                 VR512:$src1, imm:$idx)>;
 501
 502   // Intrinsic call with zero-masking.
 503   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 504                               "x4_512")
 505                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, GR8:$mask),
 506             (!cast<Instruction>(NAME # To.EltSize # "x4rrkz")
 507                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
 508                 VR512:$src1, imm:$idx)>;
 509
 510   // Intrinsic call without masking.
 511   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 512                               "x4_512")
 513                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, (i8 -1)),
 514             (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 515                 VR512:$src1, imm:$idx)>;
 516 }
 517
 518 multiclass vextract_for_type<ValueType EltVT32, int Opcode32,
 519                              ValueType EltVT64, int Opcode64> {
 520   defm NAME # "32x4" : vextract_for_size<Opcode32,
 521                                  X86VectorVTInfo<16, EltVT32, VR512>,
 522                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 523                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 524                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 525                                  vextract128_extract,
 526                                  EXTRACT_get_vextract128_imm>;
 527   defm NAME # "64x4" : vextract_for_size<Opcode64,
 528                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 529                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 530                                  X86VectorVTInfo<16, EltVT32, VR512>,
 531                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 532                                  vextract256_extract,
 533                                  EXTRACT_get_vextract256_imm>, VEX_W;
 534 }
 535
 536 defm VEXTRACTF : vextract_for_type<f32, 0x19, f64, 0x1b>;
 537 defm VEXTRACTI : vextract_for_type<i32, 0x39, i64, 0x3b>;
 538
 539 // A 128-bit subvector insert to the first 512-bit vector position
 540 // is a subregister copy that needs no instruction.
 541 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
 542           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
 543           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 544           sub_ymm)>;
 545 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
 546           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
 547           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 548           sub_ymm)>;
 549 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
 550           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
 551           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 552           sub_ymm)>;
 553 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
 554           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
 555           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 556           sub_ymm)>;
 557
 558 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
 559           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 560 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
 561           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 562 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
 563           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 564 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
 565           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 566
 567 // vextractps - extract 32 bits from XMM
 568 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
 569       (ins VR128X:$src1, i32i8imm:$src2),
 570       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 571       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
 572       EVEX;
 573
 574 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
 575       (ins f32mem:$dst, VR128X:$src1, i32i8imm:$src2),
 576       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 577       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
 578                           addr:$dst)]>, EVEX, EVEX_CD8<32, CD8VT1>;
 579
 580 //===---------------------------------------------------------------------===//
 581 // AVX-512 BROADCAST
 582 //---
 583 multiclass avx512_fp_broadcast<bits<8> opc, SDNode OpNode, RegisterClass SrcRC,
 584                               ValueType svt, X86VectorVTInfo _> {
 585   defm r : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
 586                    (ins SrcRC:$src), "vbroadcast"## !subst("p", "s", _.Suffix),
 587                    "$src", "$src", (_.VT (OpNode (svt SrcRC:$src)))>,
 588                    T8PD, EVEX;
 589
 590   let mayLoad = 1 in {
 591     defm m : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
 592                      (ins _.ScalarMemOp:$src),
 593                      "vbroadcast"##!subst("p", "s", _.Suffix), "$src", "$src",
 594                      (_.VT (OpNode (_.ScalarLdFrag addr:$src)))>,
 595                      T8PD, EVEX;
 596   }
 597 }
 598
 599 multiclass avx512_fp_broadcast_vl<bits<8> opc, SDNode OpNode,
 600                                   AVX512VLVectorVTInfo _> {
 601   defm Z  : avx512_fp_broadcast<opc, OpNode, VR128X, _.info128.VT, _.info512>,
 602                              EVEX_V512;
 603
 604   let Predicates = [HasVLX] in {
 605     defm Z256  : avx512_fp_broadcast<opc, OpNode, VR128X, _.info128.VT, _.info256>,
 606                                   EVEX_V256;
 607   }
 608 }
 609
 610 let ExeDomain = SSEPackedSingle in {
 611   defm VBROADCASTSS  : avx512_fp_broadcast_vl<0x18, X86VBroadcast,
 612                               avx512vl_f32_info>, EVEX_CD8<32, CD8VT1>;
 613    let Predicates = [HasVLX] in {
 614      defm VBROADCASTSSZ128  : avx512_fp_broadcast<0x18, X86VBroadcast, VR128X,
 615                                      v4f32, v4f32x_info>, EVEX_V128,
 616                                      EVEX_CD8<32, CD8VT1>;
 617    }
 618 }
 619
 620 let ExeDomain = SSEPackedDouble in {
 621   defm VBROADCASTSD  : avx512_fp_broadcast_vl<0x19, X86VBroadcast,
 622                               avx512vl_f64_info>, VEX_W, EVEX_CD8<64, CD8VT1>;
 623 }
 624
 625 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
 626           (VBROADCASTSSZm addr:$src)>;
 627 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
 628           (VBROADCASTSDZm addr:$src)>;
 629
 630 def : Pat<(int_x86_avx512_vbroadcast_ss_512 addr:$src),
 631           (VBROADCASTSSZm addr:$src)>;
 632 def : Pat<(int_x86_avx512_vbroadcast_sd_512 addr:$src),
 633           (VBROADCASTSDZm addr:$src)>;
 634
 635 multiclass avx512_int_broadcast_reg<bits<8> opc, string OpcodeStr,
 636                           RegisterClass SrcRC, RegisterClass KRC> {
 637   def Zrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), (ins SrcRC:$src),
 638                    !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 639                    []>, EVEX, EVEX_V512;
 640   def Zkrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst),
 641                    (ins KRC:$mask, SrcRC:$src),
 642                    !strconcat(OpcodeStr,
 643                         " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
 644                    []>, EVEX, EVEX_V512, EVEX_KZ;
 645 }
 646
 647 defm VPBROADCASTDr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastd", GR32, VK16WM>;
 648 defm VPBROADCASTQr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastq", GR64, VK8WM>,
 649                                             VEX_W;
 650
 651 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
 652            (VPBROADCASTDrZkrr VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
 653
 654 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
 655            (VPBROADCASTQrZkrr VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
 656
 657 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
 658         (VPBROADCASTDrZrr GR32:$src)>;
 659 def : Pat<(v16i32 (X86VBroadcastm VK16WM:$mask, (i32 GR32:$src))),
 660         (VPBROADCASTDrZkrr VK16WM:$mask, GR32:$src)>;
 661 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
 662         (VPBROADCASTQrZrr GR64:$src)>;
 663 def : Pat<(v8i64 (X86VBroadcastm VK8WM:$mask, (i64 GR64:$src))),
 664         (VPBROADCASTQrZkrr VK8WM:$mask, GR64:$src)>;
 665
 666 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_i32_512 (i32 GR32:$src))),
 667         (VPBROADCASTDrZrr GR32:$src)>;
 668 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_i64_512 (i64 GR64:$src))),
 669         (VPBROADCASTQrZrr GR64:$src)>;
 670
 671 def : Pat<(v16i32 (int_x86_avx512_mask_pbroadcast_d_gpr_512 (i32 GR32:$src),
 672                    (v16i32 immAllZerosV), (i16 GR16:$mask))),
 673           (VPBROADCASTDrZkrr (COPY_TO_REGCLASS GR16:$mask, VK16WM), GR32:$src)>;
 674 def : Pat<(v8i64 (int_x86_avx512_mask_pbroadcast_q_gpr_512 (i64 GR64:$src),
 675                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 GR8:$mask))),
 676           (VPBROADCASTQrZkrr (COPY_TO_REGCLASS GR8:$mask, VK8WM), GR64:$src)>;
 677
 678 multiclass avx512_int_broadcast_rm<bits<8> opc, string OpcodeStr,
 679                           X86MemOperand x86memop, PatFrag ld_frag,
 680                           RegisterClass DstRC, ValueType OpVT, ValueType SrcVT,
 681                           RegisterClass KRC> {
 682   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins VR128X:$src),
 683                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 684                   [(set DstRC:$dst,
 685                     (OpVT (X86VBroadcast (SrcVT VR128X:$src))))]>, EVEX;
 686   def krr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins KRC:$mask,
 687                                                          VR128X:$src),
 688                     !strconcat(OpcodeStr,
 689                     " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 690                     [(set DstRC:$dst,
 691                       (OpVT (X86VBroadcastm KRC:$mask, (SrcVT VR128X:$src))))]>,
 692                     EVEX, EVEX_KZ;
 693   let mayLoad = 1 in {
 694   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
 695                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 696                   [(set DstRC:$dst,
 697                     (OpVT (X86VBroadcast (ld_frag addr:$src))))]>, EVEX;
 698   def krm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins KRC:$mask,
 699                                                          x86memop:$src),
 700                   !strconcat(OpcodeStr,
 701                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 702                   [(set DstRC:$dst, (OpVT (X86VBroadcastm KRC:$mask,
 703                                      (ld_frag addr:$src))))]>, EVEX, EVEX_KZ;
 704   }
 705 }
 706
 707 defm VPBROADCASTDZ  : avx512_int_broadcast_rm<0x58, "vpbroadcastd", i32mem,
 708                       loadi32, VR512, v16i32, v4i32, VK16WM>,
 709                       EVEX_V512, EVEX_CD8<32, CD8VT1>;
 710 defm VPBROADCASTQZ  : avx512_int_broadcast_rm<0x59, "vpbroadcastq", i64mem,
 711                       loadi64, VR512, v8i64, v2i64, VK8WM>,  EVEX_V512, VEX_W,
 712                       EVEX_CD8<64, CD8VT1>;
 713
 714 multiclass avx512_int_subvec_broadcast_rm<bits<8> opc, string OpcodeStr,
 715                           X86MemOperand x86memop, PatFrag ld_frag,
 716                           RegisterClass KRC> {
 717   let mayLoad = 1 in {
 718   def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins x86memop:$src),
 719                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 720                   []>, EVEX;
 721   def krm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins KRC:$mask,
 722                                                          x86memop:$src),
 723                   !strconcat(OpcodeStr,
 724                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 725                   []>, EVEX, EVEX_KZ;
 726   }
 727 }
 728
 729 defm VBROADCASTI32X4 : avx512_int_subvec_broadcast_rm<0x5a, "vbroadcasti32x4",
 730                        i128mem, loadv2i64, VK16WM>,
 731                        EVEX_V512, EVEX_CD8<32, CD8VT4>;
 732 defm VBROADCASTI64X4 : avx512_int_subvec_broadcast_rm<0x5b, "vbroadcasti64x4",
 733                        i256mem, loadv4i64, VK16WM>, VEX_W,
 734                        EVEX_V512, EVEX_CD8<64, CD8VT4>;
 735
 736 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_512 (v4i32 VR128X:$src))),
 737           (VPBROADCASTDZrr VR128X:$src)>;
 738 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_512 (v2i64 VR128X:$src))),
 739           (VPBROADCASTQZrr VR128X:$src)>;
 740
 741 def : Pat<(v16f32 (X86VBroadcast (v4f32 VR128X:$src))),
 742           (VBROADCASTSSZr VR128X:$src)>;
 743 def : Pat<(v8f64 (X86VBroadcast (v2f64 VR128X:$src))),
 744           (VBROADCASTSDZr VR128X:$src)>;
 745
 746 def : Pat<(v16f32 (X86VBroadcast (v16f32 VR512:$src))),
 747           (VBROADCASTSSZr (EXTRACT_SUBREG (v16f32 VR512:$src), sub_xmm))>;
 748 def : Pat<(v8f64 (X86VBroadcast (v8f64 VR512:$src))),
 749           (VBROADCASTSDZr (EXTRACT_SUBREG (v8f64 VR512:$src), sub_xmm))>;
 750
 751 def : Pat<(v16i32 (X86VBroadcast (v16i32 VR512:$src))),
 752           (VPBROADCASTDZrr (EXTRACT_SUBREG (v16i32 VR512:$src), sub_xmm))>;
 753 def : Pat<(v8i64 (X86VBroadcast (v8i64 VR512:$src))),
 754           (VPBROADCASTQZrr (EXTRACT_SUBREG (v8i64 VR512:$src), sub_xmm))>;
 755
 756 def : Pat<(v16f32 (int_x86_avx512_vbroadcast_ss_ps_512 (v4f32 VR128X:$src))),
 757           (VBROADCASTSSZr VR128X:$src)>;
 758 def : Pat<(v8f64 (int_x86_avx512_vbroadcast_sd_pd_512 (v2f64 VR128X:$src))),
 759           (VBROADCASTSDZr VR128X:$src)>;
 760
 761 // Provide fallback in case the load node that is used in the patterns above
 762 // is used by additional users, which prevents the pattern selection.
 763 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
 764           (VBROADCASTSSZr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
 765 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
 766           (VBROADCASTSDZr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
 767
 768
 769 let Predicates = [HasAVX512] in {
 770 def : Pat<(v8i32 (X86VBroadcastm (v8i1 VK8WM:$mask), (loadi32 addr:$src))),
 771            (EXTRACT_SUBREG
 772               (v16i32 (VPBROADCASTDZkrm (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 773                        addr:$src)), sub_ymm)>;
 774 }
 775 //===----------------------------------------------------------------------===//
 776 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
 777 //---
 778
 779 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
 780                        RegisterClass KRC> {
 781 let Predicates = [HasCDI] in
 782 def Zrr : AVX512XS8I<opc, MRMSrcReg, (outs VR512:$dst), (ins KRC:$src),
 783                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 784                   []>, EVEX, EVEX_V512;
 785
 786 let Predicates = [HasCDI, HasVLX] in {
 787 def Z128rr : AVX512XS8I<opc, MRMSrcReg, (outs VR128:$dst), (ins KRC:$src),
 788                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 789                   []>, EVEX, EVEX_V128;
 790 def Z256rr : AVX512XS8I<opc, MRMSrcReg, (outs VR256:$dst), (ins KRC:$src),
 791                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 792                   []>, EVEX, EVEX_V256;
 793 }
 794 }
 795
 796 let Predicates = [HasCDI] in {
 797 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d",
 798                                              VK16>;
 799 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q",
 800                                              VK8>, VEX_W;
 801 }
 802
 803 //===----------------------------------------------------------------------===//
 804 // AVX-512 - VPERM
 805 //
 806 // -- immediate form --
 807 multiclass avx512_perm_imm<bits<8> opc, string OpcodeStr, SDNode OpNode,
 808                            X86VectorVTInfo _> {
 809   let ExeDomain = _.ExeDomain in {
 810   def ri : AVX512AIi8<opc, MRMSrcReg, (outs _.RC:$dst),
 811                      (ins _.RC:$src1, i8imm:$src2),
 812                      !strconcat(OpcodeStr,
 813                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 814                      [(set _.RC:$dst,
 815                        (_.VT (OpNode _.RC:$src1, (i8 imm:$src2))))]>,
 816                      EVEX;
 817   def mi : AVX512AIi8<opc, MRMSrcMem, (outs _.RC:$dst),
 818                      (ins _.MemOp:$src1, i8imm:$src2),
 819                      !strconcat(OpcodeStr,
 820                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 821                      [(set _.RC:$dst,
 822                        (_.VT (OpNode (_.MemOpFrag addr:$src1),
 823                               (i8 imm:$src2))))]>,
 824            EVEX, EVEX_CD8<_.EltSize, CD8VF>;
 825 }
 826 }
 827
 828 multiclass avx512_permil<bits<8> OpcImm, bits<8> OpcVar, X86VectorVTInfo _,
 829                          X86VectorVTInfo Ctrl> :
 830      avx512_perm_imm<OpcImm, "vpermil" # _.Suffix, X86VPermilpi, _> {
 831   let ExeDomain = _.ExeDomain in {
 832     def rr : AVX5128I<OpcVar, MRMSrcReg, (outs _.RC:$dst),
 833                      (ins _.RC:$src1, _.RC:$src2),
 834                      !strconcat("vpermil" # _.Suffix,
 835                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 836                      [(set _.RC:$dst,
 837                          (_.VT (X86VPermilpv _.RC:$src1,
 838                                   (Ctrl.VT Ctrl.RC:$src2))))]>,
 839              EVEX_4V;
 840     def rm : AVX5128I<OpcVar, MRMSrcMem, (outs _.RC:$dst),
 841                      (ins _.RC:$src1, Ctrl.MemOp:$src2),
 842                      !strconcat("vpermil" # _.Suffix,
 843                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 844                      [(set _.RC:$dst,
 845                          (_.VT (X86VPermilpv _.RC:$src1,
 846                                   (Ctrl.VT (Ctrl.MemOpFrag addr:$src2)))))]>,
 847              EVEX_4V;
 848   }
 849 }
 850
 851 defm VPERMQZ :    avx512_perm_imm<0x00, "vpermq", X86VPermi, v8i64_info>,
 852                   EVEX_V512, VEX_W;
 853 defm VPERMPDZ :   avx512_perm_imm<0x01, "vpermpd", X86VPermi, v8f64_info>,
 854                   EVEX_V512, VEX_W;
 855
 856 defm VPERMILPSZ : avx512_permil<0x04, 0x0C, v16f32_info, v16i32_info>,
 857                   EVEX_V512;
 858 defm VPERMILPDZ : avx512_permil<0x05, 0x0D, v8f64_info, v8i64_info>,
 859                   EVEX_V512, VEX_W;
 860
 861 def : Pat<(v16i32 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
 862           (VPERMILPSZri VR512:$src1, imm:$imm)>;
 863 def : Pat<(v8i64 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
 864           (VPERMILPDZri VR512:$src1, imm:$imm)>;
 865
 866 // -- VPERM - register form --
 867 multiclass avx512_perm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 868                      PatFrag mem_frag, X86MemOperand x86memop, ValueType OpVT> {
 869
 870   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 871                    (ins RC:$src1, RC:$src2),
 872                    !strconcat(OpcodeStr,
 873                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 874                    [(set RC:$dst,
 875                      (OpVT (X86VPermv RC:$src1, RC:$src2)))]>, EVEX_4V;
 876
 877   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 878                    (ins RC:$src1, x86memop:$src2),
 879                    !strconcat(OpcodeStr,
 880                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 881                    [(set RC:$dst,
 882                      (OpVT (X86VPermv RC:$src1, (mem_frag addr:$src2))))]>,
 883                      EVEX_4V;
 884 }
 885
 886 defm VPERMDZ   : avx512_perm<0x36, "vpermd",  VR512,  memopv16i32, i512mem,
 887                            v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 888 defm VPERMQZ   : avx512_perm<0x36, "vpermq",  VR512,  memopv8i64,  i512mem,
 889                            v8i64>,  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 890 let ExeDomain = SSEPackedSingle in
 891 defm VPERMPSZ  : avx512_perm<0x16, "vpermps", VR512,  memopv16f32, f512mem,
 892                            v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 893 let ExeDomain = SSEPackedDouble in
 894 defm VPERMPDZ  : avx512_perm<0x16, "vpermpd", VR512,  memopv8f64, f512mem,
 895                            v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 896
 897 // -- VPERM2I - 3 source operands form --
 898 multiclass avx512_perm_3src<bits<8> opc, string OpcodeStr, RegisterClass RC,
 899                           PatFrag mem_frag, X86MemOperand x86memop,
 900                           SDNode OpNode, ValueType OpVT, RegisterClass KRC> {
 901 let Constraints = "$src1 = $dst" in {
 902   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 903                    (ins RC:$src1, RC:$src2, RC:$src3),
 904                    !strconcat(OpcodeStr,
 905                        " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 906                    [(set RC:$dst,
 907                      (OpVT (OpNode RC:$src1, RC:$src2, RC:$src3)))]>,
 908                     EVEX_4V;
 909
 910   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 911                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 912                    !strconcat(OpcodeStr,
 913                        " \t{$src3, $src2, $dst {${mask}}|"
 914                        "$dst {${mask}}, $src2, $src3}"),
 915                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 916                                            (OpNode RC:$src1, RC:$src2,
 917                                               RC:$src3),
 918                                            RC:$src1)))]>,
 919                     EVEX_4V, EVEX_K;
 920
 921   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 922     def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 923                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 924                    !strconcat(OpcodeStr,
 925                        " \t{$src3, $src2, $dst {${mask}} {z} |",
 926                        "$dst {${mask}} {z}, $src2, $src3}"),
 927                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 928                                            (OpNode RC:$src1, RC:$src2,
 929                                               RC:$src3),
 930                                            (OpVT (bitconvert
 931                                               (v16i32 immAllZerosV))))))]>,
 932                     EVEX_4V, EVEX_KZ;
 933
 934   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 935                    (ins RC:$src1, RC:$src2, x86memop:$src3),
 936                    !strconcat(OpcodeStr,
 937                     " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 938                    [(set RC:$dst,
 939                      (OpVT (OpNode RC:$src1, RC:$src2,
 940                       (mem_frag addr:$src3))))]>, EVEX_4V;
 941
 942   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 943                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
 944                    !strconcat(OpcodeStr,
 945                     " \t{$src3, $src2, $dst {${mask}}|"
 946                     "$dst {${mask}}, $src2, $src3}"),
 947                    [(set RC:$dst,
 948                        (OpVT (vselect KRC:$mask,
 949                                       (OpNode RC:$src1, RC:$src2,
 950                                          (mem_frag addr:$src3)),
 951                                       RC:$src1)))]>,
 952                     EVEX_4V, EVEX_K;
 953
 954   let AddedComplexity = 10 in // Prefer over the rrkz variant
 955     def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 956                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
 957                    !strconcat(OpcodeStr,
 958                     " \t{$src3, $src2, $dst {${mask}} {z}|"
 959                     "$dst {${mask}} {z}, $src2, $src3}"),
 960                    [(set RC:$dst,
 961                      (OpVT (vselect KRC:$mask,
 962                                     (OpNode RC:$src1, RC:$src2,
 963                                             (mem_frag addr:$src3)),
 964                                     (OpVT (bitconvert
 965                                        (v16i32 immAllZerosV))))))]>,
 966                     EVEX_4V, EVEX_KZ;
 967   }
 968 }
 969 defm VPERMI2D  : avx512_perm_3src<0x76, "vpermi2d",  VR512, memopv16i32,
 970                                   i512mem, X86VPermiv3, v16i32, VK16WM>,
 971                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 972 defm VPERMI2Q  : avx512_perm_3src<0x76, "vpermi2q",  VR512, memopv8i64,
 973                                   i512mem, X86VPermiv3, v8i64, VK8WM>,
 974                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 975 defm VPERMI2PS : avx512_perm_3src<0x77, "vpermi2ps",  VR512, memopv16f32,
 976                                   i512mem, X86VPermiv3, v16f32, VK16WM>,
 977                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 978 defm VPERMI2PD : avx512_perm_3src<0x77, "vpermi2pd",  VR512, memopv8f64,
 979                                   i512mem, X86VPermiv3, v8f64, VK8WM>,
 980                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 981
 982 multiclass avx512_perm_table_3src<bits<8> opc, string Suffix, RegisterClass RC,
 983                           PatFrag mem_frag, X86MemOperand x86memop,
 984                           SDNode OpNode, ValueType OpVT, RegisterClass KRC,
 985                           ValueType MaskVT, RegisterClass MRC> :
 986         avx512_perm_3src<opc, "vpermt2"##Suffix, RC, mem_frag, x86memop, OpNode,
 987                          OpVT, KRC> {
 988   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
 989                      VR512:$idx, VR512:$src1, VR512:$src2, -1)),
 990             (!cast<Instruction>(NAME#rr) VR512:$src1, VR512:$idx, VR512:$src2)>;
 991
 992   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
 993                      VR512:$idx, VR512:$src1, VR512:$src2, MRC:$mask)),
 994             (!cast<Instruction>(NAME#rrk) VR512:$src1,
 995               (MaskVT (COPY_TO_REGCLASS MRC:$mask, KRC)), VR512:$idx, VR512:$src2)>;
 996 }
 997
 998 defm VPERMT2D  : avx512_perm_table_3src<0x7E, "d",  VR512, memopv16i32, i512mem,
 999                                X86VPermv3, v16i32, VK16WM, v16i1, GR16>,
1000                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1001 defm VPERMT2Q  : avx512_perm_table_3src<0x7E, "q",  VR512, memopv8i64, i512mem,
1002                                X86VPermv3, v8i64, VK8WM, v8i1, GR8>,
1003                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1004 defm VPERMT2PS : avx512_perm_table_3src<0x7F, "ps",  VR512, memopv16f32, i512mem,
1005                                X86VPermv3, v16f32, VK16WM, v16i1, GR16>,
1006                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1007 defm VPERMT2PD : avx512_perm_table_3src<0x7F, "pd",  VR512, memopv8f64, i512mem,
1008                                X86VPermv3, v8f64, VK8WM, v8i1, GR8>,
1009                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1010
1011 //===----------------------------------------------------------------------===//
1012 // AVX-512 - BLEND using mask
1013 //
1014 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr,
1015                           RegisterClass KRC, RegisterClass RC,
1016                           X86MemOperand x86memop, PatFrag mem_frag,
1017                           SDNode OpNode, ValueType vt> {
1018   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
1019              (ins KRC:$mask, RC:$src1, RC:$src2),
1020              !strconcat(OpcodeStr,
1021              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
1022              [(set RC:$dst, (OpNode KRC:$mask, (vt RC:$src2),
1023                  (vt RC:$src1)))]>, EVEX_4V, EVEX_K;
1024   let mayLoad = 1 in
1025   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
1026              (ins KRC:$mask, RC:$src1, x86memop:$src2),
1027              !strconcat(OpcodeStr,
1028              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
1029              []>, EVEX_4V, EVEX_K;
1030 }
1031
1032 let ExeDomain = SSEPackedSingle in
1033 defm VBLENDMPSZ : avx512_blendmask<0x65, "vblendmps",
1034                               VK16WM, VR512, f512mem,
1035                               memopv16f32, vselect, v16f32>,
1036                               EVEX_CD8<32, CD8VF>, EVEX_V512;
1037 let ExeDomain = SSEPackedDouble in
1038 defm VBLENDMPDZ : avx512_blendmask<0x65, "vblendmpd",
1039                               VK8WM, VR512, f512mem,
1040                               memopv8f64, vselect, v8f64>,
1041                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
1042
1043 def : Pat<(v16f32 (int_x86_avx512_mask_blend_ps_512 (v16f32 VR512:$src1),
1044                  (v16f32 VR512:$src2), (i16 GR16:$mask))),
1045         (VBLENDMPSZrr (COPY_TO_REGCLASS GR16:$mask, VK16WM),
1046          VR512:$src1, VR512:$src2)>;
1047
1048 def : Pat<(v8f64 (int_x86_avx512_mask_blend_pd_512 (v8f64 VR512:$src1),
1049                  (v8f64 VR512:$src2), (i8 GR8:$mask))),
1050         (VBLENDMPDZrr (COPY_TO_REGCLASS GR8:$mask, VK8WM),
1051          VR512:$src1, VR512:$src2)>;
1052
1053 defm VPBLENDMDZ : avx512_blendmask<0x64, "vpblendmd",
1054                               VK16WM, VR512, f512mem,
1055                               memopv16i32, vselect, v16i32>,
1056                               EVEX_CD8<32, CD8VF>, EVEX_V512;
1057
1058 defm VPBLENDMQZ : avx512_blendmask<0x64, "vpblendmq",
1059                               VK8WM, VR512, f512mem,
1060                               memopv8i64, vselect, v8i64>,
1061                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
1062
1063 def : Pat<(v16i32 (int_x86_avx512_mask_blend_d_512 (v16i32 VR512:$src1),
1064                  (v16i32 VR512:$src2), (i16 GR16:$mask))),
1065         (VPBLENDMDZrr (COPY_TO_REGCLASS GR16:$mask, VK16),
1066          VR512:$src1, VR512:$src2)>;
1067
1068 def : Pat<(v8i64 (int_x86_avx512_mask_blend_q_512 (v8i64 VR512:$src1),
1069                  (v8i64 VR512:$src2), (i8 GR8:$mask))),
1070         (VPBLENDMQZrr (COPY_TO_REGCLASS GR8:$mask, VK8),
1071          VR512:$src1, VR512:$src2)>;
1072
1073 let Predicates = [HasAVX512] in {
1074 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
1075                             (v8f32 VR256X:$src2))),
1076             (EXTRACT_SUBREG
1077               (v16f32 (VBLENDMPSZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
1078             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1079             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1080
1081 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
1082                             (v8i32 VR256X:$src2))),
1083             (EXTRACT_SUBREG
1084                 (v16i32 (VPBLENDMDZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
1085             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1086             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1087 }
1088 //===----------------------------------------------------------------------===//
1089 // Compare Instructions
1090 //===----------------------------------------------------------------------===//
1091
1092 // avx512_cmp_scalar - AVX512 CMPSS and CMPSD
1093 multiclass avx512_cmp_scalar<RegisterClass RC, X86MemOperand x86memop,
1094                             Operand CC, SDNode OpNode, ValueType VT,
1095                             PatFrag ld_frag, string asm, string asm_alt> {
1096   def rr : AVX512Ii8<0xC2, MRMSrcReg,
1097                 (outs VK1:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
1098                 [(set VK1:$dst, (OpNode (VT RC:$src1), RC:$src2, imm:$cc))],
1099                 IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1100   def rm : AVX512Ii8<0xC2, MRMSrcMem,
1101                 (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
1102                 [(set VK1:$dst, (OpNode (VT RC:$src1),
1103                 (ld_frag addr:$src2), imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1104   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1105     def rri_alt : AVX512Ii8<0xC2, MRMSrcReg,
1106                (outs VK1:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1107                asm_alt, [], IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1108     def rmi_alt : AVX512Ii8<0xC2, MRMSrcMem,
1109                (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1110                asm_alt, [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1111   }
1112 }
1113
1114 let Predicates = [HasAVX512] in {
1115 defm VCMPSSZ : avx512_cmp_scalar<FR32X, f32mem, AVXCC, X86cmpms, f32, loadf32,
1116                  "vcmp${cc}ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1117                  "vcmpss\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1118                  XS;
1119 defm VCMPSDZ : avx512_cmp_scalar<FR64X, f64mem, AVXCC, X86cmpms, f64, loadf64,
1120                  "vcmp${cc}sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1121                  "vcmpsd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1122                  XD, VEX_W;
1123 }
1124
1125 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
1126               X86VectorVTInfo _> {
1127   def rr : AVX512BI<opc, MRMSrcReg,
1128              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2),
1129              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1130              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2)))],
1131              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1132   let mayLoad = 1 in
1133   def rm : AVX512BI<opc, MRMSrcMem,
1134              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2),
1135              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1136              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1137                                      (_.VT (bitconvert (_.LdFrag addr:$src2)))))],
1138              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1139   def rrk : AVX512BI<opc, MRMSrcReg,
1140               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1141               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1142                           "$dst {${mask}}, $src1, $src2}"),
1143               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1144                                    (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2))))],
1145               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1146   let mayLoad = 1 in
1147   def rmk : AVX512BI<opc, MRMSrcMem,
1148               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1149               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1150                           "$dst {${mask}}, $src1, $src2}"),
1151               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1152                                    (OpNode (_.VT _.RC:$src1),
1153                                        (_.VT (bitconvert
1154                                               (_.LdFrag addr:$src2))))))],
1155               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1156 }
1157
1158 multiclass avx512_icmp_packed_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
1159               X86VectorVTInfo _> :
1160            avx512_icmp_packed<opc, OpcodeStr, OpNode, _> {
1161   let mayLoad = 1 in {
1162   def rmb : AVX512BI<opc, MRMSrcMem,
1163               (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2),
1164               !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr, ", $src1, $dst",
1165                                     "|$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1166               [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1167                               (X86VBroadcast (_.ScalarLdFrag addr:$src2))))],
1168               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1169   def rmbk : AVX512BI<opc, MRMSrcMem,
1170                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1171                                        _.ScalarMemOp:$src2),
1172                !strconcat(OpcodeStr,
1173                           "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1174                           "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1175                [(set _.KRC:$dst, (and _.KRCWM:$mask,
1176                                       (OpNode (_.VT _.RC:$src1),
1177                                         (X86VBroadcast
1178                                           (_.ScalarLdFrag addr:$src2)))))],
1179                IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1180   }
1181 }
1182
1183 multiclass avx512_icmp_packed_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
1184                                  AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1185   let Predicates = [prd] in
1186   defm Z : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info512>,
1187            EVEX_V512;
1188
1189   let Predicates = [prd, HasVLX] in {
1190     defm Z256 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info256>,
1191                 EVEX_V256;
1192     defm Z128 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info128>,
1193                 EVEX_V128;
1194   }
1195 }
1196
1197 multiclass avx512_icmp_packed_rmb_vl<bits<8> opc, string OpcodeStr,
1198                                   SDNode OpNode, AVX512VLVectorVTInfo VTInfo,
1199                                   Predicate prd> {
1200   let Predicates = [prd] in
1201   defm Z : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info512>,
1202            EVEX_V512;
1203
1204   let Predicates = [prd, HasVLX] in {
1205     defm Z256 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info256>,
1206                 EVEX_V256;
1207     defm Z128 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info128>,
1208                 EVEX_V128;
1209   }
1210 }
1211
1212 defm VPCMPEQB : avx512_icmp_packed_vl<0x74, "vpcmpeqb", X86pcmpeqm,
1213                       avx512vl_i8_info, HasBWI>,
1214                 EVEX_CD8<8, CD8VF>;
1215
1216 defm VPCMPEQW : avx512_icmp_packed_vl<0x75, "vpcmpeqw", X86pcmpeqm,
1217                       avx512vl_i16_info, HasBWI>,
1218                 EVEX_CD8<16, CD8VF>;
1219
1220 defm VPCMPEQD : avx512_icmp_packed_rmb_vl<0x76, "vpcmpeqd", X86pcmpeqm,
1221                       avx512vl_i32_info, HasAVX512>,
1222                 EVEX_CD8<32, CD8VF>;
1223
1224 defm VPCMPEQQ : avx512_icmp_packed_rmb_vl<0x29, "vpcmpeqq", X86pcmpeqm,
1225                       avx512vl_i64_info, HasAVX512>,
1226                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1227
1228 defm VPCMPGTB : avx512_icmp_packed_vl<0x64, "vpcmpgtb", X86pcmpgtm,
1229                       avx512vl_i8_info, HasBWI>,
1230                 EVEX_CD8<8, CD8VF>;
1231
1232 defm VPCMPGTW : avx512_icmp_packed_vl<0x65, "vpcmpgtw", X86pcmpgtm,
1233                       avx512vl_i16_info, HasBWI>,
1234                 EVEX_CD8<16, CD8VF>;
1235
1236 defm VPCMPGTD : avx512_icmp_packed_rmb_vl<0x66, "vpcmpgtd", X86pcmpgtm,
1237                       avx512vl_i32_info, HasAVX512>,
1238                 EVEX_CD8<32, CD8VF>;
1239
1240 defm VPCMPGTQ : avx512_icmp_packed_rmb_vl<0x37, "vpcmpgtq", X86pcmpgtm,
1241                       avx512vl_i64_info, HasAVX512>,
1242                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1243
1244 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1245             (COPY_TO_REGCLASS (VPCMPGTDZrr
1246             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1247             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1248
1249 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1250             (COPY_TO_REGCLASS (VPCMPEQDZrr
1251             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1252             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1253
1254 multiclass avx512_icmp_cc<bits<8> opc, string Suffix, SDNode OpNode,
1255                           X86VectorVTInfo _> {
1256   def rri : AVX512AIi8<opc, MRMSrcReg,
1257              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, AVXCC:$cc),
1258              !strconcat("vpcmp${cc}", Suffix,
1259                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1260              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1261                                        imm:$cc))],
1262              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1263   let mayLoad = 1 in
1264   def rmi : AVX512AIi8<opc, MRMSrcMem,
1265              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, AVXCC:$cc),
1266              !strconcat("vpcmp${cc}", Suffix,
1267                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1268              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1269                               (_.VT (bitconvert (_.LdFrag addr:$src2))),
1270                               imm:$cc))],
1271              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1272   def rrik : AVX512AIi8<opc, MRMSrcReg,
1273               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1274                                       AVXCC:$cc),
1275               !strconcat("vpcmp${cc}", Suffix,
1276                          "\t{$src2, $src1, $dst {${mask}}|",
1277                          "$dst {${mask}}, $src1, $src2}"),
1278               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1279                                   (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1280                                           imm:$cc)))],
1281               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1282   let mayLoad = 1 in
1283   def rmik : AVX512AIi8<opc, MRMSrcMem,
1284               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1285                                     AVXCC:$cc),
1286               !strconcat("vpcmp${cc}", Suffix,
1287                          "\t{$src2, $src1, $dst {${mask}}|",
1288                          "$dst {${mask}}, $src1, $src2}"),
1289               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1290                                    (OpNode (_.VT _.RC:$src1),
1291                                       (_.VT (bitconvert (_.LdFrag addr:$src2))),
1292                                       imm:$cc)))],
1293               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1294
1295   // Accept explicit immediate argument form instead of comparison code.
1296   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1297     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
1298                (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, i8imm:$cc),
1299                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1300                           "$dst, $src1, $src2, $cc}"),
1301                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1302     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
1303                (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, i8imm:$cc),
1304                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1305                           "$dst, $src1, $src2, $cc}"),
1306                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1307     def rrik_alt : AVX512AIi8<opc, MRMSrcReg,
1308                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1309                                        i8imm:$cc),
1310                !strconcat("vpcmp", Suffix,
1311                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1312                           "$dst {${mask}}, $src1, $src2, $cc}"),
1313                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1314     def rmik_alt : AVX512AIi8<opc, MRMSrcMem,
1315                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1316                                        i8imm:$cc),
1317                !strconcat("vpcmp", Suffix,
1318                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1319                           "$dst {${mask}}, $src1, $src2, $cc}"),
1320                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1321   }
1322 }
1323
1324 multiclass avx512_icmp_cc_rmb<bits<8> opc, string Suffix, SDNode OpNode,
1325                               X86VectorVTInfo _> :
1326            avx512_icmp_cc<opc, Suffix, OpNode, _> {
1327   let mayLoad = 1 in {
1328   def rmib : AVX512AIi8<opc, MRMSrcMem,
1329              (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1330                                      AVXCC:$cc),
1331              !strconcat("vpcmp${cc}", Suffix,
1332                         "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1333                         "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1334              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1335                                (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1336                                imm:$cc))],
1337              IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1338   def rmibk : AVX512AIi8<opc, MRMSrcMem,
1339               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1340                                        _.ScalarMemOp:$src2, AVXCC:$cc),
1341               !strconcat("vpcmp${cc}", Suffix,
1342                        "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1343                        "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1344               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1345                                   (OpNode (_.VT _.RC:$src1),
1346                                     (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1347                                     imm:$cc)))],
1348               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1349   }
1350
1351   // Accept explicit immediate argument form instead of comparison code.
1352   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1353     def rmib_alt : AVX512AIi8<opc, MRMSrcMem,
1354                (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1355                                        i8imm:$cc),
1356                !strconcat("vpcmp", Suffix,
1357                    "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst|",
1358                    "$dst, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1359                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1360     def rmibk_alt : AVX512AIi8<opc, MRMSrcMem,
1361                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1362                                        _.ScalarMemOp:$src2, i8imm:$cc),
1363                !strconcat("vpcmp", Suffix,
1364                   "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1365                   "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1366                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1367   }
1368 }
1369
1370 multiclass avx512_icmp_cc_vl<bits<8> opc, string Suffix, SDNode OpNode,
1371                              AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1372   let Predicates = [prd] in
1373   defm Z : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info512>, EVEX_V512;
1374
1375   let Predicates = [prd, HasVLX] in {
1376     defm Z256 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info256>, EVEX_V256;
1377     defm Z128 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info128>, EVEX_V128;
1378   }
1379 }
1380
1381 multiclass avx512_icmp_cc_rmb_vl<bits<8> opc, string Suffix, SDNode OpNode,
1382                                 AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1383   let Predicates = [prd] in
1384   defm Z : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info512>,
1385            EVEX_V512;
1386
1387   let Predicates = [prd, HasVLX] in {
1388     defm Z256 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info256>,
1389                 EVEX_V256;
1390     defm Z128 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info128>,
1391                 EVEX_V128;
1392   }
1393 }
1394
1395 defm VPCMPB : avx512_icmp_cc_vl<0x3F, "b", X86cmpm, avx512vl_i8_info,
1396                                 HasBWI>, EVEX_CD8<8, CD8VF>;
1397 defm VPCMPUB : avx512_icmp_cc_vl<0x3E, "ub", X86cmpmu, avx512vl_i8_info,
1398                                  HasBWI>, EVEX_CD8<8, CD8VF>;
1399
1400 defm VPCMPW : avx512_icmp_cc_vl<0x3F, "w", X86cmpm, avx512vl_i16_info,
1401                                 HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1402 defm VPCMPUW : avx512_icmp_cc_vl<0x3E, "uw", X86cmpmu, avx512vl_i16_info,
1403                                  HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1404
1405 defm VPCMPD : avx512_icmp_cc_rmb_vl<0x1F, "d", X86cmpm, avx512vl_i32_info,
1406                                     HasAVX512>, EVEX_CD8<32, CD8VF>;
1407 defm VPCMPUD : avx512_icmp_cc_rmb_vl<0x1E, "ud", X86cmpmu, avx512vl_i32_info,
1408                                      HasAVX512>, EVEX_CD8<32, CD8VF>;
1409
1410 defm VPCMPQ : avx512_icmp_cc_rmb_vl<0x1F, "q", X86cmpm, avx512vl_i64_info,
1411                                     HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1412 defm VPCMPUQ : avx512_icmp_cc_rmb_vl<0x1E, "uq", X86cmpmu, avx512vl_i64_info,
1413                                      HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1414
1415 // avx512_cmp_packed - compare packed instructions
1416 multiclass avx512_cmp_packed<RegisterClass KRC, RegisterClass RC,
1417                            X86MemOperand x86memop, ValueType vt,
1418                            string suffix, Domain d> {
1419   def rri : AVX512PIi8<0xC2, MRMSrcReg,
1420              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1421              !strconcat("vcmp${cc}", suffix,
1422                         " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1423              [(set KRC:$dst, (X86cmpm (vt RC:$src1), (vt RC:$src2), imm:$cc))], d>;
1424   def rrib: AVX512PIi8<0xC2, MRMSrcReg,
1425              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1426      !strconcat("vcmp${cc}", suffix,
1427                 " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
1428                 [], d>, EVEX_B;
1429   def rmi : AVX512PIi8<0xC2, MRMSrcMem,
1430              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
1431               !strconcat("vcmp${cc}", suffix,
1432                          " \t{$src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
1433              [(set KRC:$dst,
1434               (X86cmpm (vt RC:$src1), (memop addr:$src2), imm:$cc))], d>;
1435
1436   // Accept explicit immediate argument form instead of comparison code.
1437   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1438     def rri_alt : AVX512PIi8<0xC2, MRMSrcReg,
1439                (outs KRC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1440               !strconcat("vcmp", suffix,
1441                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1442     def rmi_alt : AVX512PIi8<0xC2, MRMSrcMem,
1443                (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1444               !strconcat("vcmp", suffix,
1445                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1446   }
1447 }
1448
1449 defm VCMPPSZ : avx512_cmp_packed<VK16, VR512, f512mem, v16f32,
1450                "ps", SSEPackedSingle>, PS, EVEX_4V, EVEX_V512,
1451                EVEX_CD8<32, CD8VF>;
1452 defm VCMPPDZ : avx512_cmp_packed<VK8, VR512, f512mem, v8f64,
1453                "pd", SSEPackedDouble>, PD, EVEX_4V, VEX_W, EVEX_V512,
1454                EVEX_CD8<64, CD8VF>;
1455
1456 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
1457           (COPY_TO_REGCLASS (VCMPPSZrri
1458             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1459             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1460             imm:$cc), VK8)>;
1461 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1462           (COPY_TO_REGCLASS (VPCMPDZrri
1463             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1464             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1465             imm:$cc), VK8)>;
1466 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1467           (COPY_TO_REGCLASS (VPCMPUDZrri
1468             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1469             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1470             imm:$cc), VK8)>;
1471
1472 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1473                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1474                  FROUND_NO_EXC)),
1475           (COPY_TO_REGCLASS (VCMPPSZrrib VR512:$src1, VR512:$src2,
1476                              (I8Imm imm:$cc)), GR16)>;
1477
1478 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1479                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1480                  FROUND_NO_EXC)),
1481           (COPY_TO_REGCLASS (VCMPPDZrrib VR512:$src1, VR512:$src2,
1482                              (I8Imm imm:$cc)), GR8)>;
1483
1484 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1485                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1486                 FROUND_CURRENT)),
1487           (COPY_TO_REGCLASS (VCMPPSZrri VR512:$src1, VR512:$src2,
1488                              (I8Imm imm:$cc)), GR16)>;
1489
1490 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1491                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1492                  FROUND_CURRENT)),
1493           (COPY_TO_REGCLASS (VCMPPDZrri VR512:$src1, VR512:$src2,
1494                              (I8Imm imm:$cc)), GR8)>;
1495
1496 // Mask register copy, including
1497 // - copy between mask registers
1498 // - load/store mask registers
1499 // - copy from GPR to mask register and vice versa
1500 //
1501 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
1502                          string OpcodeStr, RegisterClass KRC,
1503                          ValueType vvt, ValueType ivt, X86MemOperand x86memop> {
1504   let hasSideEffects = 0 in {
1505     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1506                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1507     let mayLoad = 1 in
1508     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
1509                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1510                [(set KRC:$dst, (vvt (bitconvert (ivt (load addr:$src)))))]>;
1511     let mayStore = 1 in
1512     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
1513                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1514   }
1515 }
1516
1517 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
1518                              string OpcodeStr,
1519                              RegisterClass KRC, RegisterClass GRC> {
1520   let hasSideEffects = 0 in {
1521     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
1522                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1523     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
1524                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1525   }
1526 }
1527
1528 let Predicates = [HasDQI] in
1529   defm KMOVB : avx512_mask_mov<0x90, 0x90, 0x91, "kmovb", VK8, v8i1, i8,
1530                                i8mem>,
1531                avx512_mask_mov_gpr<0x92, 0x93, "kmovb", VK8, GR32>,
1532                VEX, PD;
1533
1534 let Predicates = [HasAVX512] in
1535   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16,
1536                                i16mem>,
1537                avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
1538                VEX, PS;
1539
1540 let Predicates = [HasBWI] in {
1541   defm KMOVD : avx512_mask_mov<0x90, 0x90, 0x91, "kmovd", VK32, v32i1, i32,
1542                                i32mem>, VEX, PD, VEX_W;
1543   defm KMOVD : avx512_mask_mov_gpr<0x92, 0x93, "kmovd", VK32, GR32>,
1544                VEX, XD;
1545 }
1546
1547 let Predicates = [HasBWI] in {
1548   defm KMOVQ : avx512_mask_mov<0x90, 0x90, 0x91, "kmovq", VK64, v64i1, i64,
1549                                i64mem>, VEX, PS, VEX_W;
1550   defm KMOVQ : avx512_mask_mov_gpr<0x92, 0x93, "kmovq", VK64, GR64>,
1551                VEX, XD, VEX_W;
1552 }
1553
1554 // GR from/to mask register
1555 let Predicates = [HasDQI] in {
1556   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1557             (KMOVBkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit))>;
1558   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1559             (EXTRACT_SUBREG (KMOVBrk VK8:$src), sub_8bit)>;
1560 }
1561 let Predicates = [HasAVX512] in {
1562   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
1563             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
1564   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
1565             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
1566 }
1567 let Predicates = [HasBWI] in {
1568   def : Pat<(v32i1 (bitconvert (i32 GR32:$src))), (KMOVDkr GR32:$src)>;
1569   def : Pat<(i32 (bitconvert (v32i1 VK32:$src))), (KMOVDrk VK32:$src)>;
1570 }
1571 let Predicates = [HasBWI] in {
1572   def : Pat<(v64i1 (bitconvert (i64 GR64:$src))), (KMOVQkr GR64:$src)>;
1573   def : Pat<(i64 (bitconvert (v64i1 VK64:$src))), (KMOVQrk VK64:$src)>;
1574 }
1575
1576 // Load/store kreg
1577 let Predicates = [HasDQI] in {
1578   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1579             (KMOVBmk addr:$dst, VK8:$src)>;
1580 }
1581 let Predicates = [HasAVX512] in {
1582   def : Pat<(store (i16 (bitconvert (v16i1 VK16:$src))), addr:$dst),
1583             (KMOVWmk addr:$dst, VK16:$src)>;
1584   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1585             (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK8:$src, VK16))>;
1586   def : Pat<(i1 (load addr:$src)),
1587             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK1)>;
1588   def : Pat<(v8i1 (bitconvert (i8 (load addr:$src)))),
1589             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK8)>;
1590 }
1591 let Predicates = [HasBWI] in {
1592   def : Pat<(store (i32 (bitconvert (v32i1 VK32:$src))), addr:$dst),
1593             (KMOVDmk addr:$dst, VK32:$src)>;
1594 }
1595 let Predicates = [HasBWI] in {
1596   def : Pat<(store (i64 (bitconvert (v64i1 VK64:$src))), addr:$dst),
1597             (KMOVQmk addr:$dst, VK64:$src)>;
1598 }
1599
1600 let Predicates = [HasAVX512] in {
1601   def : Pat<(i1 (trunc (i64 GR64:$src))),
1602             (COPY_TO_REGCLASS (KMOVWkr (AND32ri (EXTRACT_SUBREG $src, sub_32bit),
1603                                         (i32 1))), VK1)>;
1604
1605   def : Pat<(i1 (trunc (i32 GR32:$src))),
1606             (COPY_TO_REGCLASS (KMOVWkr (AND32ri $src, (i32 1))), VK1)>;
1607
1608   def : Pat<(i1 (trunc (i8 GR8:$src))),
1609        (COPY_TO_REGCLASS
1610         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit), (i32 1))),
1611        VK1)>;
1612   def : Pat<(i1 (trunc (i16 GR16:$src))),
1613        (COPY_TO_REGCLASS
1614         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), $src, sub_16bit), (i32 1))),
1615        VK1)>;
1616
1617   def : Pat<(i32 (zext VK1:$src)),
1618             (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1))>;
1619   def : Pat<(i8 (zext VK1:$src)),
1620             (EXTRACT_SUBREG
1621              (AND32ri (KMOVWrk
1622                        (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)), sub_8bit)>;
1623   def : Pat<(i64 (zext VK1:$src)),
1624             (AND64ri8 (SUBREG_TO_REG (i64 0),
1625              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_32bit), (i64 1))>;
1626   def : Pat<(i16 (zext VK1:$src)),
1627             (EXTRACT_SUBREG
1628              (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)),
1629               sub_16bit)>;
1630   def : Pat<(v16i1 (scalar_to_vector VK1:$src)),
1631             (COPY_TO_REGCLASS VK1:$src, VK16)>;
1632   def : Pat<(v8i1 (scalar_to_vector VK1:$src)),
1633             (COPY_TO_REGCLASS VK1:$src, VK8)>;
1634 }
1635 let Predicates = [HasBWI] in {
1636   def : Pat<(v32i1 (scalar_to_vector VK1:$src)),
1637             (COPY_TO_REGCLASS VK1:$src, VK32)>;
1638   def : Pat<(v64i1 (scalar_to_vector VK1:$src)),
1639             (COPY_TO_REGCLASS VK1:$src, VK64)>;
1640 }
1641
1642
1643 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1644 let Predicates = [HasAVX512] in {
1645   // GR from/to 8-bit mask without native support
1646   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1647             (COPY_TO_REGCLASS
1648               (KMOVWkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit)),
1649               VK8)>;
1650   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1651             (EXTRACT_SUBREG
1652               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
1653               sub_8bit)>;
1654
1655   def : Pat<(i1 (X86Vextract VK16:$src, (iPTR 0))),
1656             (COPY_TO_REGCLASS VK16:$src, VK1)>;
1657   def : Pat<(i1 (X86Vextract VK8:$src, (iPTR 0))),
1658             (COPY_TO_REGCLASS VK8:$src, VK1)>;
1659 }
1660 let Predicates = [HasBWI] in {
1661   def : Pat<(i1 (X86Vextract VK32:$src, (iPTR 0))),
1662             (COPY_TO_REGCLASS VK32:$src, VK1)>;
1663   def : Pat<(i1 (X86Vextract VK64:$src, (iPTR 0))),
1664             (COPY_TO_REGCLASS VK64:$src, VK1)>;
1665 }
1666
1667 // Mask unary operation
1668 // - KNOT
1669 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
1670                             RegisterClass KRC, SDPatternOperator OpNode,
1671                             Predicate prd> {
1672   let Predicates = [prd] in
1673     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1674                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1675                [(set KRC:$dst, (OpNode KRC:$src))]>;
1676 }
1677
1678 multiclass avx512_mask_unop_all<bits<8> opc, string OpcodeStr,
1679                                 SDPatternOperator OpNode> {
1680   defm B : avx512_mask_unop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1681                             HasDQI>, VEX, PD;
1682   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1683                             HasAVX512>, VEX, PS;
1684   defm D : avx512_mask_unop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1685                             HasBWI>, VEX, PD, VEX_W;
1686   defm Q : avx512_mask_unop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1687                             HasBWI>, VEX, PS, VEX_W;
1688 }
1689
1690 defm KNOT : avx512_mask_unop_all<0x44, "knot", not>;
1691
1692 multiclass avx512_mask_unop_int<string IntName, string InstName> {
1693   let Predicates = [HasAVX512] in
1694     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1695                 (i16 GR16:$src)),
1696               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1697               (v16i1 (COPY_TO_REGCLASS GR16:$src, VK16))), GR16)>;
1698 }
1699 defm : avx512_mask_unop_int<"knot", "KNOT">;
1700
1701 let Predicates = [HasDQI] in
1702 def : Pat<(xor VK8:$src1, (v8i1 immAllOnesV)), (KNOTBrr VK8:$src1)>;
1703 let Predicates = [HasAVX512] in
1704 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
1705 let Predicates = [HasBWI] in
1706 def : Pat<(xor VK32:$src1, (v32i1 immAllOnesV)), (KNOTDrr VK32:$src1)>;
1707 let Predicates = [HasBWI] in
1708 def : Pat<(xor VK64:$src1, (v64i1 immAllOnesV)), (KNOTQrr VK64:$src1)>;
1709
1710 // KNL does not support KMOVB, 8-bit mask is promoted to 16-bit
1711 let Predicates = [HasAVX512] in {
1712 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
1713           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
1714
1715 def : Pat<(not VK8:$src),
1716           (COPY_TO_REGCLASS
1717             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
1718 }
1719
1720 // Mask binary operation
1721 // - KAND, KANDN, KOR, KXNOR, KXOR
1722 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
1723                            RegisterClass KRC, SDPatternOperator OpNode,
1724                            Predicate prd> {
1725   let Predicates = [prd] in
1726     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1727                !strconcat(OpcodeStr,
1728                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1729                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
1730 }
1731
1732 multiclass avx512_mask_binop_all<bits<8> opc, string OpcodeStr,
1733                                SDPatternOperator OpNode> {
1734   defm B : avx512_mask_binop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1735                              HasDQI>, VEX_4V, VEX_L, PD;
1736   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1737                              HasAVX512>, VEX_4V, VEX_L, PS;
1738   defm D : avx512_mask_binop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1739                              HasBWI>, VEX_4V, VEX_L, VEX_W, PD;
1740   defm Q : avx512_mask_binop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1741                              HasBWI>, VEX_4V, VEX_L, VEX_W, PS;
1742 }
1743
1744 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
1745 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
1746
1747 let isCommutable = 1 in {
1748   defm KAND  : avx512_mask_binop_all<0x41, "kand",  and>;
1749   defm KOR   : avx512_mask_binop_all<0x45, "kor",   or>;
1750   defm KXNOR : avx512_mask_binop_all<0x46, "kxnor", xnor>;
1751   defm KXOR  : avx512_mask_binop_all<0x47, "kxor",  xor>;
1752 }
1753 let isCommutable = 0 in
1754   defm KANDN : avx512_mask_binop_all<0x42, "kandn", andn>;
1755
1756 def : Pat<(xor VK1:$src1, VK1:$src2),
1757      (COPY_TO_REGCLASS (KXORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1758                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1759
1760 def : Pat<(or VK1:$src1, VK1:$src2),
1761      (COPY_TO_REGCLASS (KORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1762                                (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1763
1764 def : Pat<(and VK1:$src1, VK1:$src2),
1765      (COPY_TO_REGCLASS (KANDWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1766                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1767
1768 multiclass avx512_mask_binop_int<string IntName, string InstName> {
1769   let Predicates = [HasAVX512] in
1770     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1771                 (i16 GR16:$src1), (i16 GR16:$src2)),
1772               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1773               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1774               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1775 }
1776
1777 defm : avx512_mask_binop_int<"kand",  "KAND">;
1778 defm : avx512_mask_binop_int<"kandn", "KANDN">;
1779 defm : avx512_mask_binop_int<"kor",   "KOR">;
1780 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
1781 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
1782
1783 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1784 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
1785   let Predicates = [HasAVX512] in
1786     def : Pat<(OpNode VK8:$src1, VK8:$src2),
1787               (COPY_TO_REGCLASS
1788                 (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
1789                       (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
1790 }
1791
1792 defm : avx512_binop_pat<and,  KANDWrr>;
1793 defm : avx512_binop_pat<andn, KANDNWrr>;
1794 defm : avx512_binop_pat<or,   KORWrr>;
1795 defm : avx512_binop_pat<xnor, KXNORWrr>;
1796 defm : avx512_binop_pat<xor,  KXORWrr>;
1797
1798 // Mask unpacking
1799 multiclass avx512_mask_unpck<bits<8> opc, string OpcodeStr,
1800                            RegisterClass KRC> {
1801   let Predicates = [HasAVX512] in
1802     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1803                !strconcat(OpcodeStr,
1804                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>;
1805 }
1806
1807 multiclass avx512_mask_unpck_bw<bits<8> opc, string OpcodeStr> {
1808   defm BW : avx512_mask_unpck<opc, !strconcat(OpcodeStr, "bw"), VK16>,
1809                             VEX_4V, VEX_L, PD;
1810 }
1811
1812 defm KUNPCK : avx512_mask_unpck_bw<0x4b, "kunpck">;
1813 def : Pat<(v16i1 (concat_vectors (v8i1 VK8:$src1), (v8i1 VK8:$src2))),
1814           (KUNPCKBWrr (COPY_TO_REGCLASS VK8:$src2, VK16),
1815                   (COPY_TO_REGCLASS VK8:$src1, VK16))>;
1816
1817
1818 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
1819   let Predicates = [HasAVX512] in
1820     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_bw")
1821                 (i16 GR16:$src1), (i16 GR16:$src2)),
1822               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"BWrr")
1823               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1824               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1825 }
1826 defm : avx512_mask_unpck_int<"kunpck",  "KUNPCK">;
1827
1828 // Mask bit testing
1829 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1830                             SDNode OpNode> {
1831   let Predicates = [HasAVX512], Defs = [EFLAGS] in
1832     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
1833                !strconcat(OpcodeStr, " \t{$src2, $src1|$src1, $src2}"),
1834                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
1835 }
1836
1837 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode> {
1838   defm W : avx512_mask_testop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1839                             VEX, PS;
1840 }
1841
1842 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
1843
1844 def : Pat<(X86cmp VK1:$src1, (i1 0)),
1845           (KORTESTWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1846            (COPY_TO_REGCLASS VK1:$src1, VK16))>;
1847
1848 // Mask shift
1849 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1850                              SDNode OpNode> {
1851   let Predicates = [HasAVX512] in
1852     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, i8imm:$imm),
1853                  !strconcat(OpcodeStr,
1854                             " \t{$imm, $src, $dst|$dst, $src, $imm}"),
1855                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
1856 }
1857
1858 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
1859                                SDNode OpNode> {
1860   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1861                              VEX, TAPD, VEX_W;
1862 }
1863
1864 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", X86vshli>;
1865 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", X86vsrli>;
1866
1867 // Mask setting all 0s or 1s
1868 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
1869   let Predicates = [HasAVX512] in
1870     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
1871       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
1872                      [(set KRC:$dst, (VT Val))]>;
1873 }
1874
1875 multiclass avx512_mask_setop_w<PatFrag Val> {
1876   defm B : avx512_mask_setop<VK8,   v8i1, Val>;
1877   defm W : avx512_mask_setop<VK16, v16i1, Val>;
1878 }
1879
1880 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
1881 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
1882
1883 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1884 let Predicates = [HasAVX512] in {
1885   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
1886   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
1887   def : Pat<(i1 0), (COPY_TO_REGCLASS (KSET0W), VK1)>;
1888   def : Pat<(i1 1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1889   def : Pat<(i1 -1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1890 }
1891 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
1892           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
1893
1894 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
1895           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
1896
1897 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
1898           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
1899
1900 let Predicates = [HasVLX] in {
1901   def : Pat<(v8i1 (insert_subvector undef, (v4i1 VK4:$src), (iPTR 0))),
1902             (v8i1 (COPY_TO_REGCLASS VK4:$src, VK8))>;
1903   def : Pat<(v8i1 (insert_subvector undef, (v2i1 VK2:$src), (iPTR 0))),
1904             (v8i1 (COPY_TO_REGCLASS VK2:$src, VK8))>;
1905   def : Pat<(v4i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1906             (v4i1 (COPY_TO_REGCLASS VK8:$src, VK4))>;
1907   def : Pat<(v2i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1908             (v2i1 (COPY_TO_REGCLASS VK8:$src, VK2))>;
1909 }
1910
1911 def : Pat<(v8i1 (X86vshli VK8:$src, (i8 imm:$imm))),
1912           (v8i1 (COPY_TO_REGCLASS (KSHIFTLWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1913
1914 def : Pat<(v8i1 (X86vsrli VK8:$src, (i8 imm:$imm))),
1915           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1916 //===----------------------------------------------------------------------===//
1917 // AVX-512 - Aligned and unaligned load and store
1918 //
1919
1920 multiclass avx512_load<bits<8> opc, string OpcodeStr, PatFrag ld_frag,
1921                        RegisterClass KRC, RegisterClass RC,
1922                        ValueType vt, ValueType zvt, X86MemOperand memop,
1923                        Domain d, bit IsReMaterializable = 1> {
1924 let hasSideEffects = 0 in {
1925   def rr : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1926                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [],
1927                     d>, EVEX;
1928   def rrkz : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
1929                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1930                        "${dst} {${mask}} {z}, $src}"), [], d>, EVEX, EVEX_KZ;
1931   }
1932   let canFoldAsLoad = 1, isReMaterializable = IsReMaterializable,
1933       SchedRW = [WriteLoad] in
1934   def rm : AVX512PI<opc, MRMSrcMem, (outs RC:$dst), (ins memop:$src),
1935                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1936                     [(set RC:$dst, (vt (bitconvert (ld_frag addr:$src))))],
1937                     d>, EVEX;
1938
1939   let AddedComplexity = 20 in {
1940   let Constraints = "$src0 = $dst",  hasSideEffects = 0 in {
1941   let hasSideEffects = 0 in
1942     def rrk : AVX512PI<opc, MRMSrcReg, (outs RC:$dst),
1943                      (ins RC:$src0, KRC:$mask, RC:$src1),
1944                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1945                       "${dst} {${mask}}, $src1}"),
1946                      [(set RC:$dst, (vt (vselect KRC:$mask,
1947                                           (vt RC:$src1),
1948                                           (vt RC:$src0))))],
1949                      d>, EVEX, EVEX_K;
1950   let mayLoad = 1, SchedRW = [WriteLoad] in
1951     def rmk : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1952                      (ins RC:$src0, KRC:$mask, memop:$src1),
1953                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1954                       "${dst} {${mask}}, $src1}"),
1955                      [(set RC:$dst, (vt
1956                          (vselect KRC:$mask,
1957                                  (vt (bitconvert (ld_frag addr:$src1))),
1958                                  (vt RC:$src0))))],
1959                      d>, EVEX, EVEX_K;
1960   }
1961   let mayLoad = 1, SchedRW = [WriteLoad] in
1962     def rmkz : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1963                       (ins KRC:$mask, memop:$src),
1964                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1965                        "${dst} {${mask}} {z}, $src}"),
1966                       [(set RC:$dst, (vt
1967                            (vselect KRC:$mask,
1968                                      (vt (bitconvert (ld_frag addr:$src))),
1969                                      (vt (bitconvert (zvt immAllZerosV))))))],
1970                       d>, EVEX, EVEX_KZ;
1971   }
1972 }
1973
1974 multiclass avx512_load_vl<bits<8> opc, string OpcodeStr, string ld_pat,
1975                           string elty, string elsz, string vsz512,
1976                           string vsz256, string vsz128, Domain d,
1977                           Predicate prd, bit IsReMaterializable = 1> {
1978   let Predicates = [prd] in
1979   defm Z : avx512_load<opc, OpcodeStr,
1980                        !cast<PatFrag>(ld_pat##"v"##vsz512##elty##elsz),
1981                        !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
1982                        !cast<ValueType>("v"##vsz512##elty##elsz), v16i32,
1983                        !cast<X86MemOperand>(elty##"512mem"), d,
1984                        IsReMaterializable>, EVEX_V512;
1985
1986   let Predicates = [prd, HasVLX] in {
1987     defm Z256 : avx512_load<opc, OpcodeStr,
1988                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1989                              "v"##vsz256##elty##elsz, "v4i64")),
1990                        !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
1991                        !cast<ValueType>("v"##vsz256##elty##elsz), v8i32,
1992                        !cast<X86MemOperand>(elty##"256mem"), d,
1993                        IsReMaterializable>, EVEX_V256;
1994
1995     defm Z128 : avx512_load<opc, OpcodeStr,
1996                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1997                              "v"##vsz128##elty##elsz, "v2i64")),
1998                        !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
1999                        !cast<ValueType>("v"##vsz128##elty##elsz), v4i32,
2000                        !cast<X86MemOperand>(elty##"128mem"), d,
2001                        IsReMaterializable>, EVEX_V128;
2002   }
2003 }
2004
2005
2006 multiclass avx512_store<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2007                         ValueType OpVT, RegisterClass KRC, RegisterClass RC,
2008                         X86MemOperand memop, Domain d> {
2009   let isAsmParserOnly = 1, hasSideEffects = 0 in {
2010   def rr_alt : AVX512PI<opc, MRMDestReg, (outs RC:$dst), (ins RC:$src),
2011               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [], d>,
2012               EVEX;
2013   let Constraints = "$src1 = $dst" in
2014   def rrk_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
2015                                           (ins RC:$src1, KRC:$mask, RC:$src2),
2016               !strconcat(OpcodeStr,
2017               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), [], d>,
2018               EVEX, EVEX_K;
2019   def rrkz_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
2020                                            (ins KRC:$mask, RC:$src),
2021               !strconcat(OpcodeStr,
2022               "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
2023               [], d>, EVEX, EVEX_KZ;
2024   }
2025   let mayStore = 1 in {
2026   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2027                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2028                     [(st_frag (OpVT RC:$src), addr:$dst)], d>, EVEX;
2029   def mrk : AVX512PI<opc, MRMDestMem, (outs),
2030                                       (ins memop:$dst, KRC:$mask, RC:$src),
2031               !strconcat(OpcodeStr,
2032               "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
2033                [], d>, EVEX, EVEX_K;
2034   }
2035 }
2036
2037
2038 multiclass avx512_store_vl<bits<8> opc, string OpcodeStr, string st_pat,
2039                            string st_suff_512, string st_suff_256,
2040                            string st_suff_128, string elty, string elsz,
2041                            string vsz512, string vsz256, string vsz128,
2042                            Domain d, Predicate prd> {
2043   let Predicates = [prd] in
2044   defm Z : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_512),
2045                         !cast<ValueType>("v"##vsz512##elty##elsz),
2046                         !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
2047                         !cast<X86MemOperand>(elty##"512mem"), d>, EVEX_V512;
2048
2049   let Predicates = [prd, HasVLX] in {
2050     defm Z256 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_256),
2051                              !cast<ValueType>("v"##vsz256##elty##elsz),
2052                              !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
2053                              !cast<X86MemOperand>(elty##"256mem"), d>, EVEX_V256;
2054
2055     defm Z128 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_128),
2056                              !cast<ValueType>("v"##vsz128##elty##elsz),
2057                              !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
2058                              !cast<X86MemOperand>(elty##"128mem"), d>, EVEX_V128;
2059   }
2060 }
2061
2062 defm VMOVAPS : avx512_load_vl<0x28, "vmovaps", "alignedload", "f", "32",
2063                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2064                avx512_store_vl<0x29, "vmovaps", "alignedstore",
2065                                "512", "256", "", "f", "32", "16", "8", "4",
2066                                SSEPackedSingle, HasAVX512>,
2067                               PS, EVEX_CD8<32, CD8VF>;
2068
2069 defm VMOVAPD : avx512_load_vl<0x28, "vmovapd", "alignedload", "f", "64",
2070                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2071                avx512_store_vl<0x29, "vmovapd", "alignedstore",
2072                                "512", "256", "", "f", "64", "8", "4", "2",
2073                                SSEPackedDouble, HasAVX512>,
2074                               PD, VEX_W, EVEX_CD8<64, CD8VF>;
2075
2076 defm VMOVUPS : avx512_load_vl<0x10, "vmovups", "load", "f", "32",
2077                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2078                avx512_store_vl<0x11, "vmovups", "store", "", "", "", "f", "32",
2079                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2080                               PS, EVEX_CD8<32, CD8VF>;
2081
2082 defm VMOVUPD : avx512_load_vl<0x10, "vmovupd", "load", "f", "64",
2083                               "8", "4", "2", SSEPackedDouble, HasAVX512, 0>,
2084                avx512_store_vl<0x11, "vmovupd", "store", "", "", "", "f", "64",
2085                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2086                              PD, VEX_W, EVEX_CD8<64, CD8VF>;
2087
2088 def: Pat<(v8f64 (int_x86_avx512_mask_loadu_pd_512 addr:$ptr,
2089                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
2090        (VMOVUPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2091
2092 def: Pat<(v16f32 (int_x86_avx512_mask_loadu_ps_512 addr:$ptr,
2093                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
2094        (VMOVUPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2095
2096 def: Pat<(int_x86_avx512_mask_storeu_ps_512 addr:$ptr, (v16f32 VR512:$src),
2097           GR16:$mask),
2098          (VMOVUPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2099             VR512:$src)>;
2100 def: Pat<(int_x86_avx512_mask_storeu_pd_512 addr:$ptr, (v8f64 VR512:$src),
2101           GR8:$mask),
2102          (VMOVUPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2103             VR512:$src)>;
2104
2105 defm VMOVDQA32 : avx512_load_vl<0x6F, "vmovdqa32", "alignedload", "i", "32",
2106                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2107                  avx512_store_vl<0x7F, "vmovdqa32", "alignedstore",
2108                                  "512", "256", "", "i", "32", "16", "8", "4",
2109                                  SSEPackedInt, HasAVX512>,
2110                                 PD, EVEX_CD8<32, CD8VF>;
2111
2112 defm VMOVDQA64 : avx512_load_vl<0x6F, "vmovdqa64", "alignedload", "i", "64",
2113                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2114                  avx512_store_vl<0x7F, "vmovdqa64", "alignedstore",
2115                                  "512", "256", "", "i", "64", "8", "4", "2",
2116                                  SSEPackedInt, HasAVX512>,
2117                                 PD, VEX_W, EVEX_CD8<64, CD8VF>;
2118
2119 defm VMOVDQU8 : avx512_load_vl<0x6F, "vmovdqu8", "load", "i", "8",
2120                                "64", "32", "16", SSEPackedInt, HasBWI>,
2121                  avx512_store_vl<0x7F, "vmovdqu8", "store", "", "", "",
2122                                  "i", "8", "64", "32", "16", SSEPackedInt,
2123                                  HasBWI>, XD, EVEX_CD8<8, CD8VF>;
2124
2125 defm VMOVDQU16 : avx512_load_vl<0x6F, "vmovdqu16", "load", "i", "16",
2126                                 "32", "16", "8", SSEPackedInt, HasBWI>,
2127                  avx512_store_vl<0x7F, "vmovdqu16", "store", "", "", "",
2128                                  "i", "16", "32", "16", "8", SSEPackedInt,
2129                                  HasBWI>, XD, VEX_W, EVEX_CD8<16, CD8VF>;
2130
2131 defm VMOVDQU32 : avx512_load_vl<0x6F, "vmovdqu32", "load", "i", "32",
2132                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2133                  avx512_store_vl<0x7F, "vmovdqu32", "store", "", "", "",
2134                                  "i", "32", "16", "8", "4", SSEPackedInt,
2135                                  HasAVX512>, XS, EVEX_CD8<32, CD8VF>;
2136
2137 defm VMOVDQU64 : avx512_load_vl<0x6F, "vmovdqu64", "load", "i", "64",
2138                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2139                  avx512_store_vl<0x7F, "vmovdqu64", "store", "", "", "",
2140                                  "i", "64", "8", "4", "2", SSEPackedInt,
2141                                  HasAVX512>, XS, VEX_W, EVEX_CD8<64, CD8VF>;
2142
2143 def: Pat<(v16i32 (int_x86_avx512_mask_loadu_d_512 addr:$ptr,
2144                  (v16i32 immAllZerosV), GR16:$mask)),
2145        (VMOVDQU32Zrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2146
2147 def: Pat<(v8i64 (int_x86_avx512_mask_loadu_q_512 addr:$ptr,
2148                 (bc_v8i64 (v16i32 immAllZerosV)), GR8:$mask)),
2149        (VMOVDQU64Zrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2150
2151 def: Pat<(int_x86_avx512_mask_storeu_d_512 addr:$ptr, (v16i32 VR512:$src),
2152             GR16:$mask),
2153          (VMOVDQU32Zmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2154             VR512:$src)>;
2155 def: Pat<(int_x86_avx512_mask_storeu_q_512 addr:$ptr, (v8i64 VR512:$src),
2156             GR8:$mask),
2157          (VMOVDQU64Zmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2158             VR512:$src)>;
2159
2160 let AddedComplexity = 20 in {
2161 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src),
2162                           (bc_v8i64 (v16i32 immAllZerosV)))),
2163                   (VMOVDQU64Zrrkz VK8WM:$mask, VR512:$src)>;
2164
2165 def : Pat<(v8i64 (vselect VK8WM:$mask, (bc_v8i64 (v16i32 immAllZerosV)),
2166                           (v8i64 VR512:$src))),
2167    (VMOVDQU64Zrrkz (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$mask, VK16)),
2168                                               VK8), VR512:$src)>;
2169
2170 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src),
2171                            (v16i32 immAllZerosV))),
2172                   (VMOVDQU32Zrrkz VK16WM:$mask, VR512:$src)>;
2173
2174 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 immAllZerosV),
2175                            (v16i32 VR512:$src))),
2176                   (VMOVDQU32Zrrkz (KNOTWrr VK16WM:$mask), VR512:$src)>;
2177 }
2178
2179 // Move Int Doubleword to Packed Double Int
2180 //
2181 def VMOVDI2PDIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
2182                       "vmovd\t{$src, $dst|$dst, $src}",
2183                       [(set VR128X:$dst,
2184                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
2185                         EVEX, VEX_LIG;
2186 def VMOVDI2PDIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
2187                       "vmovd\t{$src, $dst|$dst, $src}",
2188                       [(set VR128X:$dst,
2189                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
2190                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2191 def VMOV64toPQIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
2192                       "vmovq\t{$src, $dst|$dst, $src}",
2193                         [(set VR128X:$dst,
2194                           (v2i64 (scalar_to_vector GR64:$src)))],
2195                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
2196 let isCodeGenOnly = 1 in {
2197 def VMOV64toSDZrr : AVX512BI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
2198                        "vmovq\t{$src, $dst|$dst, $src}",
2199                        [(set FR64:$dst, (bitconvert GR64:$src))],
2200                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2201 def VMOVSDto64Zrr : AVX512BI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
2202                          "vmovq\t{$src, $dst|$dst, $src}",
2203                          [(set GR64:$dst, (bitconvert FR64:$src))],
2204                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2205 }
2206 def VMOVSDto64Zmr : AVX512BI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
2207                          "vmovq\t{$src, $dst|$dst, $src}",
2208                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
2209                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
2210                          EVEX_CD8<64, CD8VT1>;
2211
2212 // Move Int Doubleword to Single Scalar
2213 //
2214 let isCodeGenOnly = 1 in {
2215 def VMOVDI2SSZrr  : AVX512BI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
2216                       "vmovd\t{$src, $dst|$dst, $src}",
2217                       [(set FR32X:$dst, (bitconvert GR32:$src))],
2218                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
2219
2220 def VMOVDI2SSZrm  : AVX512BI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
2221                       "vmovd\t{$src, $dst|$dst, $src}",
2222                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
2223                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2224 }
2225
2226 // Move doubleword from xmm register to r/m32
2227 //
2228 def VMOVPDI2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
2229                        "vmovd\t{$src, $dst|$dst, $src}",
2230                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
2231                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
2232                        EVEX, VEX_LIG;
2233 def VMOVPDI2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2234                        (ins i32mem:$dst, VR128X:$src),
2235                        "vmovd\t{$src, $dst|$dst, $src}",
2236                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
2237                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
2238                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2239
2240 // Move quadword from xmm1 register to r/m64
2241 //
2242 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
2243                       "vmovq\t{$src, $dst|$dst, $src}",
2244                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
2245                                                    (iPTR 0)))],
2246                       IIC_SSE_MOVD_ToGP>, PD, EVEX, VEX_LIG, VEX_W,
2247                       Requires<[HasAVX512, In64BitMode]>;
2248
2249 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
2250                        (ins i64mem:$dst, VR128X:$src),
2251                        "vmovq\t{$src, $dst|$dst, $src}",
2252                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
2253                                addr:$dst)], IIC_SSE_MOVDQ>,
2254                        EVEX, PD, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>,
2255                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
2256
2257 // Move Scalar Single to Double Int
2258 //
2259 let isCodeGenOnly = 1 in {
2260 def VMOVSS2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst),
2261                       (ins FR32X:$src),
2262                       "vmovd\t{$src, $dst|$dst, $src}",
2263                       [(set GR32:$dst, (bitconvert FR32X:$src))],
2264                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
2265 def VMOVSS2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2266                       (ins i32mem:$dst, FR32X:$src),
2267                       "vmovd\t{$src, $dst|$dst, $src}",
2268                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
2269                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2270 }
2271
2272 // Move Quadword Int to Packed Quadword Int
2273 //
2274 def VMOVQI2PQIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst),
2275                       (ins i64mem:$src),
2276                       "vmovq\t{$src, $dst|$dst, $src}",
2277                       [(set VR128X:$dst,
2278                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
2279                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2280
2281 //===----------------------------------------------------------------------===//
2282 // AVX-512  MOVSS, MOVSD
2283 //===----------------------------------------------------------------------===//
2284
2285 multiclass avx512_move_scalar <string asm, RegisterClass RC,
2286                               SDNode OpNode, ValueType vt,
2287                               X86MemOperand x86memop, PatFrag mem_pat> {
2288   let hasSideEffects = 0 in {
2289   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2),
2290               !strconcat(asm, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2291               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
2292                                       (scalar_to_vector RC:$src2))))],
2293               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
2294   let Constraints = "$src1 = $dst" in
2295   def rrk : SI<0x10, MRMSrcReg, (outs VR128X:$dst),
2296               (ins VR128X:$src1, VK1WM:$mask, RC:$src2, RC:$src3),
2297               !strconcat(asm,
2298                 " \t{$src3, $src2, $dst {${mask}}|$dst {${mask}}, $src2, $src3}"),
2299               [], IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG, EVEX_K;
2300   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2301               !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
2302               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
2303               EVEX, VEX_LIG;
2304   let mayStore = 1 in {
2305   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
2306              !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
2307              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
2308              EVEX, VEX_LIG;
2309   def mrk: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, VK1WM:$mask, RC:$src),
2310              !strconcat(asm, " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
2311              [], IIC_SSE_MOV_S_MR>,
2312              EVEX, VEX_LIG, EVEX_K;
2313   } // mayStore
2314   } //hasSideEffects = 0
2315 }
2316
2317 let ExeDomain = SSEPackedSingle in
2318 defm VMOVSSZ : avx512_move_scalar<"movss", FR32X, X86Movss, v4f32, f32mem,
2319                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
2320
2321 let ExeDomain = SSEPackedDouble in
2322 defm VMOVSDZ : avx512_move_scalar<"movsd", FR64X, X86Movsd, v2f64, f64mem,
2323                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
2324
2325 def : Pat<(f32 (X86select VK1WM:$mask, (f32 FR32X:$src1), (f32 FR32X:$src2))),
2326           (COPY_TO_REGCLASS (VMOVSSZrrk (COPY_TO_REGCLASS FR32X:$src2, VR128X),
2327            VK1WM:$mask, (f32 (IMPLICIT_DEF)), FR32X:$src1), FR32X)>;
2328
2329 def : Pat<(f64 (X86select VK1WM:$mask, (f64 FR64X:$src1), (f64 FR64X:$src2))),
2330           (COPY_TO_REGCLASS (VMOVSDZrrk (COPY_TO_REGCLASS FR64X:$src2, VR128X),
2331            VK1WM:$mask, (f64 (IMPLICIT_DEF)), FR64X:$src1), FR64X)>;
2332
2333 def : Pat<(int_x86_avx512_mask_store_ss addr:$dst, VR128X:$src, GR8:$mask),
2334           (VMOVSSZmrk addr:$dst, (i1 (COPY_TO_REGCLASS GR8:$mask, VK1WM)),
2335            (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2336
2337 // For the disassembler
2338 let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
2339   def VMOVSSZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2340                         (ins VR128X:$src1, FR32X:$src2),
2341                         "movss\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2342                         IIC_SSE_MOV_S_RR>,
2343                         XS, EVEX_4V, VEX_LIG;
2344   def VMOVSDZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2345                         (ins VR128X:$src1, FR64X:$src2),
2346                         "movsd\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2347                         IIC_SSE_MOV_S_RR>,
2348                         XD, EVEX_4V, VEX_LIG, VEX_W;
2349 }
2350
2351 let Predicates = [HasAVX512] in {
2352   let AddedComplexity = 15 in {
2353   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
2354   // MOVS{S,D} to the lower bits.
2355   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
2356             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
2357   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
2358             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2359   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
2360             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2361   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
2362             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
2363
2364   // Move low f32 and clear high bits.
2365   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
2366             (SUBREG_TO_REG (i32 0),
2367              (VMOVSSZrr (v4f32 (V_SET0)),
2368               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
2369   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
2370             (SUBREG_TO_REG (i32 0),
2371              (VMOVSSZrr (v4i32 (V_SET0)),
2372                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
2373   }
2374
2375   let AddedComplexity = 20 in {
2376   // MOVSSrm zeros the high parts of the register; represent this
2377   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2378   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
2379             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2380   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
2381             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2382   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
2383             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2384
2385   // MOVSDrm zeros the high parts of the register; represent this
2386   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2387   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
2388             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2389   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
2390             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2391   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
2392             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2393   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
2394             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2395   def : Pat<(v2f64 (X86vzload addr:$src)),
2396             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2397
2398   // Represent the same patterns above but in the form they appear for
2399   // 256-bit types
2400   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2401                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
2402             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
2403   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2404                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
2405             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
2406   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2407                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
2408             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
2409   }
2410   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2411                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
2412             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
2413                                             FR32X:$src)), sub_xmm)>;
2414   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2415                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
2416             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
2417                                      FR64X:$src)), sub_xmm)>;
2418   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2419                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
2420             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
2421
2422   // Move low f64 and clear high bits.
2423   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
2424             (SUBREG_TO_REG (i32 0),
2425              (VMOVSDZrr (v2f64 (V_SET0)),
2426                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
2427
2428   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
2429             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
2430                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
2431
2432   // Extract and store.
2433   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
2434                    addr:$dst),
2435             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
2436   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
2437                    addr:$dst),
2438             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
2439
2440   // Shuffle with VMOVSS
2441   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
2442             (VMOVSSZrr (v4i32 VR128X:$src1),
2443                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
2444   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
2445             (VMOVSSZrr (v4f32 VR128X:$src1),
2446                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
2447
2448   // 256-bit variants
2449   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
2450             (SUBREG_TO_REG (i32 0),
2451               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
2452                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
2453               sub_xmm)>;
2454   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
2455             (SUBREG_TO_REG (i32 0),
2456               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
2457                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
2458               sub_xmm)>;
2459
2460   // Shuffle with VMOVSD
2461   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2462             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2463   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2464             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2465   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2466             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2467   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2468             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2469
2470   // 256-bit variants
2471   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2472             (SUBREG_TO_REG (i32 0),
2473               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
2474                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
2475               sub_xmm)>;
2476   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2477             (SUBREG_TO_REG (i32 0),
2478               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
2479                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
2480               sub_xmm)>;
2481
2482   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2483             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2484   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2485             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2486   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2487             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2488   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2489             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2490 }
2491
2492 let AddedComplexity = 15 in
2493 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
2494                                 (ins VR128X:$src),
2495                                 "vmovq\t{$src, $dst|$dst, $src}",
2496                                 [(set VR128X:$dst, (v2i64 (X86vzmovl
2497                                                    (v2i64 VR128X:$src))))],
2498                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
2499
2500 let AddedComplexity = 20 in
2501 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
2502                                  (ins i128mem:$src),
2503                                  "vmovq\t{$src, $dst|$dst, $src}",
2504                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
2505                                                      (loadv2i64 addr:$src))))],
2506                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
2507                                  EVEX_CD8<8, CD8VT8>;
2508
2509 let Predicates = [HasAVX512] in {
2510   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
2511   let AddedComplexity = 20 in {
2512     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
2513               (VMOVDI2PDIZrm addr:$src)>;
2514     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
2515               (VMOV64toPQIZrr GR64:$src)>;
2516     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
2517               (VMOVDI2PDIZrr GR32:$src)>;
2518
2519     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
2520               (VMOVDI2PDIZrm addr:$src)>;
2521     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
2522               (VMOVDI2PDIZrm addr:$src)>;
2523     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
2524             (VMOVZPQILo2PQIZrm addr:$src)>;
2525     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
2526             (VMOVZPQILo2PQIZrr VR128X:$src)>;
2527     def : Pat<(v2i64 (X86vzload addr:$src)),
2528             (VMOVZPQILo2PQIZrm addr:$src)>;
2529   }
2530
2531   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
2532   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2533                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
2534             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
2535   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2536                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
2537             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
2538 }
2539
2540 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
2541         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2542
2543 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
2544         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2545
2546 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
2547         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2548
2549 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
2550         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2551
2552 //===----------------------------------------------------------------------===//
2553 // AVX-512 - Non-temporals
2554 //===----------------------------------------------------------------------===//
2555 let SchedRW = [WriteLoad] in {
2556   def VMOVNTDQAZrm : AVX512PI<0x2A, MRMSrcMem, (outs VR512:$dst),
2557                         (ins i512mem:$src), "vmovntdqa\t{$src, $dst|$dst, $src}",
2558                         [(set VR512:$dst, (int_x86_avx512_movntdqa addr:$src))],
2559                         SSEPackedInt>, EVEX, T8PD, EVEX_V512,
2560                         EVEX_CD8<64, CD8VF>;
2561
2562   let Predicates = [HasAVX512, HasVLX] in {
2563     def VMOVNTDQAZ256rm : AVX512PI<0x2A, MRMSrcMem, (outs VR256X:$dst),
2564                              (ins i256mem:$src),
2565                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2566                              SSEPackedInt>, EVEX, T8PD, EVEX_V256,
2567                              EVEX_CD8<64, CD8VF>;
2568
2569     def VMOVNTDQAZ128rm : AVX512PI<0x2A, MRMSrcMem, (outs VR128X:$dst),
2570                              (ins i128mem:$src),
2571                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2572                              SSEPackedInt>, EVEX, T8PD, EVEX_V128,
2573                              EVEX_CD8<64, CD8VF>;
2574   }
2575 }
2576
2577 multiclass avx512_movnt<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2578                         ValueType OpVT, RegisterClass RC, X86MemOperand memop,
2579                         Domain d, InstrItinClass itin = IIC_SSE_MOVNT> {
2580   let SchedRW = [WriteStore], mayStore = 1,
2581       AddedComplexity = 400 in
2582   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2583                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2584                     [(st_frag (OpVT RC:$src), addr:$dst)], d, itin>, EVEX;
2585 }
2586
2587 multiclass avx512_movnt_vl<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2588                            string elty, string elsz, string vsz512,
2589                            string vsz256, string vsz128, Domain d,
2590                            Predicate prd, InstrItinClass itin = IIC_SSE_MOVNT> {
2591   let Predicates = [prd] in
2592   defm Z : avx512_movnt<opc, OpcodeStr, st_frag,
2593                         !cast<ValueType>("v"##vsz512##elty##elsz), VR512,
2594                         !cast<X86MemOperand>(elty##"512mem"), d, itin>,
2595                         EVEX_V512;
2596
2597   let Predicates = [prd, HasVLX] in {
2598     defm Z256 : avx512_movnt<opc, OpcodeStr, st_frag,
2599                              !cast<ValueType>("v"##vsz256##elty##elsz), VR256X,
2600                              !cast<X86MemOperand>(elty##"256mem"), d, itin>,
2601                              EVEX_V256;
2602
2603     defm Z128 : avx512_movnt<opc, OpcodeStr, st_frag,
2604                              !cast<ValueType>("v"##vsz128##elty##elsz), VR128X,
2605                              !cast<X86MemOperand>(elty##"128mem"), d, itin>,
2606                              EVEX_V128;
2607   }
2608 }
2609
2610 defm VMOVNTDQ : avx512_movnt_vl<0xE7, "vmovntdq", alignednontemporalstore,
2611                                 "i", "64", "8", "4", "2", SSEPackedInt,
2612                                 HasAVX512>, PD, EVEX_CD8<64, CD8VF>;
2613
2614 defm VMOVNTPD : avx512_movnt_vl<0x2B, "vmovntpd", alignednontemporalstore,
2615                                 "f", "64", "8", "4", "2", SSEPackedDouble,
2616                                 HasAVX512>, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2617
2618 defm VMOVNTPS : avx512_movnt_vl<0x2B, "vmovntps", alignednontemporalstore,
2619                                 "f", "32", "16", "8", "4", SSEPackedSingle,
2620                                 HasAVX512>, PS, EVEX_CD8<32, CD8VF>;
2621
2622 //===----------------------------------------------------------------------===//
2623 // AVX-512 - Integer arithmetic
2624 //
2625 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2626                            X86VectorVTInfo _, OpndItins itins,
2627                            bit IsCommutable = 0> {
2628   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
2629                     (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
2630                     "$src2, $src1", "$src1, $src2",
2631                     (_.VT (OpNode _.RC:$src1, _.RC:$src2)),
2632                     "", itins.rr, IsCommutable>,
2633             AVX512BIBase, EVEX_4V;
2634
2635   let mayLoad = 1 in
2636     defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2637                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
2638                     "$src2, $src1", "$src1, $src2",
2639                     (_.VT (OpNode _.RC:$src1,
2640                                   (bitconvert (_.LdFrag addr:$src2)))),
2641                     "", itins.rm>,
2642               AVX512BIBase, EVEX_4V;
2643 }
2644
2645 multiclass avx512_binop_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
2646                             X86VectorVTInfo _, OpndItins itins,
2647                             bit IsCommutable = 0> :
2648            avx512_binop_rm<opc, OpcodeStr, OpNode, _, itins, IsCommutable> {
2649   let mayLoad = 1 in
2650     defm rmb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2651                     (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
2652                     "${src2}"##_.BroadcastStr##", $src1",
2653                     "$src1, ${src2}"##_.BroadcastStr,
2654                     (_.VT (OpNode _.RC:$src1,
2655                                   (X86VBroadcast
2656                                       (_.ScalarLdFrag addr:$src2)))),
2657                     "", itins.rm>,
2658                AVX512BIBase, EVEX_4V, EVEX_B;
2659 }
2660
2661 multiclass avx512_binop_rm_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2662                               AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2663                               Predicate prd, bit IsCommutable = 0> {
2664   let Predicates = [prd] in
2665     defm Z : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2666                              IsCommutable>, EVEX_V512;
2667
2668   let Predicates = [prd, HasVLX] in {
2669     defm Z256 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2670                              IsCommutable>, EVEX_V256;
2671     defm Z128 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2672                              IsCommutable>, EVEX_V128;
2673   }
2674 }
2675
2676 multiclass avx512_binop_rmb_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2677                                AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2678                                Predicate prd, bit IsCommutable = 0> {
2679   let Predicates = [prd] in
2680     defm Z : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2681                              IsCommutable>, EVEX_V512;
2682
2683   let Predicates = [prd, HasVLX] in {
2684     defm Z256 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2685                              IsCommutable>, EVEX_V256;
2686     defm Z128 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2687                              IsCommutable>, EVEX_V128;
2688   }
2689 }
2690
2691 multiclass avx512_binop_rm_vl_q<bits<8> opc, string OpcodeStr, SDNode OpNode,
2692                                 OpndItins itins, Predicate prd,
2693                                 bit IsCommutable = 0> {
2694   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i64_info,
2695                                itins, prd, IsCommutable>,
2696                                VEX_W, EVEX_CD8<64, CD8VF>;
2697 }
2698
2699 multiclass avx512_binop_rm_vl_d<bits<8> opc, string OpcodeStr, SDNode OpNode,
2700                                 OpndItins itins, Predicate prd,
2701                                 bit IsCommutable = 0> {
2702   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i32_info,
2703                                itins, prd, IsCommutable>, EVEX_CD8<32, CD8VF>;
2704 }
2705
2706 multiclass avx512_binop_rm_vl_w<bits<8> opc, string OpcodeStr, SDNode OpNode,
2707                                 OpndItins itins, Predicate prd,
2708                                 bit IsCommutable = 0> {
2709   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i16_info,
2710                               itins, prd, IsCommutable>, EVEX_CD8<16, CD8VF>;
2711 }
2712
2713 multiclass avx512_binop_rm_vl_b<bits<8> opc, string OpcodeStr, SDNode OpNode,
2714                                 OpndItins itins, Predicate prd,
2715                                 bit IsCommutable = 0> {
2716   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i8_info,
2717                               itins, prd, IsCommutable>, EVEX_CD8<8, CD8VF>;
2718 }
2719
2720 multiclass avx512_binop_rm_vl_dq<bits<8> opc_d, bits<8> opc_q, string OpcodeStr,
2721                                  SDNode OpNode, OpndItins itins, Predicate prd,
2722                                  bit IsCommutable = 0> {
2723   defm Q : avx512_binop_rm_vl_q<opc_q, OpcodeStr, OpNode, itins, prd,
2724                                    IsCommutable>;
2725
2726   defm D : avx512_binop_rm_vl_d<opc_d, OpcodeStr, OpNode, itins, prd,
2727                                    IsCommutable>;
2728 }
2729
2730 multiclass avx512_binop_rm_vl_bw<bits<8> opc_b, bits<8> opc_w, string OpcodeStr,
2731                                  SDNode OpNode, OpndItins itins, Predicate prd,
2732                                  bit IsCommutable = 0> {
2733   defm W : avx512_binop_rm_vl_w<opc_w, OpcodeStr, OpNode, itins, prd,
2734                                    IsCommutable>;
2735
2736   defm B : avx512_binop_rm_vl_b<opc_b, OpcodeStr, OpNode, itins, prd,
2737                                    IsCommutable>;
2738 }
2739
2740 multiclass avx512_binop_rm_vl_all<bits<8> opc_b, bits<8> opc_w,
2741                                   bits<8> opc_d, bits<8> opc_q,
2742                                   string OpcodeStr, SDNode OpNode,
2743                                   OpndItins itins, bit IsCommutable = 0> {
2744   defm NAME : avx512_binop_rm_vl_dq<opc_d, opc_q, OpcodeStr, OpNode,
2745                                     itins, HasAVX512, IsCommutable>,
2746               avx512_binop_rm_vl_bw<opc_b, opc_w, OpcodeStr, OpNode,
2747                                     itins, HasBWI, IsCommutable>;
2748 }
2749
2750 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr, ValueType DstVT,
2751                             ValueType SrcVT, RegisterClass KRC, RegisterClass RC,
2752                             PatFrag memop_frag, X86MemOperand x86memop,
2753                             PatFrag scalar_mfrag, X86MemOperand x86scalar_mop,
2754                             string BrdcstStr, OpndItins itins, bit IsCommutable = 0> {
2755   let isCommutable = IsCommutable in
2756   {
2757     def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2758        (ins RC:$src1, RC:$src2),
2759        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2760        []>, EVEX_4V;
2761     def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2762                (ins KRC:$mask, RC:$src1, RC:$src2),
2763                !strconcat(OpcodeStr,
2764                   " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2765                [], itins.rr>, EVEX_4V, EVEX_K;
2766     def rrkz : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2767                 (ins KRC:$mask, RC:$src1, RC:$src2),
2768                 !strconcat(OpcodeStr, " \t{$src2, $src1, $dst {${mask}} {z}" ,
2769                     "|$dst {${mask}} {z}, $src1, $src2}"),
2770                 [], itins.rr>, EVEX_4V, EVEX_KZ;
2771   }
2772   let mayLoad = 1 in {
2773     def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2774               (ins RC:$src1, x86memop:$src2),
2775               !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2776               []>, EVEX_4V;
2777     def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2778                (ins KRC:$mask, RC:$src1, x86memop:$src2),
2779                !strconcat(OpcodeStr,
2780                    " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2781                [], itins.rm>, EVEX_4V, EVEX_K;
2782     def rmkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2783                 (ins KRC:$mask, RC:$src1, x86memop:$src2),
2784                 !strconcat(OpcodeStr,
2785                     " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2786                 [], itins.rm>, EVEX_4V, EVEX_KZ;
2787     def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2788                (ins RC:$src1, x86scalar_mop:$src2),
2789                !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2790                           ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2791                [], itins.rm>, EVEX_4V, EVEX_B;
2792     def rmbk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2793                 (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2794                 !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2795                            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}",
2796                            BrdcstStr, "}"),
2797                 [], itins.rm>, EVEX_4V, EVEX_B, EVEX_K;
2798     def rmbkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2799                  (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2800                  !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2801                             ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
2802                             BrdcstStr, "}"),
2803                  [], itins.rm>, EVEX_4V, EVEX_B, EVEX_KZ;
2804   }
2805 }
2806
2807 defm VPADD : avx512_binop_rm_vl_all<0xFC, 0xFD, 0xFE, 0xD4, "vpadd", add,
2808                                     SSE_INTALU_ITINS_P, 1>;
2809 defm VPSUB : avx512_binop_rm_vl_all<0xF8, 0xF9, 0xFA, 0xFB, "vpsub", sub,
2810                                     SSE_INTALU_ITINS_P, 0>;
2811 defm VPMULLD : avx512_binop_rm_vl_d<0x40, "vpmull", mul,
2812                                    SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2813 defm VPMULLW : avx512_binop_rm_vl_w<0xD5, "vpmull", mul,
2814                                    SSE_INTALU_ITINS_P, HasBWI, 1>;
2815 defm VPMULLQ : avx512_binop_rm_vl_q<0x40, "vpmull", mul,
2816                                    SSE_INTALU_ITINS_P, HasDQI, 1>, T8PD;
2817
2818 defm VPMULDQZ : avx512_binop_rm2<0x28, "vpmuldq", v8i64, v16i32, VK8WM, VR512,
2819                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2820                    SSE_INTALU_ITINS_P, 1>, T8PD, EVEX_V512,
2821                    EVEX_CD8<64, CD8VF>, VEX_W;
2822
2823 defm VPMULUDQZ : avx512_binop_rm2<0xF4, "vpmuludq", v8i64, v16i32, VK8WM, VR512,
2824                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2825                    SSE_INTMUL_ITINS_P, 1>, EVEX_V512, EVEX_CD8<64, CD8VF>, VEX_W;
2826
2827 def : Pat<(v8i64 (X86pmuludq (v16i32 VR512:$src1), (v16i32 VR512:$src2))),
2828           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2829
2830 def : Pat<(v8i64 (int_x86_avx512_mask_pmulu_dq_512 (v16i32 VR512:$src1),
2831            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2832           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2833 def : Pat<(v8i64 (int_x86_avx512_mask_pmul_dq_512 (v16i32 VR512:$src1),
2834            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2835           (VPMULDQZrr VR512:$src1, VR512:$src2)>;
2836
2837 defm VPMAXSB : avx512_binop_rm_vl_b<0x3C, "vpmaxs", X86smax,
2838                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2839 defm VPMAXSW : avx512_binop_rm_vl_w<0xEE, "vpmaxs", X86smax,
2840                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2841 defm VPMAXS : avx512_binop_rm_vl_dq<0x3D, 0x3D, "vpmaxs", X86smax,
2842                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2843
2844 defm VPMAXUB : avx512_binop_rm_vl_b<0xDE, "vpmaxu", X86umax,
2845                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2846 defm VPMAXUW : avx512_binop_rm_vl_w<0x3E, "vpmaxu", X86umax,
2847                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2848 defm VPMAXU : avx512_binop_rm_vl_dq<0x3F, 0x3F, "vpmaxu", X86umax,
2849                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2850
2851 defm VPMINSB : avx512_binop_rm_vl_b<0x38, "vpmins", X86smin,
2852                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2853 defm VPMINSW : avx512_binop_rm_vl_w<0xEA, "vpmins", X86smin,
2854                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2855 defm VPMINS : avx512_binop_rm_vl_dq<0x39, 0x39, "vpmins", X86smin,
2856                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2857
2858 defm VPMINUB : avx512_binop_rm_vl_b<0xDA, "vpminu", X86umin,
2859                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2860 defm VPMINUW : avx512_binop_rm_vl_w<0x3A, "vpminu", X86umin,
2861                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2862 defm VPMINU : avx512_binop_rm_vl_dq<0x3B, 0x3B, "vpminu", X86umin,
2863                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2864
2865 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxs_d_512 (v16i32 VR512:$src1),
2866                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2867            (VPMAXSDZrr VR512:$src1, VR512:$src2)>;
2868 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxu_d_512 (v16i32 VR512:$src1),
2869                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2870            (VPMAXUDZrr VR512:$src1, VR512:$src2)>;
2871 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxs_q_512 (v8i64 VR512:$src1),
2872                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2873            (VPMAXSQZrr VR512:$src1, VR512:$src2)>;
2874 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxu_q_512 (v8i64 VR512:$src1),
2875                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2876            (VPMAXUQZrr VR512:$src1, VR512:$src2)>;
2877 def : Pat <(v16i32 (int_x86_avx512_mask_pmins_d_512 (v16i32 VR512:$src1),
2878                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2879            (VPMINSDZrr VR512:$src1, VR512:$src2)>;
2880 def : Pat <(v16i32 (int_x86_avx512_mask_pminu_d_512 (v16i32 VR512:$src1),
2881                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2882            (VPMINUDZrr VR512:$src1, VR512:$src2)>;
2883 def : Pat <(v8i64 (int_x86_avx512_mask_pmins_q_512 (v8i64 VR512:$src1),
2884                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2885            (VPMINSQZrr VR512:$src1, VR512:$src2)>;
2886 def : Pat <(v8i64 (int_x86_avx512_mask_pminu_q_512 (v8i64 VR512:$src1),
2887                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2888            (VPMINUQZrr VR512:$src1, VR512:$src2)>;
2889 //===----------------------------------------------------------------------===//
2890 // AVX-512 - Unpack Instructions
2891 //===----------------------------------------------------------------------===//
2892
2893 multiclass avx512_unpack_fp<bits<8> opc, SDNode OpNode, ValueType vt,
2894                                    PatFrag mem_frag, RegisterClass RC,
2895                                    X86MemOperand x86memop, string asm,
2896                                    Domain d> {
2897     def rr : AVX512PI<opc, MRMSrcReg,
2898                 (outs RC:$dst), (ins RC:$src1, RC:$src2),
2899                 asm, [(set RC:$dst,
2900                            (vt (OpNode RC:$src1, RC:$src2)))],
2901                            d>, EVEX_4V;
2902     def rm : AVX512PI<opc, MRMSrcMem,
2903                 (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2904                 asm, [(set RC:$dst,
2905                        (vt (OpNode RC:$src1,
2906                             (bitconvert (mem_frag addr:$src2)))))],
2907                         d>, EVEX_4V;
2908 }
2909
2910 defm VUNPCKHPSZ: avx512_unpack_fp<0x15, X86Unpckh, v16f32, memopv8f64,
2911       VR512, f512mem, "vunpckhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2912       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2913 defm VUNPCKHPDZ: avx512_unpack_fp<0x15, X86Unpckh, v8f64, memopv8f64,
2914       VR512, f512mem, "vunpckhpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2915       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2916 defm VUNPCKLPSZ: avx512_unpack_fp<0x14, X86Unpckl, v16f32, memopv8f64,
2917       VR512, f512mem, "vunpcklps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2918       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2919 defm VUNPCKLPDZ: avx512_unpack_fp<0x14, X86Unpckl, v8f64, memopv8f64,
2920       VR512, f512mem, "vunpcklpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2921       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2922
2923 multiclass avx512_unpack_int<bits<8> opc, string OpcodeStr, SDNode OpNode,
2924                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
2925                         X86MemOperand x86memop> {
2926   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2927        (ins RC:$src1, RC:$src2),
2928        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2929        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
2930        IIC_SSE_UNPCK>, EVEX_4V;
2931   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2932        (ins RC:$src1, x86memop:$src2),
2933        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2934        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1),
2935                                      (bitconvert (memop_frag addr:$src2)))))],
2936                                      IIC_SSE_UNPCK>, EVEX_4V;
2937 }
2938 defm VPUNPCKLDQZ  : avx512_unpack_int<0x62, "vpunpckldq", X86Unpckl, v16i32,
2939                                 VR512, memopv16i32, i512mem>, EVEX_V512,
2940                                 EVEX_CD8<32, CD8VF>;
2941 defm VPUNPCKLQDQZ : avx512_unpack_int<0x6C, "vpunpcklqdq", X86Unpckl, v8i64,
2942                                 VR512, memopv8i64, i512mem>, EVEX_V512,
2943                                 VEX_W, EVEX_CD8<64, CD8VF>;
2944 defm VPUNPCKHDQZ  : avx512_unpack_int<0x6A, "vpunpckhdq", X86Unpckh, v16i32,
2945                                 VR512, memopv16i32, i512mem>, EVEX_V512,
2946                                 EVEX_CD8<32, CD8VF>;
2947 defm VPUNPCKHQDQZ : avx512_unpack_int<0x6D, "vpunpckhqdq", X86Unpckh, v8i64,
2948                                 VR512, memopv8i64, i512mem>, EVEX_V512,
2949                                 VEX_W, EVEX_CD8<64, CD8VF>;
2950 //===----------------------------------------------------------------------===//
2951 // AVX-512 - PSHUFD
2952 //
2953
2954 multiclass avx512_pshuf_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
2955                          SDNode OpNode, PatFrag mem_frag,
2956                          X86MemOperand x86memop, ValueType OpVT> {
2957   def ri : AVX512Ii8<opc, MRMSrcReg, (outs RC:$dst),
2958                      (ins RC:$src1, i8imm:$src2),
2959                      !strconcat(OpcodeStr,
2960                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2961                      [(set RC:$dst,
2962                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
2963                      EVEX;
2964   def mi : AVX512Ii8<opc, MRMSrcMem, (outs RC:$dst),
2965                      (ins x86memop:$src1, i8imm:$src2),
2966                      !strconcat(OpcodeStr,
2967                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2968                      [(set RC:$dst,
2969                        (OpVT (OpNode (mem_frag addr:$src1),
2970                               (i8 imm:$src2))))]>, EVEX;
2971 }
2972
2973 defm VPSHUFDZ : avx512_pshuf_imm<0x70, "vpshufd", VR512, X86PShufd, memopv16i32,
2974                       i512mem, v16i32>, PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2975
2976 //===----------------------------------------------------------------------===//
2977 // AVX-512  Logical Instructions
2978 //===----------------------------------------------------------------------===//
2979
2980 defm VPAND : avx512_binop_rm_vl_dq<0xDB, 0xDB, "vpand", and,
2981                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2982 defm VPOR : avx512_binop_rm_vl_dq<0xEB, 0xEB, "vpor", or,
2983                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2984 defm VPXOR : avx512_binop_rm_vl_dq<0xEF, 0xEF, "vpxor", xor,
2985                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2986 defm VPANDN : avx512_binop_rm_vl_dq<0xDF, 0xDF, "vpandn", X86andnp,
2987                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2988
2989 //===----------------------------------------------------------------------===//
2990 // AVX-512  FP arithmetic
2991 //===----------------------------------------------------------------------===//
2992
2993 multiclass avx512_binop_s<bits<8> opc, string OpcodeStr, SDNode OpNode,
2994                                   SizeItins itins> {
2995   defm SSZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "ss"), OpNode, FR32X,
2996                              f32mem, itins.s, 0>, XS, EVEX_4V, VEX_LIG,
2997                              EVEX_CD8<32, CD8VT1>;
2998   defm SDZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "sd"), OpNode, FR64X,
2999                              f64mem, itins.d, 0>, XD, VEX_W, EVEX_4V, VEX_LIG,
3000                              EVEX_CD8<64, CD8VT1>;
3001 }
3002
3003 let isCommutable = 1 in {
3004 defm VADD : avx512_binop_s<0x58, "add", fadd, SSE_ALU_ITINS_S>;
3005 defm VMUL : avx512_binop_s<0x59, "mul", fmul, SSE_ALU_ITINS_S>;
3006 defm VMIN : avx512_binop_s<0x5D, "min", X86fmin, SSE_ALU_ITINS_S>;
3007 defm VMAX : avx512_binop_s<0x5F, "max", X86fmax, SSE_ALU_ITINS_S>;
3008 }
3009 let isCommutable = 0 in {
3010 defm VSUB : avx512_binop_s<0x5C, "sub", fsub, SSE_ALU_ITINS_S>;
3011 defm VDIV : avx512_binop_s<0x5E, "div", fdiv, SSE_ALU_ITINS_S>;
3012 }
3013
3014 multiclass avx512_fp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
3015                             X86VectorVTInfo _, bit IsCommutable> {
3016   defm rr: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3017                   (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
3018                   "$src2, $src1", "$src1, $src2",
3019                   (_.VT (OpNode _.RC:$src1, _.RC:$src2))>, EVEX_4V;
3020   let mayLoad = 1 in {
3021     defm rm: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3022                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
3023                     "$src2, $src1", "$src1, $src2",
3024                     (OpNode _.RC:$src1, (_.LdFrag addr:$src2))>, EVEX_4V;
3025     defm rmb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3026                      (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
3027                      "${src2}"##_.BroadcastStr##", $src1",
3028                      "$src1, ${src2}"##_.BroadcastStr,
3029                      (OpNode  _.RC:$src1, (_.VT (X86VBroadcast
3030                                                 (_.ScalarLdFrag addr:$src2))))>,
3031                      EVEX_4V, EVEX_B;
3032   }//let mayLoad = 1
3033 }
3034
3035 multiclass avx512_fp_binop_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
3036                              bit IsCommutable = 0> {
3037   defm PSZ : avx512_fp_packed<opc, OpcodeStr, OpNode, v16f32_info,
3038                               IsCommutable>, EVEX_V512, PS,
3039                               EVEX_CD8<32, CD8VF>;
3040   defm PDZ : avx512_fp_packed<opc, OpcodeStr, OpNode, v8f64_info,
3041                               IsCommutable>, EVEX_V512, PD, VEX_W,
3042                               EVEX_CD8<64, CD8VF>;
3043
3044     // Define only if AVX512VL feature is present.
3045   let Predicates = [HasVLX] in {
3046     defm PSZ128 : avx512_fp_packed<opc, OpcodeStr, OpNode, v4f32x_info,
3047                                    IsCommutable>, EVEX_V128, PS,
3048                                    EVEX_CD8<32, CD8VF>;
3049     defm PSZ256 : avx512_fp_packed<opc, OpcodeStr, OpNode, v8f32x_info,
3050                                    IsCommutable>, EVEX_V256, PS,
3051                                    EVEX_CD8<32, CD8VF>;
3052     defm PDZ128 : avx512_fp_packed<opc, OpcodeStr, OpNode, v2f64x_info,
3053                                    IsCommutable>, EVEX_V128, PD, VEX_W,
3054                                    EVEX_CD8<64, CD8VF>;
3055     defm PDZ256 : avx512_fp_packed<opc, OpcodeStr, OpNode, v4f64x_info,
3056                                    IsCommutable>, EVEX_V256, PD, VEX_W,
3057                                    EVEX_CD8<64, CD8VF>;
3058   }
3059 }
3060
3061 defm VADD : avx512_fp_binop_p<0x58, "vadd", fadd, 1>;
3062 defm VMUL : avx512_fp_binop_p<0x59, "vmul", fmul, 1>;
3063 defm VMIN : avx512_fp_binop_p<0x5D, "vmin", X86fmin, 1>;
3064 defm VMAX : avx512_fp_binop_p<0x5F, "vmax", X86fmax, 1>;
3065 defm VSUB : avx512_fp_binop_p<0x5C, "vsub", fsub>;
3066 defm VDIV : avx512_fp_binop_p<0x5E, "vdiv", fdiv>;
3067
3068 def : Pat<(v16f32 (int_x86_avx512_mask_max_ps_512 (v16f32 VR512:$src1),
3069                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3070                    (i16 -1), FROUND_CURRENT)),
3071           (VMAXPSZrr VR512:$src1, VR512:$src2)>;
3072
3073 def : Pat<(v8f64 (int_x86_avx512_mask_max_pd_512 (v8f64 VR512:$src1),
3074                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3075                    (i8 -1), FROUND_CURRENT)),
3076           (VMAXPDZrr VR512:$src1, VR512:$src2)>;
3077
3078 def : Pat<(v16f32 (int_x86_avx512_mask_min_ps_512 (v16f32 VR512:$src1),
3079                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3080                    (i16 -1), FROUND_CURRENT)),
3081           (VMINPSZrr VR512:$src1, VR512:$src2)>;
3082
3083 def : Pat<(v8f64 (int_x86_avx512_mask_min_pd_512 (v8f64 VR512:$src1),
3084                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3085                    (i8 -1), FROUND_CURRENT)),
3086           (VMINPDZrr VR512:$src1, VR512:$src2)>;
3087 //===----------------------------------------------------------------------===//
3088 // AVX-512  VPTESTM instructions
3089 //===----------------------------------------------------------------------===//
3090
3091 multiclass avx512_vptest<bits<8> opc, string OpcodeStr, RegisterClass KRC,
3092               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
3093               SDNode OpNode, ValueType vt> {
3094   def rr : AVX512PI<opc, MRMSrcReg,
3095              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
3096              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3097              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
3098              SSEPackedInt>, EVEX_4V;
3099   def rm : AVX512PI<opc, MRMSrcMem,
3100              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
3101              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3102              [(set KRC:$dst, (OpNode (vt RC:$src1),
3103               (bitconvert (memop_frag addr:$src2))))], SSEPackedInt>, EVEX_4V;
3104 }
3105
3106 defm VPTESTMDZ  : avx512_vptest<0x27, "vptestmd", VK16, VR512,  f512mem,
3107                               memopv16i32, X86testm, v16i32>, T8PD, EVEX_V512,
3108                               EVEX_CD8<32, CD8VF>;
3109 defm VPTESTMQZ  : avx512_vptest<0x27, "vptestmq", VK8, VR512,  f512mem,
3110                               memopv8i64, X86testm, v8i64>, T8PD, EVEX_V512, VEX_W,
3111                               EVEX_CD8<64, CD8VF>;
3112
3113 let Predicates = [HasCDI] in {
3114 defm VPTESTNMDZ  : avx512_vptest<0x27, "vptestnmd", VK16, VR512,  f512mem,
3115                               memopv16i32, X86testnm, v16i32>, T8XS, EVEX_V512,
3116                               EVEX_CD8<32, CD8VF>;
3117 defm VPTESTNMQZ  : avx512_vptest<0x27, "vptestnmq", VK8, VR512,  f512mem,
3118                               memopv8i64, X86testnm, v8i64>, T8XS, EVEX_V512, VEX_W,
3119                               EVEX_CD8<64, CD8VF>;
3120 }
3121
3122 def : Pat <(i16 (int_x86_avx512_mask_ptestm_d_512 (v16i32 VR512:$src1),
3123                  (v16i32 VR512:$src2), (i16 -1))),
3124                  (COPY_TO_REGCLASS (VPTESTMDZrr VR512:$src1, VR512:$src2), GR16)>;
3125
3126 def : Pat <(i8 (int_x86_avx512_mask_ptestm_q_512 (v8i64 VR512:$src1),
3127                  (v8i64 VR512:$src2), (i8 -1))),
3128                  (COPY_TO_REGCLASS (VPTESTMQZrr VR512:$src1, VR512:$src2), GR8)>;
3129 //===----------------------------------------------------------------------===//
3130 // AVX-512  Shift instructions
3131 //===----------------------------------------------------------------------===//
3132 multiclass avx512_shift_rmi<bits<8> opc, Format ImmFormR, Format ImmFormM,
3133                          string OpcodeStr, SDNode OpNode, RegisterClass RC,
3134                          ValueType vt, X86MemOperand x86memop, PatFrag mem_frag,
3135                          RegisterClass KRC> {
3136   def ri : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
3137        (ins RC:$src1, i8imm:$src2),
3138            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3139        [(set RC:$dst, (vt (OpNode RC:$src1, (i8 imm:$src2))))],
3140         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
3141   def rik : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
3142        (ins KRC:$mask, RC:$src1, i8imm:$src2),
3143            !strconcat(OpcodeStr,
3144                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3145        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
3146   def mi: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
3147        (ins x86memop:$src1, i8imm:$src2),
3148            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3149        [(set RC:$dst, (OpNode (mem_frag addr:$src1),
3150                      (i8 imm:$src2)))], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
3151   def mik: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
3152        (ins KRC:$mask, x86memop:$src1, i8imm:$src2),
3153            !strconcat(OpcodeStr,
3154                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3155        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
3156 }
3157
3158 multiclass avx512_shift_rrm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3159                           RegisterClass RC, ValueType vt, ValueType SrcVT,
3160                           PatFrag bc_frag, RegisterClass KRC> {
3161   // src2 is always 128-bit
3162   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3163        (ins RC:$src1, VR128X:$src2),
3164            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3165        [(set RC:$dst, (vt (OpNode RC:$src1, (SrcVT VR128X:$src2))))],
3166         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
3167   def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3168        (ins KRC:$mask, RC:$src1, VR128X:$src2),
3169            !strconcat(OpcodeStr,
3170                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3171        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
3172   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3173        (ins RC:$src1, i128mem:$src2),
3174            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3175        [(set RC:$dst, (vt (OpNode RC:$src1,
3176                        (bc_frag (memopv2i64 addr:$src2)))))],
3177                         SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
3178   def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3179        (ins KRC:$mask, RC:$src1, i128mem:$src2),
3180            !strconcat(OpcodeStr,
3181                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3182        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
3183 }
3184
3185 defm VPSRLDZ : avx512_shift_rmi<0x72, MRM2r, MRM2m, "vpsrld", X86vsrli,
3186                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
3187                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3188 defm VPSRLDZ : avx512_shift_rrm<0xD2, "vpsrld", X86vsrl,
3189                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3190                            EVEX_CD8<32, CD8VQ>;
3191
3192 defm VPSRLQZ : avx512_shift_rmi<0x73, MRM2r, MRM2m, "vpsrlq", X86vsrli,
3193                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3194                            EVEX_CD8<64, CD8VF>, VEX_W;
3195 defm VPSRLQZ : avx512_shift_rrm<0xD3, "vpsrlq", X86vsrl,
3196                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3197                            EVEX_CD8<64, CD8VQ>, VEX_W;
3198
3199 defm VPSLLDZ : avx512_shift_rmi<0x72, MRM6r, MRM6m, "vpslld", X86vshli,
3200                            VR512, v16i32, i512mem, memopv16i32, VK16WM>, EVEX_V512,
3201                            EVEX_CD8<32, CD8VF>;
3202 defm VPSLLDZ : avx512_shift_rrm<0xF2, "vpslld", X86vshl,
3203                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3204                            EVEX_CD8<32, CD8VQ>;
3205
3206 defm VPSLLQZ : avx512_shift_rmi<0x73, MRM6r, MRM6m, "vpsllq", X86vshli,
3207                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3208                            EVEX_CD8<64, CD8VF>, VEX_W;
3209 defm VPSLLQZ : avx512_shift_rrm<0xF3, "vpsllq", X86vshl,
3210                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3211                            EVEX_CD8<64, CD8VQ>, VEX_W;
3212
3213 defm VPSRADZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsrad", X86vsrai,
3214                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
3215                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3216 defm VPSRADZ : avx512_shift_rrm<0xE2, "vpsrad", X86vsra,
3217                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3218                            EVEX_CD8<32, CD8VQ>;
3219
3220 defm VPSRAQZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsraq", X86vsrai,
3221                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3222                            EVEX_CD8<64, CD8VF>, VEX_W;
3223 defm VPSRAQZ : avx512_shift_rrm<0xE2, "vpsraq", X86vsra,
3224                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3225                            EVEX_CD8<64, CD8VQ>, VEX_W;
3226
3227 //===-------------------------------------------------------------------===//
3228 // Variable Bit Shifts
3229 //===-------------------------------------------------------------------===//
3230 multiclass avx512_var_shift<bits<8> opc, string OpcodeStr, SDNode OpNode,
3231                            RegisterClass RC, ValueType vt,
3232                            X86MemOperand x86memop, PatFrag mem_frag> {
3233   def rr  : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3234              (ins RC:$src1, RC:$src2),
3235              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3236              [(set RC:$dst,
3237                (vt (OpNode RC:$src1, (vt RC:$src2))))]>,
3238              EVEX_4V;
3239   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3240              (ins RC:$src1, x86memop:$src2),
3241              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3242              [(set RC:$dst,
3243                (vt (OpNode RC:$src1, (mem_frag addr:$src2))))]>,
3244              EVEX_4V;
3245 }
3246
3247 defm VPSLLVDZ : avx512_var_shift<0x47, "vpsllvd", shl, VR512, v16i32,
3248                                i512mem, memopv16i32>, EVEX_V512,
3249                                EVEX_CD8<32, CD8VF>;
3250 defm VPSLLVQZ : avx512_var_shift<0x47, "vpsllvq", shl, VR512, v8i64,
3251                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3252                                EVEX_CD8<64, CD8VF>;
3253 defm VPSRLVDZ : avx512_var_shift<0x45, "vpsrlvd", srl, VR512, v16i32,
3254                                i512mem, memopv16i32>, EVEX_V512,
3255                                EVEX_CD8<32, CD8VF>;
3256 defm VPSRLVQZ : avx512_var_shift<0x45, "vpsrlvq", srl, VR512, v8i64,
3257                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3258                                EVEX_CD8<64, CD8VF>;
3259 defm VPSRAVDZ : avx512_var_shift<0x46, "vpsravd", sra, VR512, v16i32,
3260                                i512mem, memopv16i32>, EVEX_V512,
3261                                EVEX_CD8<32, CD8VF>;
3262 defm VPSRAVQZ : avx512_var_shift<0x46, "vpsravq", sra, VR512, v8i64,
3263                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3264                                EVEX_CD8<64, CD8VF>;
3265
3266 //===----------------------------------------------------------------------===//
3267 // AVX-512 - MOVDDUP
3268 //===----------------------------------------------------------------------===//
3269
3270 multiclass avx512_movddup<string OpcodeStr, RegisterClass RC, ValueType VT,
3271                         X86MemOperand x86memop, PatFrag memop_frag> {
3272 def rr  : AVX512PDI<0x12, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3273                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3274                     [(set RC:$dst, (VT (X86Movddup RC:$src)))]>, EVEX;
3275 def rm  : AVX512PDI<0x12, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3276                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3277                     [(set RC:$dst,
3278                       (VT (X86Movddup (memop_frag addr:$src))))]>, EVEX;
3279 }
3280
3281 defm VMOVDDUPZ : avx512_movddup<"vmovddup", VR512, v8f64, f512mem, memopv8f64>,
3282                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3283 def : Pat<(X86Movddup (v8f64 (scalar_to_vector (loadf64 addr:$src)))),
3284           (VMOVDDUPZrm addr:$src)>;
3285
3286 //===---------------------------------------------------------------------===//
3287 // Replicate Single FP - MOVSHDUP and MOVSLDUP
3288 //===---------------------------------------------------------------------===//
3289 multiclass avx512_replicate_sfp<bits<8> op, SDNode OpNode, string OpcodeStr,
3290                               ValueType vt, RegisterClass RC, PatFrag mem_frag,
3291                               X86MemOperand x86memop> {
3292   def rr : AVX512XSI<op, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3293                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3294                       [(set RC:$dst, (vt (OpNode RC:$src)))]>, EVEX;
3295   let mayLoad = 1 in
3296   def rm : AVX512XSI<op, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3297                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3298                       [(set RC:$dst, (OpNode (mem_frag addr:$src)))]>, EVEX;
3299 }
3300
3301 defm VMOVSHDUPZ  : avx512_replicate_sfp<0x16, X86Movshdup, "vmovshdup",
3302                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3303                        EVEX_CD8<32, CD8VF>;
3304 defm VMOVSLDUPZ  : avx512_replicate_sfp<0x12, X86Movsldup, "vmovsldup",
3305                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3306                        EVEX_CD8<32, CD8VF>;
3307
3308 def : Pat<(v16i32 (X86Movshdup VR512:$src)), (VMOVSHDUPZrr VR512:$src)>;
3309 def : Pat<(v16i32 (X86Movshdup (memopv16i32 addr:$src))),
3310            (VMOVSHDUPZrm addr:$src)>;
3311 def : Pat<(v16i32 (X86Movsldup VR512:$src)), (VMOVSLDUPZrr VR512:$src)>;
3312 def : Pat<(v16i32 (X86Movsldup (memopv16i32 addr:$src))),
3313            (VMOVSLDUPZrm addr:$src)>;
3314
3315 //===----------------------------------------------------------------------===//
3316 // Move Low to High and High to Low packed FP Instructions
3317 //===----------------------------------------------------------------------===//
3318 def VMOVLHPSZrr : AVX512PSI<0x16, MRMSrcReg, (outs VR128X:$dst),
3319           (ins VR128X:$src1, VR128X:$src2),
3320           "vmovlhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3321           [(set VR128X:$dst, (v4f32 (X86Movlhps VR128X:$src1, VR128X:$src2)))],
3322            IIC_SSE_MOV_LH>, EVEX_4V;
3323 def VMOVHLPSZrr : AVX512PSI<0x12, MRMSrcReg, (outs VR128X:$dst),
3324           (ins VR128X:$src1, VR128X:$src2),
3325           "vmovhlps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3326           [(set VR128X:$dst, (v4f32 (X86Movhlps VR128X:$src1, VR128X:$src2)))],
3327           IIC_SSE_MOV_LH>, EVEX_4V;
3328
3329 let Predicates = [HasAVX512] in {
3330   // MOVLHPS patterns
3331   def : Pat<(v4i32 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3332             (VMOVLHPSZrr VR128X:$src1, VR128X:$src2)>;
3333   def : Pat<(v2i64 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3334             (VMOVLHPSZrr (v2i64 VR128X:$src1), VR128X:$src2)>;
3335
3336   // MOVHLPS patterns
3337   def : Pat<(v4i32 (X86Movhlps VR128X:$src1, VR128X:$src2)),
3338             (VMOVHLPSZrr VR128X:$src1, VR128X:$src2)>;
3339 }
3340
3341 //===----------------------------------------------------------------------===//
3342 // FMA - Fused Multiply Operations
3343 //
3344
3345 let Constraints = "$src1 = $dst" in {
3346 // Omitting the parameter OpNode (= null_frag) disables ISel pattern matching.
3347 multiclass avx512_fma3p_rm<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
3348                            SDPatternOperator OpNode = null_frag> {
3349   defm r: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
3350           (ins _.RC:$src2, _.RC:$src3),
3351           OpcodeStr, "$src3, $src2", "$src2, $src3",
3352           (_.VT (OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3))>,
3353          AVX512FMA3Base;
3354
3355   let mayLoad = 1 in
3356   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3357           (ins _.RC:$src1, _.RC:$src2, _.MemOp:$src3),
3358           !strconcat(OpcodeStr, " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3359           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, _.RC:$src2,
3360                                                (_.MemOpFrag addr:$src3))))]>;
3361    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3362            (ins _.RC:$src1, _.RC:$src2, _.ScalarMemOp:$src3),
3363            !strconcat(OpcodeStr, " \t{${src3}", _.BroadcastStr,
3364             ", $src2, $dst|$dst, $src2, ${src3}", _.BroadcastStr, "}"),
3365            [(set _.RC:$dst, (OpNode _.RC:$src1, _.RC:$src2,
3366            (_.VT (X86VBroadcast (_.ScalarLdFrag addr:$src3)))))]>, EVEX_B;
3367 }
3368 } // Constraints = "$src1 = $dst"
3369
3370 multiclass avx512_fma3p_forms<bits<8> opc213, bits<8> opc231,
3371                               string OpcodeStr, X86VectorVTInfo VTI,
3372                               SDPatternOperator OpNode> {
3373   defm v213 : avx512_fma3p_rm<opc213, !strconcat(OpcodeStr, "213", VTI.Suffix),
3374                               VTI, OpNode>,
3375               EVEX_V512, EVEX_CD8<VTI.EltSize, CD8VF>;
3376
3377   defm v231 : avx512_fma3p_rm<opc231, !strconcat(OpcodeStr, "231", VTI.Suffix),
3378                               VTI>,
3379               EVEX_V512, EVEX_CD8<VTI.EltSize, CD8VF>;
3380 }
3381
3382 let ExeDomain = SSEPackedSingle in {
3383   defm VFMADDPSZ    : avx512_fma3p_forms<0xA8, 0xB8, "vfmadd",
3384                                          v16f32_info, X86Fmadd>;
3385   defm VFMSUBPSZ    : avx512_fma3p_forms<0xAA, 0xBA, "vfmsub",
3386                                          v16f32_info, X86Fmsub>;
3387   defm VFMADDSUBPSZ : avx512_fma3p_forms<0xA6, 0xB6, "vfmaddsub",
3388                                          v16f32_info, X86Fmaddsub>;
3389   defm VFMSUBADDPSZ : avx512_fma3p_forms<0xA7, 0xB7, "vfmsubadd",
3390                                          v16f32_info, X86Fmsubadd>;
3391   defm VFNMADDPSZ   : avx512_fma3p_forms<0xAC, 0xBC, "vfnmadd",
3392                                          v16f32_info, X86Fnmadd>;
3393   defm VFNMSUBPSZ   : avx512_fma3p_forms<0xAE, 0xBE, "vfnmsub",
3394                                          v16f32_info, X86Fnmsub>;
3395 }
3396 let ExeDomain = SSEPackedDouble in {
3397   defm VFMADDPDZ    : avx512_fma3p_forms<0xA8, 0xB8, "vfmadd",
3398                                          v8f64_info, X86Fmadd>, VEX_W;
3399   defm VFMSUBPDZ    : avx512_fma3p_forms<0xAA, 0xBA, "vfmsub",
3400                                          v8f64_info, X86Fmsub>, VEX_W;
3401   defm VFMADDSUBPDZ : avx512_fma3p_forms<0xA6, 0xB6, "vfmaddsub",
3402                                          v8f64_info, X86Fmaddsub>, VEX_W;
3403   defm VFMSUBADDPDZ : avx512_fma3p_forms<0xA7, 0xB7, "vfmsubadd",
3404                                          v8f64_info, X86Fmsubadd>, VEX_W;
3405   defm VFNMADDPDZ :   avx512_fma3p_forms<0xAC, 0xBC, "vfnmadd",
3406                                          v8f64_info, X86Fnmadd>, VEX_W;
3407   defm VFNMSUBPDZ :   avx512_fma3p_forms<0xAE, 0xBE, "vfnmsub",
3408                                          v8f64_info, X86Fnmsub>, VEX_W;
3409 }
3410
3411 let Constraints = "$src1 = $dst" in {
3412 multiclass avx512_fma3p_m132<bits<8> opc, string OpcodeStr, SDNode OpNode,
3413                              X86VectorVTInfo _> {
3414   let mayLoad = 1 in
3415   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3416           (ins _.RC:$src1, _.RC:$src3, _.MemOp:$src2),
3417           !strconcat(OpcodeStr, " \t{$src2, $src3, $dst|$dst, $src3, $src2}"),
3418           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, (_.MemOpFrag addr:$src2),
3419                                                     _.RC:$src3)))]>;
3420    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3421            (ins _.RC:$src1, _.RC:$src3, _.ScalarMemOp:$src2),
3422            !strconcat(OpcodeStr, " \t{${src2}", _.BroadcastStr,
3423             ", $src3, $dst|$dst, $src3, ${src2}", _.BroadcastStr, "}"),
3424            [(set _.RC:$dst,
3425                (OpNode _.RC:$src1, (_.VT (X86VBroadcast
3426                                             (_.ScalarLdFrag addr:$src2))),
3427                                    _.RC:$src3))]>, EVEX_B;
3428 }
3429 } // Constraints = "$src1 = $dst"
3430
3431
3432 let ExeDomain = SSEPackedSingle in {
3433   defm VFMADD132PSZ    : avx512_fma3p_m132<0x98, "vfmadd132ps", X86Fmadd,
3434                                            v16f32_info>,
3435                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3436   defm VFMSUB132PSZ    : avx512_fma3p_m132<0x9A, "vfmsub132ps", X86Fmsub,
3437                                            v16f32_info>,
3438                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3439   defm VFMADDSUB132PSZ : avx512_fma3p_m132<0x96, "vfmaddsub132ps", X86Fmaddsub,
3440                                            v16f32_info>,
3441                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3442   defm VFMSUBADD132PSZ : avx512_fma3p_m132<0x97, "vfmsubadd132ps", X86Fmsubadd,
3443                                            v16f32_info>,
3444                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3445   defm VFNMADD132PSZ   : avx512_fma3p_m132<0x9C, "vfnmadd132ps", X86Fnmadd,
3446                                            v16f32_info>,
3447                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3448   defm VFNMSUB132PSZ   : avx512_fma3p_m132<0x9E, "vfnmsub132ps", X86Fnmsub,
3449                                            v16f32_info>,
3450                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3451 }
3452 let ExeDomain = SSEPackedDouble in {
3453   defm VFMADD132PDZ    : avx512_fma3p_m132<0x98, "vfmadd132pd", X86Fmadd,
3454                                            v8f64_info>,
3455                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3456   defm VFMSUB132PDZ    : avx512_fma3p_m132<0x9A, "vfmsub132pd", X86Fmsub,
3457                                            v8f64_info>,
3458                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3459   defm VFMADDSUB132PDZ : avx512_fma3p_m132<0x96, "vfmaddsub132pd", X86Fmaddsub,
3460                                            v8f64_info>,
3461                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3462   defm VFMSUBADD132PDZ : avx512_fma3p_m132<0x97, "vfmsubadd132pd", X86Fmsubadd,
3463                                            v8f64_info>,
3464                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3465   defm VFNMADD132PDZ :   avx512_fma3p_m132<0x9C, "vfnmadd132pd", X86Fnmadd,
3466                                            v8f64_info>,
3467                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3468   defm VFNMSUB132PDZ :   avx512_fma3p_m132<0x9E, "vfnmsub132pd", X86Fnmsub,
3469                                            v8f64_info>,
3470                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3471 }
3472
3473 // Scalar FMA
3474 let Constraints = "$src1 = $dst" in {
3475 multiclass avx512_fma3s_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3476                  RegisterClass RC, ValueType OpVT,
3477                  X86MemOperand x86memop, Operand memop,
3478                  PatFrag mem_frag> {
3479   let isCommutable = 1 in
3480   def r     : AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
3481                    (ins RC:$src1, RC:$src2, RC:$src3),
3482                    !strconcat(OpcodeStr,
3483                               " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3484                    [(set RC:$dst,
3485                      (OpVT (OpNode RC:$src2, RC:$src1, RC:$src3)))]>;
3486   let mayLoad = 1 in
3487   def m     : AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
3488                    (ins RC:$src1, RC:$src2, f128mem:$src3),
3489                    !strconcat(OpcodeStr,
3490                               " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3491                    [(set RC:$dst,
3492                      (OpVT (OpNode RC:$src2, RC:$src1,
3493                             (mem_frag addr:$src3))))]>;
3494 }
3495
3496 } // Constraints = "$src1 = $dst"
3497
3498 defm VFMADDSSZ  : avx512_fma3s_rm<0xA9, "vfmadd213ss", X86Fmadd, FR32X,
3499                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3500 defm VFMADDSDZ  : avx512_fma3s_rm<0xA9, "vfmadd213sd", X86Fmadd, FR64X,
3501                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3502 defm VFMSUBSSZ  : avx512_fma3s_rm<0xAB, "vfmsub213ss", X86Fmsub, FR32X,
3503                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3504 defm VFMSUBSDZ  : avx512_fma3s_rm<0xAB, "vfmsub213sd", X86Fmsub, FR64X,
3505                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3506 defm VFNMADDSSZ  : avx512_fma3s_rm<0xAD, "vfnmadd213ss", X86Fnmadd, FR32X,
3507                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3508 defm VFNMADDSDZ  : avx512_fma3s_rm<0xAD, "vfnmadd213sd", X86Fnmadd, FR64X,
3509                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3510 defm VFNMSUBSSZ  : avx512_fma3s_rm<0xAF, "vfnmsub213ss", X86Fnmsub, FR32X,
3511                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3512 defm VFNMSUBSDZ  : avx512_fma3s_rm<0xAF, "vfnmsub213sd", X86Fnmsub, FR64X,
3513                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3514
3515 //===----------------------------------------------------------------------===//
3516 // AVX-512  Scalar convert from sign integer to float/double
3517 //===----------------------------------------------------------------------===//
3518
3519 multiclass avx512_vcvtsi<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3520                           X86MemOperand x86memop, string asm> {
3521 let hasSideEffects = 0 in {
3522   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins DstRC:$src1, SrcRC:$src),
3523               !strconcat(asm," \t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3524               EVEX_4V;
3525   let mayLoad = 1 in
3526   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst),
3527               (ins DstRC:$src1, x86memop:$src),
3528               !strconcat(asm," \t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3529               EVEX_4V;
3530 } // hasSideEffects = 0
3531 }
3532 let Predicates = [HasAVX512] in {
3533 defm VCVTSI2SSZ   : avx512_vcvtsi<0x2A, GR32, FR32X, i32mem, "cvtsi2ss{l}">,
3534                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3535 defm VCVTSI642SSZ : avx512_vcvtsi<0x2A, GR64, FR32X, i64mem, "cvtsi2ss{q}">,
3536                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3537 defm VCVTSI2SDZ   : avx512_vcvtsi<0x2A, GR32, FR64X, i32mem, "cvtsi2sd{l}">,
3538                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3539 defm VCVTSI642SDZ : avx512_vcvtsi<0x2A, GR64, FR64X, i64mem, "cvtsi2sd{q}">,
3540                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3541
3542 def : Pat<(f32 (sint_to_fp (loadi32 addr:$src))),
3543           (VCVTSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3544 def : Pat<(f32 (sint_to_fp (loadi64 addr:$src))),
3545           (VCVTSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3546 def : Pat<(f64 (sint_to_fp (loadi32 addr:$src))),
3547           (VCVTSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3548 def : Pat<(f64 (sint_to_fp (loadi64 addr:$src))),
3549           (VCVTSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3550
3551 def : Pat<(f32 (sint_to_fp GR32:$src)),
3552           (VCVTSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3553 def : Pat<(f32 (sint_to_fp GR64:$src)),
3554           (VCVTSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3555 def : Pat<(f64 (sint_to_fp GR32:$src)),
3556           (VCVTSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3557 def : Pat<(f64 (sint_to_fp GR64:$src)),
3558           (VCVTSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3559
3560 defm VCVTUSI2SSZ   : avx512_vcvtsi<0x7B, GR32, FR32X, i32mem, "cvtusi2ss{l}">,
3561                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3562 defm VCVTUSI642SSZ : avx512_vcvtsi<0x7B, GR64, FR32X, i64mem, "cvtusi2ss{q}">,
3563                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3564 defm VCVTUSI2SDZ   : avx512_vcvtsi<0x7B, GR32, FR64X, i32mem, "cvtusi2sd{l}">,
3565                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3566 defm VCVTUSI642SDZ : avx512_vcvtsi<0x7B, GR64, FR64X, i64mem, "cvtusi2sd{q}">,
3567                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3568
3569 def : Pat<(f32 (uint_to_fp (loadi32 addr:$src))),
3570           (VCVTUSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3571 def : Pat<(f32 (uint_to_fp (loadi64 addr:$src))),
3572           (VCVTUSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3573 def : Pat<(f64 (uint_to_fp (loadi32 addr:$src))),
3574           (VCVTUSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3575 def : Pat<(f64 (uint_to_fp (loadi64 addr:$src))),
3576           (VCVTUSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3577
3578 def : Pat<(f32 (uint_to_fp GR32:$src)),
3579           (VCVTUSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3580 def : Pat<(f32 (uint_to_fp GR64:$src)),
3581           (VCVTUSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3582 def : Pat<(f64 (uint_to_fp GR32:$src)),
3583           (VCVTUSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3584 def : Pat<(f64 (uint_to_fp GR64:$src)),
3585           (VCVTUSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3586 }
3587
3588 //===----------------------------------------------------------------------===//
3589 // AVX-512  Scalar convert from float/double to integer
3590 //===----------------------------------------------------------------------===//
3591 multiclass avx512_cvt_s_int<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3592                           Intrinsic Int, Operand memop, ComplexPattern mem_cpat,
3593                           string asm> {
3594 let hasSideEffects = 0 in {
3595   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3596               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3597               [(set DstRC:$dst, (Int SrcRC:$src))]>, EVEX, VEX_LIG,
3598               Requires<[HasAVX512]>;
3599   let mayLoad = 1 in
3600   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins memop:$src),
3601               !strconcat(asm," \t{$src, $dst|$dst, $src}"), []>, EVEX, VEX_LIG,
3602               Requires<[HasAVX512]>;
3603 } // hasSideEffects = 0
3604 }
3605 let Predicates = [HasAVX512] in {
3606 // Convert float/double to signed/unsigned int 32/64
3607 defm VCVTSS2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse_cvtss2si,
3608                                    ssmem, sse_load_f32, "cvtss2si">,
3609                                    XS, EVEX_CD8<32, CD8VT1>;
3610 defm VCVTSS2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse_cvtss2si64,
3611                                    ssmem, sse_load_f32, "cvtss2si">,
3612                                    XS, VEX_W, EVEX_CD8<32, CD8VT1>;
3613 defm VCVTSS2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtss2usi,
3614                                    ssmem, sse_load_f32, "cvtss2usi">,
3615                                    XS, EVEX_CD8<32, CD8VT1>;
3616 defm VCVTSS2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3617                                    int_x86_avx512_cvtss2usi64, ssmem,
3618                                    sse_load_f32, "cvtss2usi">, XS, VEX_W,
3619                                    EVEX_CD8<32, CD8VT1>;
3620 defm VCVTSD2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse2_cvtsd2si,
3621                                    sdmem, sse_load_f64, "cvtsd2si">,
3622                                    XD, EVEX_CD8<64, CD8VT1>;
3623 defm VCVTSD2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse2_cvtsd2si64,
3624                                    sdmem, sse_load_f64, "cvtsd2si">,
3625                                    XD, VEX_W, EVEX_CD8<64, CD8VT1>;
3626 defm VCVTSD2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtsd2usi,
3627                                    sdmem, sse_load_f64, "cvtsd2usi">,
3628                                    XD, EVEX_CD8<64, CD8VT1>;
3629 defm VCVTSD2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3630                                    int_x86_avx512_cvtsd2usi64, sdmem,
3631                                    sse_load_f64, "cvtsd2usi">, XD, VEX_W,
3632                                    EVEX_CD8<64, CD8VT1>;
3633
3634 let isCodeGenOnly = 1 in {
3635   defm Int_VCVTSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3636             int_x86_sse_cvtsi2ss, i32mem, loadi32, "cvtsi2ss{l}",
3637             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3638   defm Int_VCVTSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3639             int_x86_sse_cvtsi642ss, i64mem, loadi64, "cvtsi2ss{q}",
3640             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3641   defm Int_VCVTSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3642             int_x86_sse2_cvtsi2sd, i32mem, loadi32, "cvtsi2sd{l}",
3643             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3644   defm Int_VCVTSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3645             int_x86_sse2_cvtsi642sd, i64mem, loadi64, "cvtsi2sd{q}",
3646             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3647
3648   defm Int_VCVTUSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3649             int_x86_avx512_cvtusi2ss, i32mem, loadi32, "cvtusi2ss{l}",
3650             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3651   defm Int_VCVTUSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3652             int_x86_avx512_cvtusi642ss, i64mem, loadi64, "cvtusi2ss{q}",
3653             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3654   defm Int_VCVTUSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3655             int_x86_avx512_cvtusi2sd, i32mem, loadi32, "cvtusi2sd{l}",
3656             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3657   defm Int_VCVTUSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3658             int_x86_avx512_cvtusi642sd, i64mem, loadi64, "cvtusi2sd{q}",
3659             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3660 } // isCodeGenOnly = 1
3661
3662 // Convert float/double to signed/unsigned int 32/64 with truncation
3663 let isCodeGenOnly = 1 in {
3664   defm Int_VCVTTSS2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse_cvttss2si,
3665                                      ssmem, sse_load_f32, "cvttss2si">,
3666                                      XS, EVEX_CD8<32, CD8VT1>;
3667   defm Int_VCVTTSS2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3668                                      int_x86_sse_cvttss2si64, ssmem, sse_load_f32,
3669                                      "cvttss2si">, XS, VEX_W,
3670                                      EVEX_CD8<32, CD8VT1>;
3671   defm Int_VCVTTSD2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse2_cvttsd2si,
3672                                      sdmem, sse_load_f64, "cvttsd2si">, XD,
3673                                      EVEX_CD8<64, CD8VT1>;
3674   defm Int_VCVTTSD2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3675                                      int_x86_sse2_cvttsd2si64, sdmem, sse_load_f64,
3676                                      "cvttsd2si">, XD, VEX_W,
3677                                      EVEX_CD8<64, CD8VT1>;
3678   defm Int_VCVTTSS2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3679                                      int_x86_avx512_cvttss2usi, ssmem, sse_load_f32,
3680                                      "cvttss2usi">, XS, EVEX_CD8<32, CD8VT1>;
3681   defm Int_VCVTTSS2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3682                                      int_x86_avx512_cvttss2usi64, ssmem,
3683                                      sse_load_f32, "cvttss2usi">, XS, VEX_W,
3684                                      EVEX_CD8<32, CD8VT1>;
3685   defm Int_VCVTTSD2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3686                                      int_x86_avx512_cvttsd2usi,
3687                                      sdmem, sse_load_f64, "cvttsd2usi">, XD,
3688                                      EVEX_CD8<64, CD8VT1>;
3689   defm Int_VCVTTSD2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3690                                      int_x86_avx512_cvttsd2usi64, sdmem,
3691                                      sse_load_f64, "cvttsd2usi">, XD, VEX_W,
3692                                      EVEX_CD8<64, CD8VT1>;
3693 } // isCodeGenOnly = 1
3694
3695 multiclass avx512_cvt_s<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3696                          SDNode OpNode, X86MemOperand x86memop, PatFrag ld_frag,
3697                          string asm> {
3698   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3699               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3700               [(set DstRC:$dst, (OpNode SrcRC:$src))]>, EVEX;
3701   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3702               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3703               [(set DstRC:$dst, (OpNode (ld_frag addr:$src)))]>, EVEX;
3704 }
3705
3706 defm VCVTTSS2SIZ    : avx512_cvt_s<0x2C, FR32X, GR32, fp_to_sint, f32mem,
3707                                   loadf32, "cvttss2si">, XS,
3708                                   EVEX_CD8<32, CD8VT1>;
3709 defm VCVTTSS2USIZ   : avx512_cvt_s<0x78, FR32X, GR32, fp_to_uint, f32mem,
3710                                   loadf32, "cvttss2usi">, XS,
3711                                   EVEX_CD8<32, CD8VT1>;
3712 defm VCVTTSS2SI64Z  : avx512_cvt_s<0x2C, FR32X, GR64, fp_to_sint, f32mem,
3713                                   loadf32, "cvttss2si">, XS, VEX_W,
3714                                   EVEX_CD8<32, CD8VT1>;
3715 defm VCVTTSS2USI64Z : avx512_cvt_s<0x78, FR32X, GR64, fp_to_uint, f32mem,
3716                                   loadf32, "cvttss2usi">, XS, VEX_W,
3717                                   EVEX_CD8<32, CD8VT1>;
3718 defm VCVTTSD2SIZ    : avx512_cvt_s<0x2C, FR64X, GR32, fp_to_sint, f64mem,
3719                                   loadf64, "cvttsd2si">, XD,
3720                                   EVEX_CD8<64, CD8VT1>;
3721 defm VCVTTSD2USIZ   : avx512_cvt_s<0x78, FR64X, GR32, fp_to_uint, f64mem,
3722                                   loadf64, "cvttsd2usi">, XD,
3723                                   EVEX_CD8<64, CD8VT1>;
3724 defm VCVTTSD2SI64Z  : avx512_cvt_s<0x2C, FR64X, GR64, fp_to_sint, f64mem,
3725                                   loadf64, "cvttsd2si">, XD, VEX_W,
3726                                   EVEX_CD8<64, CD8VT1>;
3727 defm VCVTTSD2USI64Z : avx512_cvt_s<0x78, FR64X, GR64, fp_to_uint, f64mem,
3728                                   loadf64, "cvttsd2usi">, XD, VEX_W,
3729                                   EVEX_CD8<64, CD8VT1>;
3730 } // HasAVX512
3731 //===----------------------------------------------------------------------===//
3732 // AVX-512  Convert form float to double and back
3733 //===----------------------------------------------------------------------===//
3734 let hasSideEffects = 0 in {
3735 def VCVTSS2SDZrr : AVX512XSI<0x5A, MRMSrcReg, (outs FR64X:$dst),
3736                     (ins FR32X:$src1, FR32X:$src2),
3737                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3738                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2F]>;
3739 let mayLoad = 1 in
3740 def VCVTSS2SDZrm : AVX512XSI<0x5A, MRMSrcMem, (outs FR64X:$dst),
3741                     (ins FR32X:$src1, f32mem:$src2),
3742                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3743                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2FLd, ReadAfterLd]>,
3744                     EVEX_CD8<32, CD8VT1>;
3745
3746 // Convert scalar double to scalar single
3747 def VCVTSD2SSZrr  : AVX512XDI<0x5A, MRMSrcReg, (outs FR32X:$dst),
3748                       (ins FR64X:$src1, FR64X:$src2),
3749                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3750                       []>, EVEX_4V, VEX_LIG, VEX_W, Sched<[WriteCvtF2F]>;
3751 let mayLoad = 1 in
3752 def VCVTSD2SSZrm  : AVX512XDI<0x5A, MRMSrcMem, (outs FR32X:$dst),
3753                       (ins FR64X:$src1, f64mem:$src2),
3754                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3755                       []>, EVEX_4V, VEX_LIG, VEX_W,
3756                       Sched<[WriteCvtF2FLd, ReadAfterLd]>, EVEX_CD8<64, CD8VT1>;
3757 }
3758
3759 def : Pat<(f64 (fextend FR32X:$src)), (VCVTSS2SDZrr FR32X:$src, FR32X:$src)>,
3760       Requires<[HasAVX512]>;
3761 def : Pat<(fextend (loadf32 addr:$src)),
3762     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>, Requires<[HasAVX512]>;
3763
3764 def : Pat<(extloadf32 addr:$src),
3765     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>,
3766       Requires<[HasAVX512, OptForSize]>;
3767
3768 def : Pat<(extloadf32 addr:$src),
3769     (VCVTSS2SDZrr (f32 (IMPLICIT_DEF)), (VMOVSSZrm addr:$src))>,
3770     Requires<[HasAVX512, OptForSpeed]>;
3771
3772 def : Pat<(f32 (fround FR64X:$src)), (VCVTSD2SSZrr FR64X:$src, FR64X:$src)>,
3773            Requires<[HasAVX512]>;
3774
3775 multiclass avx512_vcvt_fp_with_rc<bits<8> opc, string asm, RegisterClass SrcRC,
3776                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3777                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3778                Domain d> {
3779 let hasSideEffects = 0 in {
3780   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3781               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3782               [(set DstRC:$dst,
3783                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3784   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
3785               !strconcat(asm," \t{$rc, $src, $dst|$dst, $src, $rc}"),
3786               [], d>, EVEX, EVEX_B, EVEX_RC;
3787   let mayLoad = 1 in
3788   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3789               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3790               [(set DstRC:$dst,
3791                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3792 } // hasSideEffects = 0
3793 }
3794
3795 multiclass avx512_vcvt_fp<bits<8> opc, string asm, RegisterClass SrcRC,
3796                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3797                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3798                Domain d> {
3799 let hasSideEffects = 0 in {
3800   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3801               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3802               [(set DstRC:$dst,
3803                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3804   let mayLoad = 1 in
3805   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3806               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3807               [(set DstRC:$dst,
3808                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3809 } // hasSideEffects = 0
3810 }
3811
3812 defm VCVTPD2PSZ : avx512_vcvt_fp_with_rc<0x5A, "vcvtpd2ps", VR512, VR256X, fround,
3813                                 memopv8f64, f512mem, v8f32, v8f64,
3814                                 SSEPackedSingle>, EVEX_V512, VEX_W, PD,
3815                                 EVEX_CD8<64, CD8VF>;
3816
3817 defm VCVTPS2PDZ : avx512_vcvt_fp<0x5A, "vcvtps2pd", VR256X, VR512, fextend,
3818                                 memopv4f64, f256mem, v8f64, v8f32,
3819                                 SSEPackedDouble>, EVEX_V512, PS,
3820                                 EVEX_CD8<32, CD8VH>;
3821 def : Pat<(v8f64 (extloadv8f32 addr:$src)),
3822             (VCVTPS2PDZrm addr:$src)>;
3823
3824 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
3825                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), (i32 FROUND_CURRENT))),
3826           (VCVTPD2PSZrr VR512:$src)>;
3827
3828 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
3829                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), imm:$rc)),
3830           (VCVTPD2PSZrrb VR512:$src, imm:$rc)>;
3831
3832 //===----------------------------------------------------------------------===//
3833 // AVX-512  Vector convert from sign integer to float/double
3834 //===----------------------------------------------------------------------===//
3835
3836 defm VCVTDQ2PSZ : avx512_vcvt_fp_with_rc<0x5B, "vcvtdq2ps", VR512, VR512, sint_to_fp,
3837                                 memopv8i64, i512mem, v16f32, v16i32,
3838                                 SSEPackedSingle>, EVEX_V512, PS,
3839                                 EVEX_CD8<32, CD8VF>;
3840
3841 defm VCVTDQ2PDZ : avx512_vcvt_fp<0xE6, "vcvtdq2pd", VR256X, VR512, sint_to_fp,
3842                                 memopv4i64, i256mem, v8f64, v8i32,
3843                                 SSEPackedDouble>, EVEX_V512, XS,
3844                                 EVEX_CD8<32, CD8VH>;
3845
3846 defm VCVTTPS2DQZ : avx512_vcvt_fp<0x5B, "vcvttps2dq", VR512, VR512, fp_to_sint,
3847                                  memopv16f32, f512mem, v16i32, v16f32,
3848                                  SSEPackedSingle>, EVEX_V512, XS,
3849                                  EVEX_CD8<32, CD8VF>;
3850
3851 defm VCVTTPD2DQZ : avx512_vcvt_fp<0xE6, "vcvttpd2dq", VR512, VR256X, fp_to_sint,
3852                                  memopv8f64, f512mem, v8i32, v8f64,
3853                                  SSEPackedDouble>, EVEX_V512, PD, VEX_W,
3854                                  EVEX_CD8<64, CD8VF>;
3855
3856 defm VCVTTPS2UDQZ : avx512_vcvt_fp<0x78, "vcvttps2udq", VR512, VR512, fp_to_uint,
3857                                  memopv16f32, f512mem, v16i32, v16f32,
3858                                  SSEPackedSingle>, EVEX_V512, PS,
3859                                  EVEX_CD8<32, CD8VF>;
3860
3861 // cvttps2udq (src, 0, mask-all-ones, sae-current)
3862 def : Pat<(v16i32 (int_x86_avx512_mask_cvttps2udq_512 (v16f32 VR512:$src),
3863                    (v16i32 immAllZerosV), (i16 -1), FROUND_CURRENT)),
3864           (VCVTTPS2UDQZrr VR512:$src)>;
3865
3866 defm VCVTTPD2UDQZ : avx512_vcvt_fp<0x78, "vcvttpd2udq", VR512, VR256X, fp_to_uint,
3867                                  memopv8f64, f512mem, v8i32, v8f64,
3868                                  SSEPackedDouble>, EVEX_V512, PS, VEX_W,
3869                                  EVEX_CD8<64, CD8VF>;
3870
3871 // cvttpd2udq (src, 0, mask-all-ones, sae-current)
3872 def : Pat<(v8i32 (int_x86_avx512_mask_cvttpd2udq_512 (v8f64 VR512:$src),
3873                    (v8i32 immAllZerosV), (i8 -1), FROUND_CURRENT)),
3874           (VCVTTPD2UDQZrr VR512:$src)>;
3875
3876 defm VCVTUDQ2PDZ : avx512_vcvt_fp<0x7A, "vcvtudq2pd", VR256X, VR512, uint_to_fp,
3877                                  memopv4i64, f256mem, v8f64, v8i32,
3878                                  SSEPackedDouble>, EVEX_V512, XS,
3879                                  EVEX_CD8<32, CD8VH>;
3880
3881 defm VCVTUDQ2PSZ : avx512_vcvt_fp_with_rc<0x7A, "vcvtudq2ps", VR512, VR512, uint_to_fp,
3882                                  memopv16i32, f512mem, v16f32, v16i32,
3883                                  SSEPackedSingle>, EVEX_V512, XD,
3884                                  EVEX_CD8<32, CD8VF>;
3885
3886 def : Pat<(v8i32 (fp_to_uint (v8f32 VR256X:$src1))),
3887           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
3888            (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
3889
3890 def : Pat<(v4i32 (fp_to_uint (v4f32 VR128X:$src1))),
3891           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
3892            (v16f32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
3893
3894 def : Pat<(v8f32 (uint_to_fp (v8i32 VR256X:$src1))),
3895           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
3896            (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
3897
3898 def : Pat<(v4f32 (uint_to_fp (v4i32 VR128X:$src1))),
3899           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
3900            (v16i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
3901
3902 def : Pat<(v4f64 (uint_to_fp (v4i32 VR128X:$src1))),
3903           (EXTRACT_SUBREG (v8f64 (VCVTUDQ2PDZrr
3904            (v8i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_ymm)>;
3905
3906 def : Pat<(v16f32 (int_x86_avx512_mask_cvtdq2ps_512 (v16i32 VR512:$src),
3907                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
3908           (VCVTDQ2PSZrrb VR512:$src, imm:$rc)>;
3909 def : Pat<(v8f64 (int_x86_avx512_mask_cvtdq2pd_512 (v8i32 VR256X:$src),
3910                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3911           (VCVTDQ2PDZrr VR256X:$src)>;
3912 def : Pat<(v16f32 (int_x86_avx512_mask_cvtudq2ps_512 (v16i32 VR512:$src),
3913                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
3914           (VCVTUDQ2PSZrrb VR512:$src, imm:$rc)>;
3915 def : Pat<(v8f64 (int_x86_avx512_mask_cvtudq2pd_512 (v8i32 VR256X:$src),
3916                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3917           (VCVTUDQ2PDZrr VR256X:$src)>;
3918
3919 multiclass avx512_vcvt_fp2int<bits<8> opc, string asm, RegisterClass SrcRC,
3920                RegisterClass DstRC, PatFrag mem_frag,
3921                X86MemOperand x86memop, Domain d> {
3922 let hasSideEffects = 0 in {
3923   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3924               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3925               [], d>, EVEX;
3926   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
3927               !strconcat(asm," \t{$rc, $src, $dst|$dst, $src, $rc}"),
3928               [], d>, EVEX, EVEX_B, EVEX_RC;
3929   let mayLoad = 1 in
3930   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3931               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3932               [], d>, EVEX;
3933 } // hasSideEffects = 0
3934 }
3935
3936 defm VCVTPS2DQZ : avx512_vcvt_fp2int<0x5B, "vcvtps2dq", VR512, VR512,
3937                                  memopv16f32, f512mem, SSEPackedSingle>, PD,
3938                                  EVEX_V512, EVEX_CD8<32, CD8VF>;
3939 defm VCVTPD2DQZ : avx512_vcvt_fp2int<0xE6, "vcvtpd2dq", VR512, VR256X,
3940                                  memopv8f64, f512mem, SSEPackedDouble>, XD, VEX_W,
3941                                  EVEX_V512, EVEX_CD8<64, CD8VF>;
3942
3943 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2dq_512 (v16f32 VR512:$src),
3944                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
3945            (VCVTPS2DQZrrb VR512:$src, imm:$rc)>;
3946
3947 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2dq_512 (v8f64 VR512:$src),
3948                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
3949            (VCVTPD2DQZrrb VR512:$src, imm:$rc)>;
3950
3951 defm VCVTPS2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtps2udq", VR512, VR512,
3952                                  memopv16f32, f512mem, SSEPackedSingle>,
3953                                  PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3954 defm VCVTPD2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtpd2udq", VR512, VR256X,
3955                                  memopv8f64, f512mem, SSEPackedDouble>, VEX_W,
3956                                  PS, EVEX_V512, EVEX_CD8<64, CD8VF>;
3957
3958 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2udq_512 (v16f32 VR512:$src),
3959                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
3960            (VCVTPS2UDQZrrb VR512:$src, imm:$rc)>;
3961
3962 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2udq_512 (v8f64 VR512:$src),
3963                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
3964            (VCVTPD2UDQZrrb VR512:$src, imm:$rc)>;
3965
3966 let Predicates = [HasAVX512] in {
3967   def : Pat<(v8f32 (fround (loadv8f64 addr:$src))),
3968             (VCVTPD2PSZrm addr:$src)>;
3969   def : Pat<(v8f64 (extloadv8f32 addr:$src)),
3970             (VCVTPS2PDZrm addr:$src)>;
3971 }
3972
3973 //===----------------------------------------------------------------------===//
3974 // Half precision conversion instructions
3975 //===----------------------------------------------------------------------===//
3976 multiclass avx512_cvtph2ps<RegisterClass destRC, RegisterClass srcRC,
3977                              X86MemOperand x86memop> {
3978   def rr : AVX5128I<0x13, MRMSrcReg, (outs destRC:$dst), (ins srcRC:$src),
3979              "vcvtph2ps\t{$src, $dst|$dst, $src}",
3980              []>, EVEX;
3981   let hasSideEffects = 0, mayLoad = 1 in
3982   def rm : AVX5128I<0x13, MRMSrcMem, (outs destRC:$dst), (ins x86memop:$src),
3983              "vcvtph2ps\t{$src, $dst|$dst, $src}", []>, EVEX;
3984 }
3985
3986 multiclass avx512_cvtps2ph<RegisterClass destRC, RegisterClass srcRC,
3987                              X86MemOperand x86memop> {
3988   def rr : AVX512AIi8<0x1D, MRMDestReg, (outs destRC:$dst),
3989                (ins srcRC:$src1, i32i8imm:$src2),
3990                "vcvtps2ph \t{$src2, $src1, $dst|$dst, $src1, $src2}",
3991                []>, EVEX;
3992   let hasSideEffects = 0, mayStore = 1 in
3993   def mr : AVX512AIi8<0x1D, MRMDestMem, (outs),
3994                (ins x86memop:$dst, srcRC:$src1, i32i8imm:$src2),
3995                "vcvtps2ph \t{$src2, $src1, $dst|$dst, $src1, $src2}", []>, EVEX;
3996 }
3997
3998 defm VCVTPH2PSZ : avx512_cvtph2ps<VR512, VR256X, f256mem>, EVEX_V512,
3999                                     EVEX_CD8<32, CD8VH>;
4000 defm VCVTPS2PHZ : avx512_cvtps2ph<VR256X, VR512, f256mem>, EVEX_V512,
4001                                     EVEX_CD8<32, CD8VH>;
4002
4003 def : Pat<(v16i16 (int_x86_avx512_mask_vcvtps2ph_512 (v16f32 VR512:$src),
4004            imm:$rc, (bc_v16i16(v8i32 immAllZerosV)), (i16 -1))),
4005            (VCVTPS2PHZrr VR512:$src, imm:$rc)>;
4006
4007 def : Pat<(v16f32 (int_x86_avx512_mask_vcvtph2ps_512 (v16i16 VR256X:$src),
4008            (bc_v16f32(v16i32 immAllZerosV)), (i16 -1), (i32 FROUND_CURRENT))),
4009            (VCVTPH2PSZrr VR256X:$src)>;
4010
4011 let Defs = [EFLAGS], Predicates = [HasAVX512] in {
4012   defm VUCOMISSZ : sse12_ord_cmp<0x2E, FR32X, X86cmp, f32, f32mem, loadf32,
4013                                  "ucomiss">, PS, EVEX, VEX_LIG,
4014                                  EVEX_CD8<32, CD8VT1>;
4015   defm VUCOMISDZ : sse12_ord_cmp<0x2E, FR64X, X86cmp, f64, f64mem, loadf64,
4016                                   "ucomisd">, PD, EVEX,
4017                                   VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4018   let Pattern = []<dag> in {
4019     defm VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, undef, v4f32, f128mem, load,
4020                                    "comiss">, PS, EVEX, VEX_LIG,
4021                                    EVEX_CD8<32, CD8VT1>;
4022     defm VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, undef, v2f64, f128mem, load,
4023                                    "comisd">, PD, EVEX,
4024                                     VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4025   }
4026   let isCodeGenOnly = 1 in {
4027     defm Int_VUCOMISSZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v4f32, f128mem,
4028                               load, "ucomiss">, PS, EVEX, VEX_LIG,
4029                               EVEX_CD8<32, CD8VT1>;
4030     defm Int_VUCOMISDZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v2f64, f128mem,
4031                               load, "ucomisd">, PD, EVEX,
4032                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4033
4034     defm Int_VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v4f32, f128mem,
4035                               load, "comiss">, PS, EVEX, VEX_LIG,
4036                               EVEX_CD8<32, CD8VT1>;
4037     defm Int_VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v2f64, f128mem,
4038                               load, "comisd">, PD, EVEX,
4039                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4040   }
4041 }
4042
4043 /// avx512_fp14_s rcp14ss, rcp14sd, rsqrt14ss, rsqrt14sd
4044 multiclass avx512_fp14_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
4045                             X86MemOperand x86memop> {
4046   let hasSideEffects = 0 in {
4047   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4048                (ins RC:$src1, RC:$src2),
4049                !strconcat(OpcodeStr,
4050                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4051   let mayLoad = 1 in {
4052   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4053                (ins RC:$src1, x86memop:$src2),
4054                !strconcat(OpcodeStr,
4055                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4056   }
4057 }
4058 }
4059
4060 defm VRCP14SS   : avx512_fp14_s<0x4D, "vrcp14ss", FR32X, f32mem>,
4061                   EVEX_CD8<32, CD8VT1>;
4062 defm VRCP14SD   : avx512_fp14_s<0x4D, "vrcp14sd", FR64X, f64mem>,
4063                   VEX_W, EVEX_CD8<64, CD8VT1>;
4064 defm VRSQRT14SS   : avx512_fp14_s<0x4F, "vrsqrt14ss", FR32X, f32mem>,
4065                   EVEX_CD8<32, CD8VT1>;
4066 defm VRSQRT14SD   : avx512_fp14_s<0x4F, "vrsqrt14sd", FR64X, f64mem>,
4067                   VEX_W, EVEX_CD8<64, CD8VT1>;
4068
4069 def : Pat <(v4f32 (int_x86_avx512_rcp14_ss (v4f32 VR128X:$src1),
4070               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4071            (COPY_TO_REGCLASS (VRCP14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4072                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4073
4074 def : Pat <(v2f64 (int_x86_avx512_rcp14_sd (v2f64 VR128X:$src1),
4075               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4076            (COPY_TO_REGCLASS (VRCP14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4077                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4078
4079 def : Pat <(v4f32 (int_x86_avx512_rsqrt14_ss (v4f32 VR128X:$src1),
4080               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4081            (COPY_TO_REGCLASS (VRSQRT14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4082                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4083
4084 def : Pat <(v2f64 (int_x86_avx512_rsqrt14_sd (v2f64 VR128X:$src1),
4085               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4086            (COPY_TO_REGCLASS (VRSQRT14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4087                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4088
4089 /// avx512_fp14_p rcp14ps, rcp14pd, rsqrt14ps, rsqrt14pd
4090 multiclass avx512_fp14_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
4091                          X86VectorVTInfo _> {
4092   defm r: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4093                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4094                          (_.FloatVT (OpNode _.RC:$src))>, EVEX, T8PD;
4095   let mayLoad = 1 in {
4096     defm m: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4097                            (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4098                            (OpNode (_.FloatVT
4099                              (bitconvert (_.LdFrag addr:$src))))>, EVEX, T8PD;
4100     defm mb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4101                             (ins _.ScalarMemOp:$src), OpcodeStr,
4102                             "${src}"##_.BroadcastStr, "${src}"##_.BroadcastStr,
4103                             (OpNode (_.FloatVT
4104                               (X86VBroadcast (_.ScalarLdFrag addr:$src))))>,
4105                             EVEX, T8PD, EVEX_B;
4106   }
4107 }
4108
4109 multiclass avx512_fp14_p_vl_all<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4110   defm PSZ : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"), OpNode, v16f32_info>,
4111                           EVEX_V512, EVEX_CD8<32, CD8VF>;
4112   defm PDZ : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"), OpNode, v8f64_info>,
4113                           EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
4114
4115   // Define only if AVX512VL feature is present.
4116   let Predicates = [HasVLX] in {
4117     defm PSZ128 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"),
4118                                 OpNode, v4f32x_info>,
4119                                EVEX_V128, EVEX_CD8<32, CD8VF>;
4120     defm PSZ256 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"),
4121                                 OpNode, v8f32x_info>,
4122                                EVEX_V256, EVEX_CD8<32, CD8VF>;
4123     defm PDZ128 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"),
4124                                 OpNode, v2f64x_info>,
4125                                EVEX_V128, VEX_W, EVEX_CD8<64, CD8VF>;
4126     defm PDZ256 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"),
4127                                 OpNode, v4f64x_info>,
4128                                EVEX_V256, VEX_W, EVEX_CD8<64, CD8VF>;
4129   }
4130 }
4131
4132 defm VRSQRT14 : avx512_fp14_p_vl_all<0x4E, "vrsqrt14", X86frsqrt>;
4133 defm VRCP14 : avx512_fp14_p_vl_all<0x4C, "vrcp14", X86frcp>;
4134
4135 def : Pat <(v16f32 (int_x86_avx512_rsqrt14_ps_512 (v16f32 VR512:$src),
4136               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4137            (VRSQRT14PSZr VR512:$src)>;
4138 def : Pat <(v8f64 (int_x86_avx512_rsqrt14_pd_512 (v8f64 VR512:$src),
4139               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4140            (VRSQRT14PDZr VR512:$src)>;
4141
4142 def : Pat <(v16f32 (int_x86_avx512_rcp14_ps_512 (v16f32 VR512:$src),
4143               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4144            (VRCP14PSZr VR512:$src)>;
4145 def : Pat <(v8f64 (int_x86_avx512_rcp14_pd_512 (v8f64 VR512:$src),
4146               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4147            (VRCP14PDZr VR512:$src)>;
4148
4149 /// avx512_fp28_s rcp28ss, rcp28sd, rsqrt28ss, rsqrt28sd
4150 multiclass avx512_fp28_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
4151                             X86MemOperand x86memop> {
4152   let hasSideEffects = 0, Predicates = [HasERI] in {
4153   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4154                (ins RC:$src1, RC:$src2),
4155                !strconcat(OpcodeStr,
4156                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4157   def rrb : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4158                (ins RC:$src1, RC:$src2),
4159                !strconcat(OpcodeStr,
4160                " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
4161                []>, EVEX_4V, EVEX_B;
4162   let mayLoad = 1 in {
4163   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4164                (ins RC:$src1, x86memop:$src2),
4165                !strconcat(OpcodeStr,
4166                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4167   }
4168 }
4169 }
4170
4171 defm VRCP28SS   : avx512_fp28_s<0xCB, "vrcp28ss", FR32X, f32mem>,
4172                   EVEX_CD8<32, CD8VT1>;
4173 defm VRCP28SD   : avx512_fp28_s<0xCB, "vrcp28sd", FR64X, f64mem>,
4174                   VEX_W, EVEX_CD8<64, CD8VT1>;
4175 defm VRSQRT28SS   : avx512_fp28_s<0xCD, "vrsqrt28ss", FR32X, f32mem>,
4176                   EVEX_CD8<32, CD8VT1>;
4177 defm VRSQRT28SD   : avx512_fp28_s<0xCD, "vrsqrt28sd", FR64X, f64mem>,
4178                   VEX_W, EVEX_CD8<64, CD8VT1>;
4179
4180 def : Pat <(v4f32 (int_x86_avx512_rcp28_ss (v4f32 VR128X:$src1),
4181               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1),
4182                    FROUND_NO_EXC)),
4183            (COPY_TO_REGCLASS (VRCP28SSrrb (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4184                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4185
4186 def : Pat <(v2f64 (int_x86_avx512_rcp28_sd (v2f64 VR128X:$src1),
4187               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1),
4188                    FROUND_NO_EXC)),
4189            (COPY_TO_REGCLASS (VRCP28SDrrb (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4190                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4191
4192 def : Pat <(v4f32 (int_x86_avx512_rsqrt28_ss (v4f32 VR128X:$src1),
4193               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1),
4194                    FROUND_NO_EXC)),
4195            (COPY_TO_REGCLASS (VRSQRT28SSrrb (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4196                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4197
4198 def : Pat <(v2f64 (int_x86_avx512_rsqrt28_sd (v2f64 VR128X:$src1),
4199               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1),
4200                    FROUND_NO_EXC)),
4201            (COPY_TO_REGCLASS (VRSQRT28SDrrb (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4202                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4203
4204 /// avx512_fp28_p rcp28ps, rcp28pd, rsqrt28ps, rsqrt28pd
4205
4206 multiclass avx512_fp28_p<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
4207                          SDNode OpNode> {
4208
4209   defm r : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4210                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4211                          (OpNode (_.VT _.RC:$src), (i32 FROUND_CURRENT))>;
4212
4213   defm rb : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4214                         (ins _.RC:$src), OpcodeStr,
4215                         "$src", "$src",
4216                         (OpNode (_.VT _.RC:$src), (i32 FROUND_NO_EXC)), "{sae}">, EVEX_B;
4217
4218   defm m : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4219                          (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4220                          (OpNode (_.FloatVT
4221                              (bitconvert (_.LdFrag addr:$src))), (i32 FROUND_CURRENT))>;
4222
4223   defm mb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4224                          (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4225                          (OpNode (_.FloatVT
4226                                   (X86VBroadcast (_.ScalarLdFrag addr:$src))),
4227                                  (i32 FROUND_CURRENT))>, EVEX_B;
4228 }
4229
4230 multiclass  avx512_eri<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4231    defm PS : avx512_fp28_p<opc, OpcodeStr#"ps", v16f32_info, OpNode>,
4232                      EVEX_CD8<32, CD8VF>;
4233    defm PD : avx512_fp28_p<opc, OpcodeStr#"pd", v8f64_info, OpNode>,
4234                      VEX_W, EVEX_CD8<32, CD8VF>;
4235 }
4236
4237 let Predicates = [HasERI], hasSideEffects = 0 in {
4238
4239  defm VRSQRT28 : avx512_eri<0xCC, "vrsqrt28", X86rsqrt28>, EVEX, EVEX_V512, T8PD;
4240  defm VRCP28   : avx512_eri<0xCA, "vrcp28",   X86rcp28>,   EVEX, EVEX_V512, T8PD;
4241  defm VEXP2    : avx512_eri<0xC8, "vexp2",    X86exp2>,    EVEX, EVEX_V512, T8PD;
4242 }
4243
4244 multiclass avx512_sqrt_packed<bits<8> opc, string OpcodeStr,
4245                               SDNode OpNode, X86VectorVTInfo _>{
4246   defm r: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4247                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4248                          (_.FloatVT (OpNode _.RC:$src))>, EVEX;
4249   let mayLoad = 1 in {
4250     defm m: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4251                            (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4252                            (OpNode (_.FloatVT
4253                              (bitconvert (_.LdFrag addr:$src))))>, EVEX;
4254
4255     defm mb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4256                             (ins _.ScalarMemOp:$src), OpcodeStr,
4257                             "${src}"##_.BroadcastStr, "${src}"##_.BroadcastStr,
4258                             (OpNode (_.FloatVT
4259                               (X86VBroadcast (_.ScalarLdFrag addr:$src))))>,
4260                             EVEX, EVEX_B;
4261   }
4262 }
4263
4264 multiclass avx512_sqrt_scalar<bits<8> opc, string OpcodeStr,
4265                           Intrinsic F32Int, Intrinsic F64Int,
4266                           OpndItins itins_s, OpndItins itins_d> {
4267   def SSZr : SI<opc, MRMSrcReg, (outs FR32X:$dst),
4268                (ins FR32X:$src1, FR32X:$src2),
4269                !strconcat(OpcodeStr,
4270                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4271                       [], itins_s.rr>, XS, EVEX_4V;
4272   let isCodeGenOnly = 1 in
4273   def SSZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4274                (ins VR128X:$src1, VR128X:$src2),
4275                !strconcat(OpcodeStr,
4276                 "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4277                [(set VR128X:$dst,
4278                  (F32Int VR128X:$src1, VR128X:$src2))],
4279                itins_s.rr>, XS, EVEX_4V;
4280   let mayLoad = 1 in {
4281   def SSZm : SI<opc, MRMSrcMem, (outs FR32X:$dst),
4282                (ins FR32X:$src1, f32mem:$src2),
4283                !strconcat(OpcodeStr,
4284                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4285                       [], itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4286   let isCodeGenOnly = 1 in
4287   def SSZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4288                    (ins VR128X:$src1, ssmem:$src2),
4289                    !strconcat(OpcodeStr,
4290                  "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4291                    [(set VR128X:$dst,
4292                      (F32Int VR128X:$src1, sse_load_f32:$src2))],
4293                    itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4294   }
4295   def SDZr : SI<opc, MRMSrcReg, (outs FR64X:$dst),
4296                (ins FR64X:$src1, FR64X:$src2),
4297                !strconcat(OpcodeStr,
4298                           "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4299                       XD, EVEX_4V, VEX_W;
4300   let isCodeGenOnly = 1 in
4301   def SDZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4302                (ins VR128X:$src1, VR128X:$src2),
4303                !strconcat(OpcodeStr,
4304                 "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4305                [(set VR128X:$dst,
4306                  (F64Int VR128X:$src1, VR128X:$src2))],
4307                itins_s.rr>, XD, EVEX_4V, VEX_W;
4308   let mayLoad = 1 in {
4309   def SDZm : SI<opc, MRMSrcMem, (outs FR64X:$dst),
4310                (ins FR64X:$src1, f64mem:$src2),
4311                !strconcat(OpcodeStr,
4312                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4313                XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4314   let isCodeGenOnly = 1 in
4315   def SDZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4316                   (ins VR128X:$src1, sdmem:$src2),
4317                    !strconcat(OpcodeStr,
4318                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4319                   [(set VR128X:$dst,
4320                     (F64Int VR128X:$src1, sse_load_f64:$src2))]>,
4321                   XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4322   }
4323 }
4324
4325 multiclass avx512_sqrt_packed_all<bits<8> opc, string OpcodeStr,
4326                                   SDNode OpNode> {
4327   defm PSZ : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"), OpNode,
4328                                 v16f32_info>,
4329                                 EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
4330   defm PDZ : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"), OpNode,
4331                                 v8f64_info>,
4332                                 EVEX_V512, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4333   // Define only if AVX512VL feature is present.
4334   let Predicates = [HasVLX] in {
4335     defm PSZ128 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"),
4336                                      OpNode, v4f32x_info>,
4337                                      EVEX_V128, PS, EVEX_CD8<32, CD8VF>;
4338     defm PSZ256 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"),
4339                                      OpNode, v8f32x_info>,
4340                                      EVEX_V256, PS, EVEX_CD8<32, CD8VF>;
4341     defm PDZ128 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"),
4342                                      OpNode, v2f64x_info>,
4343                                      EVEX_V128, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4344     defm PDZ256 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"),
4345                                      OpNode, v4f64x_info>,
4346                                      EVEX_V256, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4347   }
4348 }
4349
4350 defm VSQRT : avx512_sqrt_packed_all<0x51, "vsqrt", fsqrt>;
4351
4352 defm VSQRT  : avx512_sqrt_scalar<0x51, "sqrt",
4353                 int_x86_avx512_sqrt_ss, int_x86_avx512_sqrt_sd,
4354                 SSE_SQRTSS, SSE_SQRTSD>;
4355
4356 let Predicates = [HasAVX512] in {
4357   def : Pat<(v16f32 (int_x86_avx512_sqrt_ps_512 (v16f32 VR512:$src1),
4358                     (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_CURRENT)),
4359                    (VSQRTPSZr VR512:$src1)>;
4360   def : Pat<(v8f64 (int_x86_avx512_sqrt_pd_512 (v8f64 VR512:$src1),
4361                     (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_CURRENT)),
4362                    (VSQRTPDZr VR512:$src1)>;
4363
4364   def : Pat<(f32 (fsqrt FR32X:$src)),
4365             (VSQRTSSZr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4366   def : Pat<(f32 (fsqrt (load addr:$src))),
4367             (VSQRTSSZm (f32 (IMPLICIT_DEF)), addr:$src)>,
4368             Requires<[OptForSize]>;
4369   def : Pat<(f64 (fsqrt FR64X:$src)),
4370             (VSQRTSDZr (f64 (IMPLICIT_DEF)), FR64X:$src)>;
4371   def : Pat<(f64 (fsqrt (load addr:$src))),
4372             (VSQRTSDZm (f64 (IMPLICIT_DEF)), addr:$src)>,
4373             Requires<[OptForSize]>;
4374
4375   def : Pat<(f32 (X86frsqrt FR32X:$src)),
4376             (VRSQRT14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4377   def : Pat<(f32 (X86frsqrt (load addr:$src))),
4378             (VRSQRT14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4379             Requires<[OptForSize]>;
4380
4381   def : Pat<(f32 (X86frcp FR32X:$src)),
4382             (VRCP14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4383   def : Pat<(f32 (X86frcp (load addr:$src))),
4384             (VRCP14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4385             Requires<[OptForSize]>;
4386
4387   def : Pat<(int_x86_sse_sqrt_ss VR128X:$src),
4388             (COPY_TO_REGCLASS (VSQRTSSZr (f32 (IMPLICIT_DEF)),
4389                                         (COPY_TO_REGCLASS VR128X:$src, FR32)),
4390                               VR128X)>;
4391   def : Pat<(int_x86_sse_sqrt_ss sse_load_f32:$src),
4392             (VSQRTSSZm_Int (v4f32 (IMPLICIT_DEF)), sse_load_f32:$src)>;
4393
4394   def : Pat<(int_x86_sse2_sqrt_sd VR128X:$src),
4395             (COPY_TO_REGCLASS (VSQRTSDZr (f64 (IMPLICIT_DEF)),
4396                                         (COPY_TO_REGCLASS VR128X:$src, FR64)),
4397                               VR128X)>;
4398   def : Pat<(int_x86_sse2_sqrt_sd sse_load_f64:$src),
4399             (VSQRTSDZm_Int (v2f64 (IMPLICIT_DEF)), sse_load_f64:$src)>;
4400 }
4401
4402
4403 multiclass avx512_fp_unop_rm<bits<8> opcps, bits<8> opcpd, string OpcodeStr,
4404                             X86MemOperand x86memop, RegisterClass RC,
4405                             PatFrag mem_frag32, PatFrag mem_frag64,
4406                             Intrinsic V4F32Int, Intrinsic V2F64Int,
4407                             CD8VForm VForm> {
4408 let ExeDomain = SSEPackedSingle in {
4409   // Intrinsic operation, reg.
4410   // Vector intrinsic operation, reg
4411   def PSr : AVX512AIi8<opcps, MRMSrcReg,
4412                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4413                     !strconcat(OpcodeStr,
4414                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4415                     [(set RC:$dst, (V4F32Int RC:$src1, imm:$src2))]>;
4416
4417   // Vector intrinsic operation, mem
4418   def PSm : AVX512AIi8<opcps, MRMSrcMem,
4419                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4420                     !strconcat(OpcodeStr,
4421                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4422                     [(set RC:$dst,
4423                           (V4F32Int (mem_frag32 addr:$src1),imm:$src2))]>,
4424                     EVEX_CD8<32, VForm>;
4425 } // ExeDomain = SSEPackedSingle
4426
4427 let ExeDomain = SSEPackedDouble in {
4428   // Vector intrinsic operation, reg
4429   def PDr : AVX512AIi8<opcpd, MRMSrcReg,
4430                      (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4431                      !strconcat(OpcodeStr,
4432                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4433                      [(set RC:$dst, (V2F64Int RC:$src1, imm:$src2))]>;
4434
4435   // Vector intrinsic operation, mem
4436   def PDm : AVX512AIi8<opcpd, MRMSrcMem,
4437                      (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4438                      !strconcat(OpcodeStr,
4439                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4440                      [(set RC:$dst,
4441                           (V2F64Int (mem_frag64 addr:$src1),imm:$src2))]>,
4442                      EVEX_CD8<64, VForm>;
4443 } // ExeDomain = SSEPackedDouble
4444 }
4445
4446 multiclass avx512_fp_binop_rm<bits<8> opcss, bits<8> opcsd,
4447                             string OpcodeStr,
4448                             Intrinsic F32Int,
4449                             Intrinsic F64Int> {
4450 let ExeDomain = GenericDomain in {
4451   // Operation, reg.
4452   let hasSideEffects = 0 in
4453   def SSr : AVX512AIi8<opcss, MRMSrcReg,
4454       (outs FR32X:$dst), (ins FR32X:$src1, FR32X:$src2, i32i8imm:$src3),
4455       !strconcat(OpcodeStr,
4456               "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4457       []>;
4458
4459   // Intrinsic operation, reg.
4460   let isCodeGenOnly = 1 in
4461   def SSr_Int : AVX512AIi8<opcss, MRMSrcReg,
4462         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
4463         !strconcat(OpcodeStr,
4464                 "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4465         [(set VR128X:$dst, (F32Int VR128X:$src1, VR128X:$src2, imm:$src3))]>;
4466
4467   // Intrinsic operation, mem.
4468   def SSm : AVX512AIi8<opcss, MRMSrcMem, (outs VR128X:$dst),
4469                      (ins VR128X:$src1, ssmem:$src2, i32i8imm:$src3),
4470                      !strconcat(OpcodeStr,
4471                    "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4472                      [(set VR128X:$dst, (F32Int VR128X:$src1,
4473                                          sse_load_f32:$src2, imm:$src3))]>,
4474                      EVEX_CD8<32, CD8VT1>;
4475
4476   // Operation, reg.
4477   let hasSideEffects = 0 in
4478   def SDr : AVX512AIi8<opcsd, MRMSrcReg,
4479         (outs FR64X:$dst), (ins FR64X:$src1, FR64X:$src2, i32i8imm:$src3),
4480         !strconcat(OpcodeStr,
4481                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4482         []>, VEX_W;
4483
4484   // Intrinsic operation, reg.
4485   let isCodeGenOnly = 1 in
4486   def SDr_Int : AVX512AIi8<opcsd, MRMSrcReg,
4487         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
4488         !strconcat(OpcodeStr,
4489                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4490         [(set VR128X:$dst, (F64Int VR128X:$src1, VR128X:$src2, imm:$src3))]>,
4491         VEX_W;
4492
4493   // Intrinsic operation, mem.
4494   def SDm : AVX512AIi8<opcsd, MRMSrcMem,
4495         (outs VR128X:$dst), (ins VR128X:$src1, sdmem:$src2, i32i8imm:$src3),
4496         !strconcat(OpcodeStr,
4497                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4498         [(set VR128X:$dst,
4499               (F64Int VR128X:$src1, sse_load_f64:$src2, imm:$src3))]>,
4500         VEX_W, EVEX_CD8<64, CD8VT1>;
4501 } // ExeDomain = GenericDomain
4502 }
4503
4504 multiclass avx512_rndscale<bits<8> opc, string OpcodeStr,
4505                             X86MemOperand x86memop, RegisterClass RC,
4506                             PatFrag mem_frag, Domain d> {
4507 let ExeDomain = d in {
4508   // Intrinsic operation, reg.
4509   // Vector intrinsic operation, reg
4510   def r : AVX512AIi8<opc, MRMSrcReg,
4511                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4512                     !strconcat(OpcodeStr,
4513                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4514                     []>, EVEX;
4515
4516   // Vector intrinsic operation, mem
4517   def m : AVX512AIi8<opc, MRMSrcMem,
4518                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4519                     !strconcat(OpcodeStr,
4520                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4521                     []>, EVEX;
4522 } // ExeDomain
4523 }
4524
4525
4526 defm VRNDSCALEPSZ : avx512_rndscale<0x08, "vrndscaleps", f512mem, VR512,
4527                                 memopv16f32, SSEPackedSingle>, EVEX_V512,
4528                                 EVEX_CD8<32, CD8VF>;
4529
4530 def : Pat<(v16f32 (int_x86_avx512_mask_rndscale_ps_512 (v16f32 VR512:$src1),
4531                    imm:$src2, (v16f32 VR512:$src1), (i16 -1),
4532                    FROUND_CURRENT)),
4533                    (VRNDSCALEPSZr VR512:$src1, imm:$src2)>;
4534
4535
4536 defm VRNDSCALEPDZ : avx512_rndscale<0x09, "vrndscalepd", f512mem, VR512,
4537                                 memopv8f64, SSEPackedDouble>, EVEX_V512,
4538                                 VEX_W, EVEX_CD8<64, CD8VF>;
4539
4540 def : Pat<(v8f64 (int_x86_avx512_mask_rndscale_pd_512 (v8f64 VR512:$src1),
4541                   imm:$src2, (v8f64 VR512:$src1), (i8 -1),
4542                   FROUND_CURRENT)),
4543                    (VRNDSCALEPDZr VR512:$src1, imm:$src2)>;
4544
4545 multiclass avx512_rndscale_scalar<bits<8> opc, string OpcodeStr,
4546                      Operand x86memop, RegisterClass RC, Domain d> {
4547 let ExeDomain = d in {
4548   def r : AVX512AIi8<opc, MRMSrcReg,
4549                     (outs RC:$dst), (ins RC:$src1, RC:$src2, i32i8imm:$src3),
4550                     !strconcat(OpcodeStr,
4551                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4552                     []>, EVEX_4V;
4553
4554   def m : AVX512AIi8<opc, MRMSrcMem,
4555                     (outs RC:$dst), (ins RC:$src1, x86memop:$src2,  i32i8imm:$src3),
4556                     !strconcat(OpcodeStr,
4557                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4558                     []>, EVEX_4V;
4559 } // ExeDomain
4560 }
4561
4562 defm VRNDSCALESS : avx512_rndscale_scalar<0x0A, "vrndscaless", ssmem, FR32X,
4563                                 SSEPackedSingle>, EVEX_CD8<32, CD8VT1>;
4564
4565 defm VRNDSCALESD : avx512_rndscale_scalar<0x0B, "vrndscalesd", sdmem, FR64X,
4566                                 SSEPackedDouble>, EVEX_CD8<64, CD8VT1>;
4567
4568 def : Pat<(ffloor FR32X:$src),
4569           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x1))>;
4570 def : Pat<(f64 (ffloor FR64X:$src)),
4571           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x1))>;
4572 def : Pat<(f32 (fnearbyint FR32X:$src)),
4573           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0xC))>;
4574 def : Pat<(f64 (fnearbyint FR64X:$src)),
4575           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0xC))>;
4576 def : Pat<(f32 (fceil FR32X:$src)),
4577           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x2))>;
4578 def : Pat<(f64 (fceil FR64X:$src)),
4579           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x2))>;
4580 def : Pat<(f32 (frint FR32X:$src)),
4581           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x4))>;
4582 def : Pat<(f64 (frint FR64X:$src)),
4583           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x4))>;
4584 def : Pat<(f32 (ftrunc FR32X:$src)),
4585           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x3))>;
4586 def : Pat<(f64 (ftrunc FR64X:$src)),
4587           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x3))>;
4588
4589 def : Pat<(v16f32 (ffloor VR512:$src)),
4590           (VRNDSCALEPSZr VR512:$src, (i32 0x1))>;
4591 def : Pat<(v16f32 (fnearbyint VR512:$src)),
4592           (VRNDSCALEPSZr VR512:$src, (i32 0xC))>;
4593 def : Pat<(v16f32 (fceil VR512:$src)),
4594           (VRNDSCALEPSZr VR512:$src, (i32 0x2))>;
4595 def : Pat<(v16f32 (frint VR512:$src)),
4596           (VRNDSCALEPSZr VR512:$src, (i32 0x4))>;
4597 def : Pat<(v16f32 (ftrunc VR512:$src)),
4598           (VRNDSCALEPSZr VR512:$src, (i32 0x3))>;
4599
4600 def : Pat<(v8f64 (ffloor VR512:$src)),
4601           (VRNDSCALEPDZr VR512:$src, (i32 0x1))>;
4602 def : Pat<(v8f64 (fnearbyint VR512:$src)),
4603           (VRNDSCALEPDZr VR512:$src, (i32 0xC))>;
4604 def : Pat<(v8f64 (fceil VR512:$src)),
4605           (VRNDSCALEPDZr VR512:$src, (i32 0x2))>;
4606 def : Pat<(v8f64 (frint VR512:$src)),
4607           (VRNDSCALEPDZr VR512:$src, (i32 0x4))>;
4608 def : Pat<(v8f64 (ftrunc VR512:$src)),
4609           (VRNDSCALEPDZr VR512:$src, (i32 0x3))>;
4610
4611 //-------------------------------------------------
4612 // Integer truncate and extend operations
4613 //-------------------------------------------------
4614
4615 multiclass avx512_trunc_sat<bits<8> opc, string OpcodeStr,
4616                           RegisterClass dstRC, RegisterClass srcRC,
4617                           RegisterClass KRC, X86MemOperand x86memop> {
4618   def rr : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4619                (ins srcRC:$src),
4620                !strconcat(OpcodeStr," \t{$src, $dst|$dst, $src}"),
4621                []>, EVEX;
4622
4623   def rrk : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4624                (ins KRC:$mask, srcRC:$src),
4625                !strconcat(OpcodeStr,
4626                  " \t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
4627                []>, EVEX, EVEX_K;
4628
4629   def rrkz : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4630                (ins KRC:$mask, srcRC:$src),
4631                !strconcat(OpcodeStr,
4632                  " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
4633                []>, EVEX, EVEX_KZ;
4634
4635   def mr : AVX512XS8I<opc, MRMDestMem, (outs), (ins x86memop:$dst, srcRC:$src),
4636                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4637                []>, EVEX;
4638
4639   def mrk : AVX512XS8I<opc, MRMDestMem, (outs),
4640                (ins x86memop:$dst, KRC:$mask, srcRC:$src),
4641                !strconcat(OpcodeStr, " \t{$src, $dst {${mask}}|${dst} {${mask}}, $src}"),
4642                []>, EVEX, EVEX_K;
4643
4644 }
4645 defm VPMOVQB    : avx512_trunc_sat<0x32, "vpmovqb",   VR128X, VR512, VK8WM,
4646                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4647 defm VPMOVSQB   : avx512_trunc_sat<0x22, "vpmovsqb",  VR128X, VR512, VK8WM,
4648                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4649 defm VPMOVUSQB  : avx512_trunc_sat<0x12, "vpmovusqb", VR128X, VR512, VK8WM,
4650                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4651 defm VPMOVQW    : avx512_trunc_sat<0x34, "vpmovqw",   VR128X, VR512, VK8WM,
4652                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4653 defm VPMOVSQW   : avx512_trunc_sat<0x24, "vpmovsqw",  VR128X, VR512, VK8WM,
4654                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4655 defm VPMOVUSQW  : avx512_trunc_sat<0x14, "vpmovusqw", VR128X, VR512, VK8WM,
4656                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4657 defm VPMOVQD    : avx512_trunc_sat<0x35, "vpmovqd",   VR256X, VR512, VK8WM,
4658                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4659 defm VPMOVSQD   : avx512_trunc_sat<0x25, "vpmovsqd",  VR256X, VR512, VK8WM,
4660                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4661 defm VPMOVUSQD  : avx512_trunc_sat<0x15, "vpmovusqd", VR256X, VR512, VK8WM,
4662                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4663 defm VPMOVDW    : avx512_trunc_sat<0x33, "vpmovdw",   VR256X, VR512, VK16WM,
4664                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4665 defm VPMOVSDW   : avx512_trunc_sat<0x23, "vpmovsdw",  VR256X, VR512, VK16WM,
4666                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4667 defm VPMOVUSDW  : avx512_trunc_sat<0x13, "vpmovusdw", VR256X, VR512, VK16WM,
4668                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4669 defm VPMOVDB    : avx512_trunc_sat<0x31, "vpmovdb",   VR128X, VR512, VK16WM,
4670                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4671 defm VPMOVSDB   : avx512_trunc_sat<0x21, "vpmovsdb",  VR128X, VR512, VK16WM,
4672                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4673 defm VPMOVUSDB  : avx512_trunc_sat<0x11, "vpmovusdb", VR128X, VR512, VK16WM,
4674                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4675
4676 def : Pat<(v16i8  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQBrr  VR512:$src)>;
4677 def : Pat<(v8i16  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQWrr  VR512:$src)>;
4678 def : Pat<(v16i16 (X86vtrunc (v16i32 VR512:$src))), (VPMOVDWrr  VR512:$src)>;
4679 def : Pat<(v16i8  (X86vtrunc (v16i32 VR512:$src))), (VPMOVDBrr  VR512:$src)>;
4680 def : Pat<(v8i32  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQDrr  VR512:$src)>;
4681
4682 def : Pat<(v16i8  (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4683                   (VPMOVDBrrkz VK16WM:$mask, VR512:$src)>;
4684 def : Pat<(v16i16 (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4685                   (VPMOVDWrrkz VK16WM:$mask, VR512:$src)>;
4686 def : Pat<(v8i16  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4687                   (VPMOVQWrrkz  VK8WM:$mask, VR512:$src)>;
4688 def : Pat<(v8i32  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4689                   (VPMOVQDrrkz  VK8WM:$mask, VR512:$src)>;
4690
4691
4692 multiclass avx512_extend<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4693                       RegisterClass DstRC, RegisterClass SrcRC, SDNode OpNode,
4694                       PatFrag mem_frag, X86MemOperand x86memop,
4695                       ValueType OpVT, ValueType InVT> {
4696
4697   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4698               (ins SrcRC:$src),
4699               !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4700               [(set DstRC:$dst, (OpVT (OpNode (InVT SrcRC:$src))))]>, EVEX;
4701
4702   def rrk : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4703               (ins KRC:$mask, SrcRC:$src),
4704               !strconcat(OpcodeStr, " \t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4705               []>, EVEX, EVEX_K;
4706
4707   def rrkz : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4708               (ins KRC:$mask, SrcRC:$src),
4709               !strconcat(OpcodeStr, " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4710               []>, EVEX, EVEX_KZ;
4711
4712   let mayLoad = 1 in {
4713     def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4714               (ins x86memop:$src),
4715               !strconcat(OpcodeStr," \t{$src, $dst|$dst, $src}"),
4716               [(set DstRC:$dst,
4717                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))]>,
4718               EVEX;
4719
4720     def rmk : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4721               (ins KRC:$mask, x86memop:$src),
4722               !strconcat(OpcodeStr," \t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4723               []>,
4724               EVEX, EVEX_K;
4725
4726     def rmkz : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4727               (ins KRC:$mask, x86memop:$src),
4728               !strconcat(OpcodeStr," \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4729               []>,
4730               EVEX, EVEX_KZ;
4731   }
4732 }
4733
4734 defm VPMOVZXBDZ: avx512_extend<0x31, "vpmovzxbd", VK16WM, VR512, VR128X, X86vzext,
4735                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4736                              EVEX_CD8<8, CD8VQ>;
4737 defm VPMOVZXBQZ: avx512_extend<0x32, "vpmovzxbq", VK8WM, VR512, VR128X, X86vzext,
4738                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4739                              EVEX_CD8<8, CD8VO>;
4740 defm VPMOVZXWDZ: avx512_extend<0x33, "vpmovzxwd", VK16WM, VR512, VR256X, X86vzext,
4741                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4742                              EVEX_CD8<16, CD8VH>;
4743 defm VPMOVZXWQZ: avx512_extend<0x34, "vpmovzxwq", VK8WM, VR512, VR128X, X86vzext,
4744                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4745                              EVEX_CD8<16, CD8VQ>;
4746 defm VPMOVZXDQZ: avx512_extend<0x35, "vpmovzxdq", VK8WM, VR512, VR256X, X86vzext,
4747                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4748                              EVEX_CD8<32, CD8VH>;
4749
4750 defm VPMOVSXBDZ: avx512_extend<0x21, "vpmovsxbd", VK16WM, VR512, VR128X, X86vsext,
4751                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4752                              EVEX_CD8<8, CD8VQ>;
4753 defm VPMOVSXBQZ: avx512_extend<0x22, "vpmovsxbq", VK8WM, VR512, VR128X, X86vsext,
4754                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4755                              EVEX_CD8<8, CD8VO>;
4756 defm VPMOVSXWDZ: avx512_extend<0x23, "vpmovsxwd", VK16WM, VR512, VR256X, X86vsext,
4757                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4758                              EVEX_CD8<16, CD8VH>;
4759 defm VPMOVSXWQZ: avx512_extend<0x24, "vpmovsxwq", VK8WM, VR512, VR128X, X86vsext,
4760                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4761                              EVEX_CD8<16, CD8VQ>;
4762 defm VPMOVSXDQZ: avx512_extend<0x25, "vpmovsxdq", VK8WM, VR512, VR256X, X86vsext,
4763                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4764                              EVEX_CD8<32, CD8VH>;
4765
4766 //===----------------------------------------------------------------------===//
4767 // GATHER - SCATTER Operations
4768
4769 multiclass avx512_gather<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4770                        RegisterClass RC, X86MemOperand memop> {
4771 let mayLoad = 1,
4772   Constraints = "@earlyclobber $dst, $src1 = $dst, $mask = $mask_wb" in
4773   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst, KRC:$mask_wb),
4774             (ins RC:$src1, KRC:$mask, memop:$src2),
4775             !strconcat(OpcodeStr,
4776             " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4777             []>, EVEX, EVEX_K;
4778 }
4779
4780 let ExeDomain = SSEPackedDouble in {
4781 defm VGATHERDPDZ : avx512_gather<0x92, "vgatherdpd", VK8WM, VR512, vy64xmem>,
4782                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4783 defm VGATHERQPDZ : avx512_gather<0x93, "vgatherqpd", VK8WM, VR512, vz64mem>,
4784                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4785 }
4786
4787 let ExeDomain = SSEPackedSingle in {
4788 defm VGATHERDPSZ : avx512_gather<0x92, "vgatherdps", VK16WM, VR512, vz32mem>,
4789                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4790 defm VGATHERQPSZ : avx512_gather<0x93, "vgatherqps", VK8WM, VR256X, vz64mem>,
4791                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4792 }
4793
4794 defm VPGATHERDQZ : avx512_gather<0x90, "vpgatherdq", VK8WM, VR512,  vy64xmem>,
4795                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4796 defm VPGATHERDDZ : avx512_gather<0x90, "vpgatherdd", VK16WM, VR512, vz32mem>,
4797                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4798
4799 defm VPGATHERQQZ : avx512_gather<0x91, "vpgatherqq", VK8WM, VR512,  vz64mem>,
4800                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4801 defm VPGATHERQDZ : avx512_gather<0x91, "vpgatherqd", VK8WM, VR256X,  vz64mem>,
4802                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4803
4804 multiclass avx512_scatter<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4805                        RegisterClass RC, X86MemOperand memop> {
4806 let mayStore = 1, Constraints = "$mask = $mask_wb" in
4807   def mr  : AVX5128I<opc, MRMDestMem, (outs KRC:$mask_wb),
4808             (ins memop:$dst, KRC:$mask, RC:$src2),
4809             !strconcat(OpcodeStr,
4810             " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4811             []>, EVEX, EVEX_K;
4812 }
4813
4814 let ExeDomain = SSEPackedDouble in {
4815 defm VSCATTERDPDZ : avx512_scatter<0xA2, "vscatterdpd", VK8WM, VR512, vy64xmem>,
4816                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4817 defm VSCATTERQPDZ : avx512_scatter<0xA3, "vscatterqpd", VK8WM, VR512, vz64mem>,
4818                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4819 }
4820
4821 let ExeDomain = SSEPackedSingle in {
4822 defm VSCATTERDPSZ : avx512_scatter<0xA2, "vscatterdps", VK16WM, VR512, vz32mem>,
4823                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4824 defm VSCATTERQPSZ : avx512_scatter<0xA3, "vscatterqps", VK8WM, VR256X, vz64mem>,
4825                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4826 }
4827
4828 defm VPSCATTERDQZ : avx512_scatter<0xA0, "vpscatterdq", VK8WM, VR512, vy64xmem>,
4829                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4830 defm VPSCATTERDDZ : avx512_scatter<0xA0, "vpscatterdd", VK16WM, VR512, vz32mem>,
4831                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4832
4833 defm VPSCATTERQQZ : avx512_scatter<0xA1, "vpscatterqq", VK8WM, VR512, vz64mem>,
4834                                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4835 defm VPSCATTERQDZ : avx512_scatter<0xA1, "vpscatterqd", VK8WM, VR256X, vz64mem>,
4836                                   EVEX_V512, EVEX_CD8<32, CD8VT1>;
4837
4838 // prefetch
4839 multiclass avx512_gather_scatter_prefetch<bits<8> opc, Format F, string OpcodeStr,
4840                        RegisterClass KRC, X86MemOperand memop> {
4841   let Predicates = [HasPFI], hasSideEffects = 1 in
4842   def m  : AVX5128I<opc, F, (outs), (ins KRC:$mask, memop:$src),
4843             !strconcat(OpcodeStr, " \t{$src {${mask}}|{${mask}}, $src}"),
4844             []>, EVEX, EVEX_K;
4845 }
4846
4847 defm VGATHERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dps",
4848                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4849
4850 defm VGATHERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qps",
4851                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4852
4853 defm VGATHERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dpd",
4854                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4855
4856 defm VGATHERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qpd",
4857                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4858
4859 defm VGATHERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dps",
4860                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4861
4862 defm VGATHERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qps",
4863                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4864
4865 defm VGATHERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dpd",
4866                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4867
4868 defm VGATHERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qpd",
4869                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4870
4871 defm VSCATTERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dps",
4872                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4873
4874 defm VSCATTERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qps",
4875                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4876
4877 defm VSCATTERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dpd",
4878                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4879
4880 defm VSCATTERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qpd",
4881                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4882
4883 defm VSCATTERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dps",
4884                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4885
4886 defm VSCATTERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qps",
4887                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4888
4889 defm VSCATTERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dpd",
4890                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4891
4892 defm VSCATTERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qpd",
4893                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4894 //===----------------------------------------------------------------------===//
4895 // VSHUFPS - VSHUFPD Operations
4896
4897 multiclass avx512_shufp<RegisterClass RC, X86MemOperand x86memop,
4898                       ValueType vt, string OpcodeStr, PatFrag mem_frag,
4899                       Domain d> {
4900   def rmi : AVX512PIi8<0xC6, MRMSrcMem, (outs RC:$dst),
4901                    (ins RC:$src1, x86memop:$src2, i8imm:$src3),
4902                    !strconcat(OpcodeStr,
4903                    " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4904                    [(set RC:$dst, (vt (X86Shufp RC:$src1, (mem_frag addr:$src2),
4905                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
4906                    EVEX_4V, Sched<[WriteShuffleLd, ReadAfterLd]>;
4907   def rri : AVX512PIi8<0xC6, MRMSrcReg, (outs RC:$dst),
4908                    (ins RC:$src1, RC:$src2, i8imm:$src3),
4909                    !strconcat(OpcodeStr,
4910                    " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4911                    [(set RC:$dst, (vt (X86Shufp RC:$src1, RC:$src2,
4912                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
4913                    EVEX_4V, Sched<[WriteShuffle]>;
4914 }
4915
4916 defm VSHUFPSZ  : avx512_shufp<VR512, f512mem, v16f32, "vshufps", memopv16f32,
4917                   SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
4918 defm VSHUFPDZ  : avx512_shufp<VR512, f512mem, v8f64, "vshufpd", memopv8f64,
4919                   SSEPackedDouble>, PD, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4920
4921 def : Pat<(v16i32 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
4922           (VSHUFPSZrri VR512:$src1, VR512:$src2, imm:$imm)>;
4923 def : Pat<(v16i32 (X86Shufp VR512:$src1,
4924                     (memopv16i32 addr:$src2), (i8 imm:$imm))),
4925           (VSHUFPSZrmi VR512:$src1, addr:$src2, imm:$imm)>;
4926
4927 def : Pat<(v8i64 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
4928           (VSHUFPDZrri VR512:$src1, VR512:$src2, imm:$imm)>;
4929 def : Pat<(v8i64 (X86Shufp VR512:$src1,
4930                             (memopv8i64 addr:$src2), (i8 imm:$imm))),
4931           (VSHUFPDZrmi VR512:$src1, addr:$src2, imm:$imm)>;
4932
4933 multiclass avx512_valign<X86VectorVTInfo _> {
4934   defm rri : AVX512_maskable<0x03, MRMSrcReg, _, (outs _.RC:$dst),
4935                      (ins _.RC:$src1, _.RC:$src2, i8imm:$src3),
4936                      "valign"##_.Suffix,
4937                      "$src3, $src2, $src1", "$src1, $src2, $src3",
4938                      (_.VT (X86VAlign _.RC:$src2, _.RC:$src1,
4939                                       (i8 imm:$src3)))>,
4940              AVX512AIi8Base, EVEX_4V;
4941
4942   // Also match valign of packed floats.
4943   def : Pat<(_.FloatVT (X86VAlign _.RC:$src1, _.RC:$src2, (i8 imm:$imm))),
4944             (!cast<Instruction>(NAME##rri) _.RC:$src2, _.RC:$src1, imm:$imm)>;
4945
4946   let mayLoad = 1 in
4947   def rmi : AVX512AIi8<0x03, MRMSrcMem, (outs _.RC:$dst),
4948                      (ins _.RC:$src1, _.MemOp:$src2, i8imm:$src3),
4949                      !strconcat("valign"##_.Suffix,
4950                      " \t{$src3, $src2, $src1, $dst|"
4951                          "$dst, $src1, $src2, $src3}"),
4952                      []>, EVEX_4V;
4953 }
4954 defm VALIGND : avx512_valign<v16i32_info>, EVEX_V512, EVEX_CD8<32, CD8VF>;
4955 defm VALIGNQ : avx512_valign<v8i64_info>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4956
4957 // Helper fragments to match sext vXi1 to vXiY.
4958 def v16i1sextv16i32  : PatLeaf<(v16i32 (X86vsrai VR512:$src, (i8 31)))>;
4959 def v8i1sextv8i64  : PatLeaf<(v8i64 (X86vsrai VR512:$src, (i8 63)))>;
4960
4961 multiclass avx512_vpabs<bits<8> opc, string OpcodeStr, ValueType OpVT,
4962                         RegisterClass KRC, RegisterClass RC,
4963                         X86MemOperand x86memop, X86MemOperand x86scalar_mop,
4964                         string BrdcstStr> {
4965   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
4966             !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4967             []>, EVEX;
4968   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
4969              !strconcat(OpcodeStr, " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
4970              []>, EVEX, EVEX_K;
4971   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
4972               !strconcat(OpcodeStr,
4973                          " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4974               []>, EVEX, EVEX_KZ;
4975   let mayLoad = 1 in {
4976     def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4977               (ins x86memop:$src),
4978               !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4979               []>, EVEX;
4980     def rmk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4981                (ins KRC:$mask, x86memop:$src),
4982                !strconcat(OpcodeStr,
4983                           " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
4984                []>, EVEX, EVEX_K;
4985     def rmkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4986                 (ins KRC:$mask, x86memop:$src),
4987                 !strconcat(OpcodeStr,
4988                            " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4989                 []>, EVEX, EVEX_KZ;
4990     def rmb : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4991                (ins x86scalar_mop:$src),
4992                !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4993                           ", $dst|$dst, ${src}", BrdcstStr, "}"),
4994                []>, EVEX, EVEX_B;
4995     def rmbk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4996                 (ins KRC:$mask, x86scalar_mop:$src),
4997                 !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4998                            ", $dst {${mask}}|$dst {${mask}}, ${src}", BrdcstStr, "}"),
4999                 []>, EVEX, EVEX_B, EVEX_K;
5000     def rmbkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5001                  (ins KRC:$mask, x86scalar_mop:$src),
5002                  !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
5003                             ", $dst {${mask}} {z}|$dst {${mask}} {z}, ${src}",
5004                             BrdcstStr, "}"),
5005                  []>, EVEX, EVEX_B, EVEX_KZ;
5006   }
5007 }
5008
5009 defm VPABSDZ : avx512_vpabs<0x1E, "vpabsd", v16i32, VK16WM, VR512,
5010                            i512mem, i32mem, "{1to16}">, EVEX_V512,
5011                            EVEX_CD8<32, CD8VF>;
5012 defm VPABSQZ : avx512_vpabs<0x1F, "vpabsq", v8i64, VK8WM, VR512,
5013                            i512mem, i64mem, "{1to8}">, EVEX_V512, VEX_W,
5014                            EVEX_CD8<64, CD8VF>;
5015
5016 def : Pat<(xor
5017           (bc_v16i32 (v16i1sextv16i32)),
5018           (bc_v16i32 (add (v16i32 VR512:$src), (v16i1sextv16i32)))),
5019           (VPABSDZrr VR512:$src)>;
5020 def : Pat<(xor
5021           (bc_v8i64 (v8i1sextv8i64)),
5022           (bc_v8i64 (add (v8i64 VR512:$src), (v8i1sextv8i64)))),
5023           (VPABSQZrr VR512:$src)>;
5024
5025 def : Pat<(v16i32 (int_x86_avx512_mask_pabs_d_512 (v16i32 VR512:$src),
5026                    (v16i32 immAllZerosV), (i16 -1))),
5027           (VPABSDZrr VR512:$src)>;
5028 def : Pat<(v8i64 (int_x86_avx512_mask_pabs_q_512 (v8i64 VR512:$src),
5029                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
5030           (VPABSQZrr VR512:$src)>;
5031
5032 multiclass avx512_conflict<bits<8> opc, string OpcodeStr,
5033                         RegisterClass RC, RegisterClass KRC,
5034                         X86MemOperand x86memop,
5035                         X86MemOperand x86scalar_mop, string BrdcstStr> {
5036   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5037        (ins RC:$src),
5038        !strconcat(OpcodeStr, " \t{$src, ${dst} |${dst}, $src}"),
5039        []>, EVEX;
5040   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5041        (ins x86memop:$src),
5042        !strconcat(OpcodeStr, " \t{$src, ${dst}|${dst}, $src}"),
5043        []>, EVEX;
5044   def rmb : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5045        (ins x86scalar_mop:$src),
5046        !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
5047                   ", ${dst}|${dst}, ${src}", BrdcstStr, "}"),
5048        []>, EVEX, EVEX_B;
5049   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5050        (ins KRC:$mask, RC:$src),
5051        !strconcat(OpcodeStr,
5052                   " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
5053        []>, EVEX, EVEX_KZ;
5054   def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5055        (ins KRC:$mask, x86memop:$src),
5056        !strconcat(OpcodeStr,
5057                   " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
5058        []>, EVEX, EVEX_KZ;
5059   def rmbkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5060        (ins KRC:$mask, x86scalar_mop:$src),
5061        !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
5062                   ", ${dst} {${mask}} {z}|${dst} {${mask}} {z}, ${src}",
5063                   BrdcstStr, "}"),
5064        []>, EVEX, EVEX_KZ, EVEX_B;
5065
5066   let Constraints = "$src1 = $dst" in {
5067   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5068        (ins RC:$src1, KRC:$mask, RC:$src2),
5069        !strconcat(OpcodeStr,
5070                   " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
5071        []>, EVEX, EVEX_K;
5072   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5073        (ins RC:$src1, KRC:$mask, x86memop:$src2),
5074        !strconcat(OpcodeStr,
5075                   " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
5076        []>, EVEX, EVEX_K;
5077   def rmbk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5078        (ins RC:$src1, KRC:$mask, x86scalar_mop:$src2),
5079        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
5080                   ", ${dst} {${mask}}|${dst} {${mask}}, ${src2}", BrdcstStr, "}"),
5081        []>, EVEX, EVEX_K, EVEX_B;
5082    }
5083 }
5084
5085 let Predicates = [HasCDI] in {
5086 defm VPCONFLICTD : avx512_conflict<0xC4, "vpconflictd", VR512, VK16WM,
5087                     i512mem, i32mem, "{1to16}">,
5088                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5089
5090
5091 defm VPCONFLICTQ : avx512_conflict<0xC4, "vpconflictq", VR512, VK8WM,
5092                     i512mem, i64mem, "{1to8}">,
5093                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5094
5095 }
5096
5097 def : Pat<(int_x86_avx512_mask_conflict_d_512 VR512:$src2, VR512:$src1,
5098                                               GR16:$mask),
5099           (VPCONFLICTDrrk VR512:$src1,
5100            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5101
5102 def : Pat<(int_x86_avx512_mask_conflict_q_512 VR512:$src2, VR512:$src1,
5103                                               GR8:$mask),
5104           (VPCONFLICTQrrk VR512:$src1,
5105            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5106
5107 let Predicates = [HasCDI] in {
5108 defm VPLZCNTD : avx512_conflict<0x44, "vplzcntd", VR512, VK16WM,
5109                     i512mem, i32mem, "{1to16}">,
5110                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5111
5112
5113 defm VPLZCNTQ : avx512_conflict<0x44, "vplzcntq", VR512, VK8WM,
5114                     i512mem, i64mem, "{1to8}">,
5115                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5116
5117 }
5118
5119 def : Pat<(int_x86_avx512_mask_lzcnt_d_512 VR512:$src2, VR512:$src1,
5120                                               GR16:$mask),
5121           (VPLZCNTDrrk VR512:$src1,
5122            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5123
5124 def : Pat<(int_x86_avx512_mask_lzcnt_q_512 VR512:$src2, VR512:$src1,
5125                                               GR8:$mask),
5126           (VPLZCNTQrrk VR512:$src1,
5127            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5128
5129 def : Pat<(v16i32 (ctlz (memopv16i32 addr:$src))),
5130           (VPLZCNTDrm addr:$src)>;
5131 def : Pat<(v16i32 (ctlz (v16i32 VR512:$src))),
5132           (VPLZCNTDrr VR512:$src)>;
5133 def : Pat<(v8i64 (ctlz (memopv8i64 addr:$src))),
5134           (VPLZCNTQrm addr:$src)>;
5135 def : Pat<(v8i64 (ctlz (v8i64 VR512:$src))),
5136           (VPLZCNTQrr VR512:$src)>;
5137
5138 def : Pat<(store (i1 -1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5139 def : Pat<(store (i1  1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5140 def : Pat<(store (i1  0), addr:$dst), (MOV8mi addr:$dst, (i8 0))>;
5141
5142 def : Pat<(store VK1:$src, addr:$dst),
5143           (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK1:$src, VK16))>;
5144
5145 def truncstorei1 : PatFrag<(ops node:$val, node:$ptr),
5146                            (truncstore node:$val, node:$ptr), [{
5147   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
5148 }]>;
5149
5150 def : Pat<(truncstorei1 GR8:$src, addr:$dst),
5151           (MOV8mr addr:$dst, GR8:$src)>;
5152
5153 multiclass cvt_by_vec_width<bits<8> opc, X86VectorVTInfo Vec, string OpcodeStr > {
5154 def rr : AVX512XS8I<opc, MRMDestReg, (outs Vec.RC:$dst), (ins Vec.KRC:$src),
5155                   !strconcat(OpcodeStr##Vec.Suffix, " \t{$src, $dst|$dst, $src}"),
5156                   [(set Vec.RC:$dst, (Vec.VT (X86vsext Vec.KRC:$src)))]>, EVEX;
5157 }
5158
5159 multiclass cvt_mask_by_elt_width<bits<8> opc, AVX512VLVectorVTInfo VTInfo,
5160                                  string OpcodeStr, Predicate prd> {
5161 let Predicates = [prd] in
5162   defm Z : cvt_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
5163
5164   let Predicates = [prd, HasVLX] in {
5165     defm Z256 : cvt_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
5166     defm Z128 : cvt_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
5167   }
5168 }
5169
5170 multiclass avx512_convert_mask_to_vector<string OpcodeStr> {
5171   defm NAME##B : cvt_mask_by_elt_width<0x28, avx512vl_i8_info,  OpcodeStr,
5172                                        HasBWI>;
5173   defm NAME##W : cvt_mask_by_elt_width<0x28, avx512vl_i16_info, OpcodeStr,
5174                                        HasBWI>, VEX_W;
5175   defm NAME##D : cvt_mask_by_elt_width<0x38, avx512vl_i32_info, OpcodeStr,
5176                                        HasDQI>;
5177   defm NAME##Q : cvt_mask_by_elt_width<0x38, avx512vl_i64_info, OpcodeStr,
5178                                        HasDQI>, VEX_W;
5179 }
5180
5181 defm VPMOVM2 : avx512_convert_mask_to_vector<"vpmovm2">;