lib/Target/X86/X86ISelSimple.cpp

   1 //===-- InstSelectSimple.cpp - A simple instruction selector for x86 ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a simple peephole instruction selector for the x86 target
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "X86.h"
  15 #include "X86InstrBuilder.h"
  16 #include "X86InstrInfo.h"
  17 #include "llvm/Constants.h"
  18 #include "llvm/DerivedTypes.h"
  19 #include "llvm/Function.h"
  20 #include "llvm/Instructions.h"
  21 #include "llvm/IntrinsicLowering.h"
  22 #include "llvm/Pass.h"
  23 #include "llvm/CodeGen/MachineConstantPool.h"
  24 #include "llvm/CodeGen/MachineFrameInfo.h"
  25 #include "llvm/CodeGen/MachineFunction.h"
  26 #include "llvm/CodeGen/SSARegMap.h"
  27 #include "llvm/Target/MRegisterInfo.h"
  28 #include "llvm/Target/TargetMachine.h"
  29 #include "llvm/Support/GetElementPtrTypeIterator.h"
  30 #include "llvm/Support/InstVisitor.h"
  31 #include "llvm/Support/CFG.h"
  32 #include "Support/Statistic.h"
  33 using namespace llvm;
  34
  35 namespace {
  36   Statistic<>
  37   NumFPKill("x86-codegen", "Number of FP_REG_KILL instructions added");
  38 }
  39
  40 namespace {
  41   struct ISel : public FunctionPass, InstVisitor<ISel> {
  42     TargetMachine &TM;
  43     MachineFunction *F;                 // The function we are compiling into
  44     MachineBasicBlock *BB;              // The current MBB we are compiling
  45     int VarArgsFrameIndex;              // FrameIndex for start of varargs area
  46     int ReturnAddressIndex;             // FrameIndex for the return address
  47
  48     std::map<Value*, unsigned> RegMap;  // Mapping between Val's and SSA Regs
  49
  50     // MBBMap - Mapping between LLVM BB -> Machine BB
  51     std::map<const BasicBlock*, MachineBasicBlock*> MBBMap;
  52
  53     ISel(TargetMachine &tm) : TM(tm), F(0), BB(0) {}
  54
  55     /// runOnFunction - Top level implementation of instruction selection for
  56     /// the entire function.
  57     ///
  58     bool runOnFunction(Function &Fn) {
  59       // First pass over the function, lower any unknown intrinsic functions
  60       // with the IntrinsicLowering class.
  61       LowerUnknownIntrinsicFunctionCalls(Fn);
  62
  63       F = &MachineFunction::construct(&Fn, TM);
  64
  65       // Create all of the machine basic blocks for the function...
  66       for (Function::iterator I = Fn.begin(), E = Fn.end(); I != E; ++I)
  67         F->getBasicBlockList().push_back(MBBMap[I] = new MachineBasicBlock(I));
  68
  69       BB = &F->front();
  70
  71       // Set up a frame object for the return address.  This is used by the
  72       // llvm.returnaddress & llvm.frameaddress intrinisics.
  73       ReturnAddressIndex = F->getFrameInfo()->CreateFixedObject(4, -4);
  74
  75       // Copy incoming arguments off of the stack...
  76       LoadArgumentsToVirtualRegs(Fn);
  77
  78       // Instruction select everything except PHI nodes
  79       visit(Fn);
  80
  81       // Select the PHI nodes
  82       SelectPHINodes();
  83
  84       // Insert the FP_REG_KILL instructions into blocks that need them.
  85       InsertFPRegKills();
  86
  87       RegMap.clear();
  88       MBBMap.clear();
  89       F = 0;
  90       // We always build a machine code representation for the function
  91       return true;
  92     }
  93
  94     virtual const char *getPassName() const {
  95       return "X86 Simple Instruction Selection";
  96     }
  97
  98     /// visitBasicBlock - This method is called when we are visiting a new basic
  99     /// block.  This simply creates a new MachineBasicBlock to emit code into
 100     /// and adds it to the current MachineFunction.  Subsequent visit* for
 101     /// instructions will be invoked for all instructions in the basic block.
 102     ///
 103     void visitBasicBlock(BasicBlock &LLVM_BB) {
 104       BB = MBBMap[&LLVM_BB];
 105     }
 106
 107     /// LowerUnknownIntrinsicFunctionCalls - This performs a prepass over the
 108     /// function, lowering any calls to unknown intrinsic functions into the
 109     /// equivalent LLVM code.
 110     ///
 111     void LowerUnknownIntrinsicFunctionCalls(Function &F);
 112
 113     /// LoadArgumentsToVirtualRegs - Load all of the arguments to this function
 114     /// from the stack into virtual registers.
 115     ///
 116     void LoadArgumentsToVirtualRegs(Function &F);
 117
 118     /// SelectPHINodes - Insert machine code to generate phis.  This is tricky
 119     /// because we have to generate our sources into the source basic blocks,
 120     /// not the current one.
 121     ///
 122     void SelectPHINodes();
 123
 124     /// InsertFPRegKills - Insert FP_REG_KILL instructions into basic blocks
 125     /// that need them.  This only occurs due to the floating point stackifier
 126     /// not being aggressive enough to handle arbitrary global stackification.
 127     ///
 128     void InsertFPRegKills();
 129
 130     // Visitation methods for various instructions.  These methods simply emit
 131     // fixed X86 code for each instruction.
 132     //
 133
 134     // Control flow operators
 135     void visitReturnInst(ReturnInst &RI);
 136     void visitBranchInst(BranchInst &BI);
 137
 138     struct ValueRecord {
 139       Value *Val;
 140       unsigned Reg;
 141       const Type *Ty;
 142       ValueRecord(unsigned R, const Type *T) : Val(0), Reg(R), Ty(T) {}
 143       ValueRecord(Value *V) : Val(V), Reg(0), Ty(V->getType()) {}
 144     };
 145     void doCall(const ValueRecord &Ret, MachineInstr *CallMI,
 146                 const std::vector<ValueRecord> &Args);
 147     void visitCallInst(CallInst &I);
 148     void visitIntrinsicCall(Intrinsic::ID ID, CallInst &I);
 149
 150     // Arithmetic operators
 151     void visitSimpleBinary(BinaryOperator &B, unsigned OpcodeClass);
 152     void visitAdd(BinaryOperator &B) { visitSimpleBinary(B, 0); }
 153     void visitSub(BinaryOperator &B) { visitSimpleBinary(B, 1); }
 154     void doMultiply(MachineBasicBlock *MBB, MachineBasicBlock::iterator MBBI,
 155                     unsigned DestReg, const Type *DestTy,
 156                     unsigned Op0Reg, unsigned Op1Reg);
 157     void doMultiplyConst(MachineBasicBlock *MBB,
 158                          MachineBasicBlock::iterator MBBI,
 159                          unsigned DestReg, const Type *DestTy,
 160                          unsigned Op0Reg, unsigned Op1Val);
 161     void visitMul(BinaryOperator &B);
 162
 163     void visitDiv(BinaryOperator &B) { visitDivRem(B); }
 164     void visitRem(BinaryOperator &B) { visitDivRem(B); }
 165     void visitDivRem(BinaryOperator &B);
 166
 167     // Bitwise operators
 168     void visitAnd(BinaryOperator &B) { visitSimpleBinary(B, 2); }
 169     void visitOr (BinaryOperator &B) { visitSimpleBinary(B, 3); }
 170     void visitXor(BinaryOperator &B) { visitSimpleBinary(B, 4); }
 171
 172     // Comparison operators...
 173     void visitSetCondInst(SetCondInst &I);
 174     unsigned EmitComparison(unsigned OpNum, Value *Op0, Value *Op1,
 175                             MachineBasicBlock *MBB,
 176                             MachineBasicBlock::iterator MBBI);
 177     void visitSelectInst(SelectInst &SI);
 178
 179
 180     // Memory Instructions
 181     void visitLoadInst(LoadInst &I);
 182     void visitStoreInst(StoreInst &I);
 183     void visitGetElementPtrInst(GetElementPtrInst &I);
 184     void visitAllocaInst(AllocaInst &I);
 185     void visitMallocInst(MallocInst &I);
 186     void visitFreeInst(FreeInst &I);
 187
 188     // Other operators
 189     void visitShiftInst(ShiftInst &I);
 190     void visitPHINode(PHINode &I) {}      // PHI nodes handled by second pass
 191     void visitCastInst(CastInst &I);
 192     void visitVANextInst(VANextInst &I);
 193     void visitVAArgInst(VAArgInst &I);
 194
 195     void visitInstruction(Instruction &I) {
 196       std::cerr << "Cannot instruction select: " << I;
 197       abort();
 198     }
 199
 200     /// promote32 - Make a value 32-bits wide, and put it somewhere.
 201     ///
 202     void promote32(unsigned targetReg, const ValueRecord &VR);
 203
 204     /// getAddressingMode - Get the addressing mode to use to address the
 205     /// specified value.  The returned value should be used with addFullAddress.
 206     void getAddressingMode(Value *Addr, unsigned &BaseReg, unsigned &Scale,
 207                            unsigned &IndexReg, unsigned &Disp);
 208
 209
 210     /// getGEPIndex - This is used to fold GEP instructions into X86 addressing
 211     /// expressions.
 212     void getGEPIndex(MachineBasicBlock *MBB, MachineBasicBlock::iterator IP,
 213                      std::vector<Value*> &GEPOps,
 214                      std::vector<const Type*> &GEPTypes, unsigned &BaseReg,
 215                      unsigned &Scale, unsigned &IndexReg, unsigned &Disp);
 216
 217     /// isGEPFoldable - Return true if the specified GEP can be completely
 218     /// folded into the addressing mode of a load/store or lea instruction.
 219     bool isGEPFoldable(MachineBasicBlock *MBB,
 220                        Value *Src, User::op_iterator IdxBegin,
 221                        User::op_iterator IdxEnd, unsigned &BaseReg,
 222                        unsigned &Scale, unsigned &IndexReg, unsigned &Disp);
 223
 224     /// emitGEPOperation - Common code shared between visitGetElementPtrInst and
 225     /// constant expression GEP support.
 226     ///
 227     void emitGEPOperation(MachineBasicBlock *BB, MachineBasicBlock::iterator IP,
 228                           Value *Src, User::op_iterator IdxBegin,
 229                           User::op_iterator IdxEnd, unsigned TargetReg);
 230
 231     /// emitCastOperation - Common code shared between visitCastInst and
 232     /// constant expression cast support.
 233     ///
 234     void emitCastOperation(MachineBasicBlock *BB,MachineBasicBlock::iterator IP,
 235                            Value *Src, const Type *DestTy, unsigned TargetReg);
 236
 237     /// emitSimpleBinaryOperation - Common code shared between visitSimpleBinary
 238     /// and constant expression support.
 239     ///
 240     void emitSimpleBinaryOperation(MachineBasicBlock *BB,
 241                                    MachineBasicBlock::iterator IP,
 242                                    Value *Op0, Value *Op1,
 243                                    unsigned OperatorClass, unsigned TargetReg);
 244
 245     void emitDivRemOperation(MachineBasicBlock *BB,
 246                              MachineBasicBlock::iterator IP,
 247                              unsigned Op0Reg, unsigned Op1Reg, bool isDiv,
 248                              const Type *Ty, unsigned TargetReg);
 249
 250     /// emitSetCCOperation - Common code shared between visitSetCondInst and
 251     /// constant expression support.
 252     ///
 253     void emitSetCCOperation(MachineBasicBlock *BB,
 254                             MachineBasicBlock::iterator IP,
 255                             Value *Op0, Value *Op1, unsigned Opcode,
 256                             unsigned TargetReg);
 257
 258     /// emitShiftOperation - Common code shared between visitShiftInst and
 259     /// constant expression support.
 260     ///
 261     void emitShiftOperation(MachineBasicBlock *MBB,
 262                             MachineBasicBlock::iterator IP,
 263                             Value *Op, Value *ShiftAmount, bool isLeftShift,
 264                             const Type *ResultTy, unsigned DestReg);
 265
 266     /// emitSelectOperation - Common code shared between visitSelectInst and the
 267     /// constant expression support.
 268     void emitSelectOperation(MachineBasicBlock *MBB,
 269                              MachineBasicBlock::iterator IP,
 270                              Value *Cond, Value *TrueVal, Value *FalseVal,
 271                              unsigned DestReg);
 272
 273     /// copyConstantToRegister - Output the instructions required to put the
 274     /// specified constant into the specified register.
 275     ///
 276     void copyConstantToRegister(MachineBasicBlock *MBB,
 277                                 MachineBasicBlock::iterator MBBI,
 278                                 Constant *C, unsigned Reg);
 279
 280     /// makeAnotherReg - This method returns the next register number we haven't
 281     /// yet used.
 282     ///
 283     /// Long values are handled somewhat specially.  They are always allocated
 284     /// as pairs of 32 bit integer values.  The register number returned is the
 285     /// lower 32 bits of the long value, and the regNum+1 is the upper 32 bits
 286     /// of the long value.
 287     ///
 288     unsigned makeAnotherReg(const Type *Ty) {
 289       assert(dynamic_cast<const X86RegisterInfo*>(TM.getRegisterInfo()) &&
 290              "Current target doesn't have X86 reg info??");
 291       const X86RegisterInfo *MRI =
 292         static_cast<const X86RegisterInfo*>(TM.getRegisterInfo());
 293       if (Ty == Type::LongTy || Ty == Type::ULongTy) {
 294         const TargetRegisterClass *RC = MRI->getRegClassForType(Type::IntTy);
 295         // Create the lower part
 296         F->getSSARegMap()->createVirtualRegister(RC);
 297         // Create the upper part.
 298         return F->getSSARegMap()->createVirtualRegister(RC)-1;
 299       }
 300
 301       // Add the mapping of regnumber => reg class to MachineFunction
 302       const TargetRegisterClass *RC = MRI->getRegClassForType(Ty);
 303       return F->getSSARegMap()->createVirtualRegister(RC);
 304     }
 305
 306     /// getReg - This method turns an LLVM value into a register number.  This
 307     /// is guaranteed to produce the same register number for a particular value
 308     /// every time it is queried.
 309     ///
 310     unsigned getReg(Value &V) { return getReg(&V); }  // Allow references
 311     unsigned getReg(Value *V) {
 312       // Just append to the end of the current bb.
 313       MachineBasicBlock::iterator It = BB->end();
 314       return getReg(V, BB, It);
 315     }
 316     unsigned getReg(Value *V, MachineBasicBlock *MBB,
 317                     MachineBasicBlock::iterator IPt) {
 318       unsigned &Reg = RegMap[V];
 319       if (Reg == 0) {
 320         Reg = makeAnotherReg(V->getType());
 321         RegMap[V] = Reg;
 322       }
 323
 324       // If this operand is a constant, emit the code to copy the constant into
 325       // the register here...
 326       //
 327       if (Constant *C = dyn_cast<Constant>(V)) {
 328         copyConstantToRegister(MBB, IPt, C, Reg);
 329         RegMap.erase(V);  // Assign a new name to this constant if ref'd again
 330       } else if (GlobalValue *GV = dyn_cast<GlobalValue>(V)) {
 331         // Move the address of the global into the register
 332         BuildMI(*MBB, IPt, X86::MOV32ri, 1, Reg).addGlobalAddress(GV);
 333         RegMap.erase(V);  // Assign a new name to this address if ref'd again
 334       }
 335
 336       return Reg;
 337     }
 338   };
 339 }
 340
 341 /// TypeClass - Used by the X86 backend to group LLVM types by their basic X86
 342 /// Representation.
 343 ///
 344 enum TypeClass {
 345   cByte, cShort, cInt, cFP, cLong
 346 };
 347
 348 /// getClass - Turn a primitive type into a "class" number which is based on the
 349 /// size of the type, and whether or not it is floating point.
 350 ///
 351 static inline TypeClass getClass(const Type *Ty) {
 352   switch (Ty->getPrimitiveID()) {
 353   case Type::SByteTyID:
 354   case Type::UByteTyID:   return cByte;      // Byte operands are class #0
 355   case Type::ShortTyID:
 356   case Type::UShortTyID:  return cShort;     // Short operands are class #1
 357   case Type::IntTyID:
 358   case Type::UIntTyID:
 359   case Type::PointerTyID: return cInt;       // Int's and pointers are class #2
 360
 361   case Type::FloatTyID:
 362   case Type::DoubleTyID:  return cFP;        // Floating Point is #3
 363
 364   case Type::LongTyID:
 365   case Type::ULongTyID:   return cLong;      // Longs are class #4
 366   default:
 367     assert(0 && "Invalid type to getClass!");
 368     return cByte;  // not reached
 369   }
 370 }
 371
 372 // getClassB - Just like getClass, but treat boolean values as bytes.
 373 static inline TypeClass getClassB(const Type *Ty) {
 374   if (Ty == Type::BoolTy) return cByte;
 375   return getClass(Ty);
 376 }
 377
 378
 379 /// copyConstantToRegister - Output the instructions required to put the
 380 /// specified constant into the specified register.
 381 ///
 382 void ISel::copyConstantToRegister(MachineBasicBlock *MBB,
 383                                   MachineBasicBlock::iterator IP,
 384                                   Constant *C, unsigned R) {
 385   if (ConstantExpr *CE = dyn_cast<ConstantExpr>(C)) {
 386     unsigned Class = 0;
 387     switch (CE->getOpcode()) {
 388     case Instruction::GetElementPtr:
 389       emitGEPOperation(MBB, IP, CE->getOperand(0),
 390                        CE->op_begin()+1, CE->op_end(), R);
 391       return;
 392     case Instruction::Cast:
 393       emitCastOperation(MBB, IP, CE->getOperand(0), CE->getType(), R);
 394       return;
 395
 396     case Instruction::Xor: ++Class; // FALL THROUGH
 397     case Instruction::Or:  ++Class; // FALL THROUGH
 398     case Instruction::And: ++Class; // FALL THROUGH
 399     case Instruction::Sub: ++Class; // FALL THROUGH
 400     case Instruction::Add:
 401       emitSimpleBinaryOperation(MBB, IP, CE->getOperand(0), CE->getOperand(1),
 402                                 Class, R);
 403       return;
 404
 405     case Instruction::Mul: {
 406       unsigned Op0Reg = getReg(CE->getOperand(0), MBB, IP);
 407       unsigned Op1Reg = getReg(CE->getOperand(1), MBB, IP);
 408       doMultiply(MBB, IP, R, CE->getType(), Op0Reg, Op1Reg);
 409       return;
 410     }
 411     case Instruction::Div:
 412     case Instruction::Rem: {
 413       unsigned Op0Reg = getReg(CE->getOperand(0), MBB, IP);
 414       unsigned Op1Reg = getReg(CE->getOperand(1), MBB, IP);
 415       emitDivRemOperation(MBB, IP, Op0Reg, Op1Reg,
 416                           CE->getOpcode() == Instruction::Div,
 417                           CE->getType(), R);
 418       return;
 419     }
 420
 421     case Instruction::SetNE:
 422     case Instruction::SetEQ:
 423     case Instruction::SetLT:
 424     case Instruction::SetGT:
 425     case Instruction::SetLE:
 426     case Instruction::SetGE:
 427       emitSetCCOperation(MBB, IP, CE->getOperand(0), CE->getOperand(1),
 428                          CE->getOpcode(), R);
 429       return;
 430
 431     case Instruction::Shl:
 432     case Instruction::Shr:
 433       emitShiftOperation(MBB, IP, CE->getOperand(0), CE->getOperand(1),
 434                          CE->getOpcode() == Instruction::Shl, CE->getType(), R);
 435       return;
 436
 437     case Instruction::Select:
 438       emitSelectOperation(MBB, IP, CE->getOperand(0), CE->getOperand(1),
 439                           CE->getOperand(2), R);
 440       return;
 441
 442     default:
 443       std::cerr << "Offending expr: " << C << "\n";
 444       assert(0 && "Constant expression not yet handled!\n");
 445     }
 446   }
 447
 448   if (C->getType()->isIntegral()) {
 449     unsigned Class = getClassB(C->getType());
 450
 451     if (Class == cLong) {
 452       // Copy the value into the register pair.
 453       uint64_t Val = cast<ConstantInt>(C)->getRawValue();
 454       BuildMI(*MBB, IP, X86::MOV32ri, 1, R).addImm(Val & 0xFFFFFFFF);
 455       BuildMI(*MBB, IP, X86::MOV32ri, 1, R+1).addImm(Val >> 32);
 456       return;
 457     }
 458
 459     assert(Class <= cInt && "Type not handled yet!");
 460
 461     static const unsigned IntegralOpcodeTab[] = {
 462       X86::MOV8ri, X86::MOV16ri, X86::MOV32ri
 463     };
 464
 465     if (C->getType() == Type::BoolTy) {
 466       BuildMI(*MBB, IP, X86::MOV8ri, 1, R).addImm(C == ConstantBool::True);
 467     } else {
 468       ConstantInt *CI = cast<ConstantInt>(C);
 469       BuildMI(*MBB, IP, IntegralOpcodeTab[Class],1,R).addImm(CI->getRawValue());
 470     }
 471   } else if (ConstantFP *CFP = dyn_cast<ConstantFP>(C)) {
 472     if (CFP->isExactlyValue(+0.0))
 473       BuildMI(*MBB, IP, X86::FLD0, 0, R);
 474     else if (CFP->isExactlyValue(+1.0))
 475       BuildMI(*MBB, IP, X86::FLD1, 0, R);
 476     else {
 477       // Otherwise we need to spill the constant to memory...
 478       MachineConstantPool *CP = F->getConstantPool();
 479       unsigned CPI = CP->getConstantPoolIndex(CFP);
 480       const Type *Ty = CFP->getType();
 481
 482       assert(Ty == Type::FloatTy || Ty == Type::DoubleTy && "Unknown FP type!");
 483       unsigned LoadOpcode = Ty == Type::FloatTy ? X86::FLD32m : X86::FLD64m;
 484       addConstantPoolReference(BuildMI(*MBB, IP, LoadOpcode, 4, R), CPI);
 485     }
 486
 487   } else if (isa<ConstantPointerNull>(C)) {
 488     // Copy zero (null pointer) to the register.
 489     BuildMI(*MBB, IP, X86::MOV32ri, 1, R).addImm(0);
 490   } else if (ConstantPointerRef *CPR = dyn_cast<ConstantPointerRef>(C)) {
 491     BuildMI(*MBB, IP, X86::MOV32ri, 1, R).addGlobalAddress(CPR->getValue());
 492   } else {
 493     std::cerr << "Offending constant: " << C << "\n";
 494     assert(0 && "Type not handled yet!");
 495   }
 496 }
 497
 498 /// LoadArgumentsToVirtualRegs - Load all of the arguments to this function from
 499 /// the stack into virtual registers.
 500 ///
 501 void ISel::LoadArgumentsToVirtualRegs(Function &Fn) {
 502   // Emit instructions to load the arguments...  On entry to a function on the
 503   // X86, the stack frame looks like this:
 504   //
 505   // [ESP] -- return address
 506   // [ESP + 4] -- first argument (leftmost lexically)
 507   // [ESP + 8] -- second argument, if first argument is four bytes in size
 508   //    ...
 509   //
 510   unsigned ArgOffset = 0;   // Frame mechanisms handle retaddr slot
 511   MachineFrameInfo *MFI = F->getFrameInfo();
 512
 513   for (Function::aiterator I = Fn.abegin(), E = Fn.aend(); I != E; ++I) {
 514     unsigned Reg = getReg(*I);
 515
 516     int FI;          // Frame object index
 517     switch (getClassB(I->getType())) {
 518     case cByte:
 519       FI = MFI->CreateFixedObject(1, ArgOffset);
 520       addFrameReference(BuildMI(BB, X86::MOV8rm, 4, Reg), FI);
 521       break;
 522     case cShort:
 523       FI = MFI->CreateFixedObject(2, ArgOffset);
 524       addFrameReference(BuildMI(BB, X86::MOV16rm, 4, Reg), FI);
 525       break;
 526     case cInt:
 527       FI = MFI->CreateFixedObject(4, ArgOffset);
 528       addFrameReference(BuildMI(BB, X86::MOV32rm, 4, Reg), FI);
 529       break;
 530     case cLong:
 531       FI = MFI->CreateFixedObject(8, ArgOffset);
 532       addFrameReference(BuildMI(BB, X86::MOV32rm, 4, Reg), FI);
 533       addFrameReference(BuildMI(BB, X86::MOV32rm, 4, Reg+1), FI, 4);
 534       ArgOffset += 4;   // longs require 4 additional bytes
 535       break;
 536     case cFP:
 537       unsigned Opcode;
 538       if (I->getType() == Type::FloatTy) {
 539         Opcode = X86::FLD32m;
 540         FI = MFI->CreateFixedObject(4, ArgOffset);
 541       } else {
 542         Opcode = X86::FLD64m;
 543         FI = MFI->CreateFixedObject(8, ArgOffset);
 544         ArgOffset += 4;   // doubles require 4 additional bytes
 545       }
 546       addFrameReference(BuildMI(BB, Opcode, 4, Reg), FI);
 547       break;
 548     default:
 549       assert(0 && "Unhandled argument type!");
 550     }
 551     ArgOffset += 4;  // Each argument takes at least 4 bytes on the stack...
 552   }
 553
 554   // If the function takes variable number of arguments, add a frame offset for
 555   // the start of the first vararg value... this is used to expand
 556   // llvm.va_start.
 557   if (Fn.getFunctionType()->isVarArg())
 558     VarArgsFrameIndex = MFI->CreateFixedObject(1, ArgOffset);
 559 }
 560
 561
 562 /// SelectPHINodes - Insert machine code to generate phis.  This is tricky
 563 /// because we have to generate our sources into the source basic blocks, not
 564 /// the current one.
 565 ///
 566 void ISel::SelectPHINodes() {
 567   const TargetInstrInfo &TII = TM.getInstrInfo();
 568   const Function &LF = *F->getFunction();  // The LLVM function...
 569   for (Function::const_iterator I = LF.begin(), E = LF.end(); I != E; ++I) {
 570     const BasicBlock *BB = I;
 571     MachineBasicBlock &MBB = *MBBMap[I];
 572
 573     // Loop over all of the PHI nodes in the LLVM basic block...
 574     MachineBasicBlock::iterator PHIInsertPoint = MBB.begin();
 575     for (BasicBlock::const_iterator I = BB->begin();
 576          PHINode *PN = const_cast<PHINode*>(dyn_cast<PHINode>(I)); ++I) {
 577
 578       // Create a new machine instr PHI node, and insert it.
 579       unsigned PHIReg = getReg(*PN);
 580       MachineInstr *PhiMI = BuildMI(MBB, PHIInsertPoint,
 581                                     X86::PHI, PN->getNumOperands(), PHIReg);
 582
 583       MachineInstr *LongPhiMI = 0;
 584       if (PN->getType() == Type::LongTy || PN->getType() == Type::ULongTy)
 585         LongPhiMI = BuildMI(MBB, PHIInsertPoint,
 586                             X86::PHI, PN->getNumOperands(), PHIReg+1);
 587
 588       // PHIValues - Map of blocks to incoming virtual registers.  We use this
 589       // so that we only initialize one incoming value for a particular block,
 590       // even if the block has multiple entries in the PHI node.
 591       //
 592       std::map<MachineBasicBlock*, unsigned> PHIValues;
 593
 594       for (unsigned i = 0, e = PN->getNumIncomingValues(); i != e; ++i) {
 595         MachineBasicBlock *PredMBB = MBBMap[PN->getIncomingBlock(i)];
 596         unsigned ValReg;
 597         std::map<MachineBasicBlock*, unsigned>::iterator EntryIt =
 598           PHIValues.lower_bound(PredMBB);
 599
 600         if (EntryIt != PHIValues.end() && EntryIt->first == PredMBB) {
 601           // We already inserted an initialization of the register for this
 602           // predecessor.  Recycle it.
 603           ValReg = EntryIt->second;
 604
 605         } else {
 606           // Get the incoming value into a virtual register.
 607           //
 608           Value *Val = PN->getIncomingValue(i);
 609
 610           // If this is a constant or GlobalValue, we may have to insert code
 611           // into the basic block to compute it into a virtual register.
 612           if (isa<Constant>(Val) || isa<GlobalValue>(Val)) {
 613             if (isa<ConstantExpr>(Val)) {
 614               // Because we don't want to clobber any values which might be in
 615               // physical registers with the computation of this constant (which
 616               // might be arbitrarily complex if it is a constant expression),
 617               // just insert the computation at the top of the basic block.
 618               MachineBasicBlock::iterator PI = PredMBB->begin();
 619
 620               // Skip over any PHI nodes though!
 621               while (PI != PredMBB->end() && PI->getOpcode() == X86::PHI)
 622                 ++PI;
 623
 624               ValReg = getReg(Val, PredMBB, PI);
 625             } else {
 626               // Simple constants get emitted at the end of the basic block,
 627               // before any terminator instructions.  We "know" that the code to
 628               // move a constant into a register will never clobber any flags.
 629               ValReg = getReg(Val, PredMBB, PredMBB->getFirstTerminator());
 630             }
 631           } else {
 632             ValReg = getReg(Val);
 633           }
 634
 635           // Remember that we inserted a value for this PHI for this predecessor
 636           PHIValues.insert(EntryIt, std::make_pair(PredMBB, ValReg));
 637         }
 638
 639         PhiMI->addRegOperand(ValReg);
 640         PhiMI->addMachineBasicBlockOperand(PredMBB);
 641         if (LongPhiMI) {
 642           LongPhiMI->addRegOperand(ValReg+1);
 643           LongPhiMI->addMachineBasicBlockOperand(PredMBB);
 644         }
 645       }
 646
 647       // Now that we emitted all of the incoming values for the PHI node, make
 648       // sure to reposition the InsertPoint after the PHI that we just added.
 649       // This is needed because we might have inserted a constant into this
 650       // block, right after the PHI's which is before the old insert point!
 651       PHIInsertPoint = LongPhiMI ? LongPhiMI : PhiMI;
 652       ++PHIInsertPoint;
 653     }
 654   }
 655 }
 656
 657 /// RequiresFPRegKill - The floating point stackifier pass cannot insert
 658 /// compensation code on critical edges.  As such, it requires that we kill all
 659 /// FP registers on the exit from any blocks that either ARE critical edges, or
 660 /// branch to a block that has incoming critical edges.
 661 ///
 662 /// Note that this kill instruction will eventually be eliminated when
 663 /// restrictions in the stackifier are relaxed.
 664 ///
 665 static bool RequiresFPRegKill(const BasicBlock *BB) {
 666 #if 0
 667   for (succ_const_iterator SI = succ_begin(BB), E = succ_end(BB); SI!=E; ++SI) {
 668     const BasicBlock *Succ = *SI;
 669     pred_const_iterator PI = pred_begin(Succ), PE = pred_end(Succ);
 670     ++PI;  // Block have at least one predecessory
 671     if (PI != PE) {             // If it has exactly one, this isn't crit edge
 672       // If this block has more than one predecessor, check all of the
 673       // predecessors to see if they have multiple successors.  If so, then the
 674       // block we are analyzing needs an FPRegKill.
 675       for (PI = pred_begin(Succ); PI != PE; ++PI) {
 676         const BasicBlock *Pred = *PI;
 677         succ_const_iterator SI2 = succ_begin(Pred);
 678         ++SI2;  // There must be at least one successor of this block.
 679         if (SI2 != succ_end(Pred))
 680           return true;   // Yes, we must insert the kill on this edge.
 681       }
 682     }
 683   }
 684   // If we got this far, there is no need to insert the kill instruction.
 685   return false;
 686 #else
 687   return true;
 688 #endif
 689 }
 690
 691 // InsertFPRegKills - Insert FP_REG_KILL instructions into basic blocks that
 692 // need them.  This only occurs due to the floating point stackifier not being
 693 // aggressive enough to handle arbitrary global stackification.
 694 //
 695 // Currently we insert an FP_REG_KILL instruction into each block that uses or
 696 // defines a floating point virtual register.
 697 //
 698 // When the global register allocators (like linear scan) finally update live
 699 // variable analysis, we can keep floating point values in registers across
 700 // portions of the CFG that do not involve critical edges.  This will be a big
 701 // win, but we are waiting on the global allocators before we can do this.
 702 //
 703 // With a bit of work, the floating point stackifier pass can be enhanced to
 704 // break critical edges as needed (to make a place to put compensation code),
 705 // but this will require some infrastructure improvements as well.
 706 //
 707 void ISel::InsertFPRegKills() {
 708   SSARegMap &RegMap = *F->getSSARegMap();
 709
 710   for (MachineFunction::iterator BB = F->begin(), E = F->end(); BB != E; ++BB) {
 711     for (MachineBasicBlock::iterator I = BB->begin(), E = BB->end(); I!=E; ++I)
 712       for (unsigned i = 0, e = I->getNumOperands(); i != e; ++i) {
 713       MachineOperand& MO = I->getOperand(i);
 714         if (MO.isRegister() && MO.getReg()) {
 715           unsigned Reg = MO.getReg();
 716           if (MRegisterInfo::isVirtualRegister(Reg))
 717             if (RegMap.getRegClass(Reg)->getSize() == 10)
 718               goto UsesFPReg;
 719         }
 720       }
 721     // If we haven't found an FP register use or def in this basic block, check
 722     // to see if any of our successors has an FP PHI node, which will cause a
 723     // copy to be inserted into this block.
 724     for (succ_const_iterator SI = succ_begin(BB->getBasicBlock()),
 725            E = succ_end(BB->getBasicBlock()); SI != E; ++SI) {
 726       MachineBasicBlock *SBB = MBBMap[*SI];
 727       for (MachineBasicBlock::iterator I = SBB->begin();
 728            I != SBB->end() && I->getOpcode() == X86::PHI; ++I) {
 729         if (RegMap.getRegClass(I->getOperand(0).getReg())->getSize() == 10)
 730           goto UsesFPReg;
 731       }
 732     }
 733     continue;
 734   UsesFPReg:
 735     // Okay, this block uses an FP register.  If the block has successors (ie,
 736     // it's not an unwind/return), insert the FP_REG_KILL instruction.
 737     if (BB->getBasicBlock()->getTerminator()->getNumSuccessors() &&
 738         RequiresFPRegKill(BB->getBasicBlock())) {
 739       BuildMI(*BB, BB->getFirstTerminator(), X86::FP_REG_KILL, 0);
 740       ++NumFPKill;
 741     }
 742   }
 743 }
 744
 745
 746 // canFoldSetCCIntoBranchOrSelect - Return the setcc instruction if we can fold
 747 // it into the conditional branch or select instruction which is the only user
 748 // of the cc instruction.  This is the case if the conditional branch is the
 749 // only user of the setcc, and if the setcc is in the same basic block as the
 750 // conditional branch.  We also don't handle long arguments below, so we reject
 751 // them here as well.
 752 //
 753 static SetCondInst *canFoldSetCCIntoBranchOrSelect(Value *V) {
 754   if (SetCondInst *SCI = dyn_cast<SetCondInst>(V))
 755     if (SCI->hasOneUse()) {
 756       Instruction *User = cast<Instruction>(SCI->use_back());
 757       if ((isa<BranchInst>(User) || isa<SelectInst>(User)) &&
 758           SCI->getParent() == User->getParent() &&
 759           getClassB(SCI->getOperand(0)->getType()) != cLong)
 760         return SCI;
 761     }
 762   return 0;
 763 }
 764
 765 // Return a fixed numbering for setcc instructions which does not depend on the
 766 // order of the opcodes.
 767 //
 768 static unsigned getSetCCNumber(unsigned Opcode) {
 769   switch(Opcode) {
 770   default: assert(0 && "Unknown setcc instruction!");
 771   case Instruction::SetEQ: return 0;
 772   case Instruction::SetNE: return 1;
 773   case Instruction::SetLT: return 2;
 774   case Instruction::SetGE: return 3;
 775   case Instruction::SetGT: return 4;
 776   case Instruction::SetLE: return 5;
 777   }
 778 }
 779
 780 // LLVM  -> X86 signed  X86 unsigned
 781 // -----    ----------  ------------
 782 // seteq -> sete        sete
 783 // setne -> setne       setne
 784 // setlt -> setl        setb
 785 // setge -> setge       setae
 786 // setgt -> setg        seta
 787 // setle -> setle       setbe
 788 // ----
 789 //          sets                       // Used by comparison with 0 optimization
 790 //          setns
 791 static const unsigned SetCCOpcodeTab[2][8] = {
 792   { X86::SETEr, X86::SETNEr, X86::SETBr, X86::SETAEr, X86::SETAr, X86::SETBEr,
 793     0, 0 },
 794   { X86::SETEr, X86::SETNEr, X86::SETLr, X86::SETGEr, X86::SETGr, X86::SETLEr,
 795     X86::SETSr, X86::SETNSr },
 796 };
 797
 798 // EmitComparison - This function emits a comparison of the two operands,
 799 // returning the extended setcc code to use.
 800 unsigned ISel::EmitComparison(unsigned OpNum, Value *Op0, Value *Op1,
 801                               MachineBasicBlock *MBB,
 802                               MachineBasicBlock::iterator IP) {
 803   // The arguments are already supposed to be of the same type.
 804   const Type *CompTy = Op0->getType();
 805   unsigned Class = getClassB(CompTy);
 806   unsigned Op0r = getReg(Op0, MBB, IP);
 807
 808   // Special case handling of: cmp R, i
 809   if (Class == cByte || Class == cShort || Class == cInt)
 810     if (ConstantInt *CI = dyn_cast<ConstantInt>(Op1)) {
 811       uint64_t Op1v = cast<ConstantInt>(CI)->getRawValue();
 812
 813       // Mask off any upper bits of the constant, if there are any...
 814       Op1v &= (1ULL << (8 << Class)) - 1;
 815
 816       // If this is a comparison against zero, emit more efficient code.  We
 817       // can't handle unsigned comparisons against zero unless they are == or
 818       // !=.  These should have been strength reduced already anyway.
 819       if (Op1v == 0 && (CompTy->isSigned() || OpNum < 2)) {
 820         static const unsigned TESTTab[] = {
 821           X86::TEST8rr, X86::TEST16rr, X86::TEST32rr
 822         };
 823         BuildMI(*MBB, IP, TESTTab[Class], 2).addReg(Op0r).addReg(Op0r);
 824
 825         if (OpNum == 2) return 6;   // Map jl -> js
 826         if (OpNum == 3) return 7;   // Map jg -> jns
 827         return OpNum;
 828       }
 829
 830       static const unsigned CMPTab[] = {
 831         X86::CMP8ri, X86::CMP16ri, X86::CMP32ri
 832       };
 833
 834       BuildMI(*MBB, IP, CMPTab[Class], 2).addReg(Op0r).addImm(Op1v);
 835       return OpNum;
 836     }
 837
 838   // Special case handling of comparison against +/- 0.0
 839   if (ConstantFP *CFP = dyn_cast<ConstantFP>(Op1))
 840     if (CFP->isExactlyValue(+0.0) || CFP->isExactlyValue(-0.0)) {
 841       BuildMI(*MBB, IP, X86::FTST, 1).addReg(Op0r);
 842       BuildMI(*MBB, IP, X86::FNSTSW8r, 0);
 843       BuildMI(*MBB, IP, X86::SAHF, 1);
 844       return OpNum;
 845     }
 846
 847   unsigned Op1r = getReg(Op1, MBB, IP);
 848   switch (Class) {
 849   default: assert(0 && "Unknown type class!");
 850     // Emit: cmp <var1>, <var2> (do the comparison).  We can
 851     // compare 8-bit with 8-bit, 16-bit with 16-bit, 32-bit with
 852     // 32-bit.
 853   case cByte:
 854     BuildMI(*MBB, IP, X86::CMP8rr, 2).addReg(Op0r).addReg(Op1r);
 855     break;
 856   case cShort:
 857     BuildMI(*MBB, IP, X86::CMP16rr, 2).addReg(Op0r).addReg(Op1r);
 858     break;
 859   case cInt:
 860     BuildMI(*MBB, IP, X86::CMP32rr, 2).addReg(Op0r).addReg(Op1r);
 861     break;
 862   case cFP:
 863     BuildMI(*MBB, IP, X86::FpUCOM, 2).addReg(Op0r).addReg(Op1r);
 864     BuildMI(*MBB, IP, X86::FNSTSW8r, 0);
 865     BuildMI(*MBB, IP, X86::SAHF, 1);
 866     break;
 867
 868   case cLong:
 869     if (OpNum < 2) {    // seteq, setne
 870       unsigned LoTmp = makeAnotherReg(Type::IntTy);
 871       unsigned HiTmp = makeAnotherReg(Type::IntTy);
 872       unsigned FinalTmp = makeAnotherReg(Type::IntTy);
 873       BuildMI(*MBB, IP, X86::XOR32rr, 2, LoTmp).addReg(Op0r).addReg(Op1r);
 874       BuildMI(*MBB, IP, X86::XOR32rr, 2, HiTmp).addReg(Op0r+1).addReg(Op1r+1);
 875       BuildMI(*MBB, IP, X86::OR32rr,  2, FinalTmp).addReg(LoTmp).addReg(HiTmp);
 876       break;  // Allow the sete or setne to be generated from flags set by OR
 877     } else {
 878       // Emit a sequence of code which compares the high and low parts once
 879       // each, then uses a conditional move to handle the overflow case.  For
 880       // example, a setlt for long would generate code like this:
 881       //
 882       // AL = lo(op1) < lo(op2)   // Signedness depends on operands
 883       // BL = hi(op1) < hi(op2)   // Always unsigned comparison
 884       // dest = hi(op1) == hi(op2) ? AL : BL;
 885       //
 886
 887       // FIXME: This would be much better if we had hierarchical register
 888       // classes!  Until then, hardcode registers so that we can deal with their
 889       // aliases (because we don't have conditional byte moves).
 890       //
 891       BuildMI(*MBB, IP, X86::CMP32rr, 2).addReg(Op0r).addReg(Op1r);
 892       BuildMI(*MBB, IP, SetCCOpcodeTab[0][OpNum], 0, X86::AL);
 893       BuildMI(*MBB, IP, X86::CMP32rr, 2).addReg(Op0r+1).addReg(Op1r+1);
 894       BuildMI(*MBB, IP, SetCCOpcodeTab[CompTy->isSigned()][OpNum], 0, X86::BL);
 895       BuildMI(*MBB, IP, X86::IMPLICIT_DEF, 0, X86::BH);
 896       BuildMI(*MBB, IP, X86::IMPLICIT_DEF, 0, X86::AH);
 897       BuildMI(*MBB, IP, X86::CMOVE16rr, 2, X86::BX).addReg(X86::BX)
 898                                                    .addReg(X86::AX);
 899       // NOTE: visitSetCondInst knows that the value is dumped into the BL
 900       // register at this point for long values...
 901       return OpNum;
 902     }
 903   }
 904   return OpNum;
 905 }
 906
 907 /// SetCC instructions - Here we just emit boilerplate code to set a byte-sized
 908 /// register, then move it to wherever the result should be.
 909 ///
 910 void ISel::visitSetCondInst(SetCondInst &I) {
 911   if (canFoldSetCCIntoBranchOrSelect(&I))
 912     return;  // Fold this into a branch or select.
 913
 914   unsigned DestReg = getReg(I);
 915   MachineBasicBlock::iterator MII = BB->end();
 916   emitSetCCOperation(BB, MII, I.getOperand(0), I.getOperand(1), I.getOpcode(),
 917                      DestReg);
 918 }
 919
 920 /// emitSetCCOperation - Common code shared between visitSetCondInst and
 921 /// constant expression support.
 922 ///
 923 void ISel::emitSetCCOperation(MachineBasicBlock *MBB,
 924                               MachineBasicBlock::iterator IP,
 925                               Value *Op0, Value *Op1, unsigned Opcode,
 926                               unsigned TargetReg) {
 927   unsigned OpNum = getSetCCNumber(Opcode);
 928   OpNum = EmitComparison(OpNum, Op0, Op1, MBB, IP);
 929
 930   const Type *CompTy = Op0->getType();
 931   unsigned CompClass = getClassB(CompTy);
 932   bool isSigned = CompTy->isSigned() && CompClass != cFP;
 933
 934   if (CompClass != cLong || OpNum < 2) {
 935     // Handle normal comparisons with a setcc instruction...
 936     BuildMI(*MBB, IP, SetCCOpcodeTab[isSigned][OpNum], 0, TargetReg);
 937   } else {
 938     // Handle long comparisons by copying the value which is already in BL into
 939     // the register we want...
 940     BuildMI(*MBB, IP, X86::MOV8rr, 1, TargetReg).addReg(X86::BL);
 941   }
 942 }
 943
 944 void ISel::visitSelectInst(SelectInst &SI) {
 945   unsigned DestReg = getReg(SI);
 946   MachineBasicBlock::iterator MII = BB->end();
 947   emitSelectOperation(BB, MII, SI.getCondition(), SI.getTrueValue(),
 948                       SI.getFalseValue(), DestReg);
 949 }
 950
 951 /// emitSelect - Common code shared between visitSelectInst and the constant
 952 /// expression support.
 953 void ISel::emitSelectOperation(MachineBasicBlock *MBB,
 954                                MachineBasicBlock::iterator IP,
 955                                Value *Cond, Value *TrueVal, Value *FalseVal,
 956                                unsigned DestReg) {
 957   unsigned SelectClass = getClassB(TrueVal->getType());
 958
 959   // We don't support 8-bit conditional moves.  If we have incoming constants,
 960   // transform them into 16-bit constants to avoid having a run-time conversion.
 961   if (SelectClass == cByte) {
 962     if (Constant *T = dyn_cast<Constant>(TrueVal))
 963       TrueVal = ConstantExpr::getCast(T, Type::ShortTy);
 964     if (Constant *F = dyn_cast<Constant>(FalseVal))
 965       FalseVal = ConstantExpr::getCast(F, Type::ShortTy);
 966   }
 967
 968
 969   unsigned Opcode;
 970   if (SetCondInst *SCI = canFoldSetCCIntoBranchOrSelect(Cond)) {
 971     // We successfully folded the setcc into the select instruction.
 972
 973     unsigned OpNum = getSetCCNumber(SCI->getOpcode());
 974     OpNum = EmitComparison(OpNum, SCI->getOperand(0), SCI->getOperand(1), MBB,
 975                            IP);
 976
 977     const Type *CompTy = SCI->getOperand(0)->getType();
 978     bool isSigned = CompTy->isSigned() && getClassB(CompTy) != cFP;
 979
 980     // LLVM  -> X86 signed  X86 unsigned
 981     // -----    ----------  ------------
 982     // seteq -> cmovNE      cmovNE
 983     // setne -> cmovE       cmovE
 984     // setlt -> cmovGE      cmovAE
 985     // setge -> cmovL       cmovB
 986     // setgt -> cmovLE      cmovBE
 987     // setle -> cmovG       cmovA
 988     // ----
 989     //          cmovNS              // Used by comparison with 0 optimization
 990     //          cmovS
 991
 992     switch (SelectClass) {
 993     default: assert(0 && "Unknown value class!");
 994     case cFP: {
 995       // Annoyingly, we don't have a full set of floating point conditional
 996       // moves.  :(
 997       static const unsigned OpcodeTab[2][8] = {
 998         { X86::FCMOVNE, X86::FCMOVE, X86::FCMOVAE, X86::FCMOVB,
 999           X86::FCMOVBE, X86::FCMOVA, 0, 0 },
1000         { X86::FCMOVNE, X86::FCMOVE, 0, 0, 0, 0, 0, 0 },
1001       };
1002       Opcode = OpcodeTab[isSigned][OpNum];
1003
1004       // If opcode == 0, we hit a case that we don't support.  Output a setcc
1005       // and compare the result against zero.
1006       if (Opcode == 0) {
1007         unsigned CompClass = getClassB(CompTy);
1008         unsigned CondReg;
1009         if (CompClass != cLong || OpNum < 2) {
1010           CondReg = makeAnotherReg(Type::BoolTy);
1011           // Handle normal comparisons with a setcc instruction...
1012           BuildMI(*MBB, IP, SetCCOpcodeTab[isSigned][OpNum], 0, CondReg);
1013         } else {
1014           // Long comparisons end up in the BL register.
1015           CondReg = X86::BL;
1016         }
1017
1018         BuildMI(*MBB, IP, X86::TEST8rr, 2).addReg(CondReg).addReg(CondReg);
1019         Opcode = X86::FCMOVE;
1020       }
1021       break;
1022     }
1023     case cByte:
1024     case cShort: {
1025       static const unsigned OpcodeTab[2][8] = {
1026         { X86::CMOVNE16rr, X86::CMOVE16rr, X86::CMOVAE16rr, X86::CMOVB16rr,
1027           X86::CMOVBE16rr, X86::CMOVA16rr, 0, 0 },
1028         { X86::CMOVNE16rr, X86::CMOVE16rr, X86::CMOVGE16rr, X86::CMOVL16rr,
1029           X86::CMOVLE16rr, X86::CMOVG16rr, X86::CMOVNS16rr, X86::CMOVS16rr },
1030       };
1031       Opcode = OpcodeTab[isSigned][OpNum];
1032       break;
1033     }
1034     case cInt:
1035     case cLong: {
1036       static const unsigned OpcodeTab[2][8] = {
1037         { X86::CMOVNE32rr, X86::CMOVE32rr, X86::CMOVAE32rr, X86::CMOVB32rr,
1038           X86::CMOVBE32rr, X86::CMOVA32rr, 0, 0 },
1039         { X86::CMOVNE32rr, X86::CMOVE32rr, X86::CMOVGE32rr, X86::CMOVL32rr,
1040           X86::CMOVLE32rr, X86::CMOVG32rr, X86::CMOVNS32rr, X86::CMOVS32rr },
1041       };
1042       Opcode = OpcodeTab[isSigned][OpNum];
1043       break;
1044     }
1045     }
1046   } else {
1047     // Get the value being branched on, and use it to set the condition codes.
1048     unsigned CondReg = getReg(Cond, MBB, IP);
1049     BuildMI(*MBB, IP, X86::TEST8rr, 2).addReg(CondReg).addReg(CondReg);
1050     switch (SelectClass) {
1051     default: assert(0 && "Unknown value class!");
1052     case cFP:    Opcode = X86::FCMOVE; break;
1053     case cByte:
1054     case cShort: Opcode = X86::CMOVE16rr; break;
1055     case cInt:
1056     case cLong:  Opcode = X86::CMOVE32rr; break;
1057     }
1058   }
1059
1060   unsigned TrueReg  = getReg(TrueVal, MBB, IP);
1061   unsigned FalseReg = getReg(FalseVal, MBB, IP);
1062   unsigned RealDestReg = DestReg;
1063
1064
1065   // Annoyingly enough, X86 doesn't HAVE 8-bit conditional moves.  Because of
1066   // this, we have to promote the incoming values to 16 bits, perform a 16-bit
1067   // cmove, then truncate the result.
1068   if (SelectClass == cByte) {
1069     DestReg = makeAnotherReg(Type::ShortTy);
1070     if (getClassB(TrueVal->getType()) == cByte) {
1071       // Promote the true value, by storing it into AL, and reading from AX.
1072       BuildMI(*MBB, IP, X86::MOV8rr, 1, X86::AL).addReg(TrueReg);
1073       BuildMI(*MBB, IP, X86::MOV8ri, 1, X86::AH).addImm(0);
1074       TrueReg = makeAnotherReg(Type::ShortTy);
1075       BuildMI(*MBB, IP, X86::MOV16rr, 1, TrueReg).addReg(X86::AX);
1076     }
1077     if (getClassB(FalseVal->getType()) == cByte) {
1078       // Promote the true value, by storing it into CL, and reading from CX.
1079       BuildMI(*MBB, IP, X86::MOV8rr, 1, X86::CL).addReg(FalseReg);
1080       BuildMI(*MBB, IP, X86::MOV8ri, 1, X86::CH).addImm(0);
1081       FalseReg = makeAnotherReg(Type::ShortTy);
1082       BuildMI(*MBB, IP, X86::MOV16rr, 1, FalseReg).addReg(X86::CX);
1083     }
1084   }
1085
1086   BuildMI(*MBB, IP, Opcode, 2, DestReg).addReg(TrueReg).addReg(FalseReg);
1087
1088   switch (SelectClass) {
1089   case cByte:
1090     // We did the computation with 16-bit registers.  Truncate back to our
1091     // result by copying into AX then copying out AL.
1092     BuildMI(*MBB, IP, X86::MOV16rr, 1, X86::AX).addReg(DestReg);
1093     BuildMI(*MBB, IP, X86::MOV8rr, 1, RealDestReg).addReg(X86::AL);
1094     break;
1095   case cLong:
1096     // Move the upper half of the value as well.
1097     BuildMI(*MBB, IP, Opcode, 2,DestReg+1).addReg(TrueReg+1).addReg(FalseReg+1);
1098     break;
1099   }
1100 }
1101
1102
1103
1104 /// promote32 - Emit instructions to turn a narrow operand into a 32-bit-wide
1105 /// operand, in the specified target register.
1106 ///
1107 void ISel::promote32(unsigned targetReg, const ValueRecord &VR) {
1108   bool isUnsigned = VR.Ty->isUnsigned();
1109
1110   Value *Val = VR.Val;
1111   const Type *Ty = VR.Ty;
1112   if (Val)
1113     if (Constant *C = dyn_cast<Constant>(Val)) {
1114       Val = ConstantExpr::getCast(C, Type::IntTy);
1115       Ty = Type::IntTy;
1116     }
1117
1118   // Make sure we have the register number for this value...
1119   unsigned Reg = Val ? getReg(Val) : VR.Reg;
1120
1121   switch (getClassB(Ty)) {
1122   case cByte:
1123     // Extend value into target register (8->32)
1124     if (isUnsigned)
1125       BuildMI(BB, X86::MOVZX32rr8, 1, targetReg).addReg(Reg);
1126     else
1127       BuildMI(BB, X86::MOVSX32rr8, 1, targetReg).addReg(Reg);
1128     break;
1129   case cShort:
1130     // Extend value into target register (16->32)
1131     if (isUnsigned)
1132       BuildMI(BB, X86::MOVZX32rr16, 1, targetReg).addReg(Reg);
1133     else
1134       BuildMI(BB, X86::MOVSX32rr16, 1, targetReg).addReg(Reg);
1135     break;
1136   case cInt:
1137     // Move value into target register (32->32)
1138     BuildMI(BB, X86::MOV32rr, 1, targetReg).addReg(Reg);
1139     break;
1140   default:
1141     assert(0 && "Unpromotable operand class in promote32");
1142   }
1143 }
1144
1145 /// 'ret' instruction - Here we are interested in meeting the x86 ABI.  As such,
1146 /// we have the following possibilities:
1147 ///
1148 ///   ret void: No return value, simply emit a 'ret' instruction
1149 ///   ret sbyte, ubyte : Extend value into EAX and return
1150 ///   ret short, ushort: Extend value into EAX and return
1151 ///   ret int, uint    : Move value into EAX and return
1152 ///   ret pointer      : Move value into EAX and return
1153 ///   ret long, ulong  : Move value into EAX/EDX and return
1154 ///   ret float/double : Top of FP stack
1155 ///
1156 void ISel::visitReturnInst(ReturnInst &I) {
1157   if (I.getNumOperands() == 0) {
1158     BuildMI(BB, X86::RET, 0); // Just emit a 'ret' instruction
1159     return;
1160   }
1161
1162   Value *RetVal = I.getOperand(0);
1163   switch (getClassB(RetVal->getType())) {
1164   case cByte:   // integral return values: extend or move into EAX and return
1165   case cShort:
1166   case cInt:
1167     promote32(X86::EAX, ValueRecord(RetVal));
1168     // Declare that EAX is live on exit
1169     BuildMI(BB, X86::IMPLICIT_USE, 2).addReg(X86::EAX).addReg(X86::ESP);
1170     break;
1171   case cFP: {                  // Floats & Doubles: Return in ST(0)
1172     unsigned RetReg = getReg(RetVal);
1173     BuildMI(BB, X86::FpSETRESULT, 1).addReg(RetReg);
1174     // Declare that top-of-stack is live on exit
1175     BuildMI(BB, X86::IMPLICIT_USE, 2).addReg(X86::ST0).addReg(X86::ESP);
1176     break;
1177   }
1178   case cLong: {
1179     unsigned RetReg = getReg(RetVal);
1180     BuildMI(BB, X86::MOV32rr, 1, X86::EAX).addReg(RetReg);
1181     BuildMI(BB, X86::MOV32rr, 1, X86::EDX).addReg(RetReg+1);
1182     // Declare that EAX & EDX are live on exit
1183     BuildMI(BB, X86::IMPLICIT_USE, 3).addReg(X86::EAX).addReg(X86::EDX)
1184       .addReg(X86::ESP);
1185     break;
1186   }
1187   default:
1188     visitInstruction(I);
1189   }
1190   // Emit a 'ret' instruction
1191   BuildMI(BB, X86::RET, 0);
1192 }
1193
1194 // getBlockAfter - Return the basic block which occurs lexically after the
1195 // specified one.
1196 static inline BasicBlock *getBlockAfter(BasicBlock *BB) {
1197   Function::iterator I = BB; ++I;  // Get iterator to next block
1198   return I != BB->getParent()->end() ? &*I : 0;
1199 }
1200
1201 /// visitBranchInst - Handle conditional and unconditional branches here.  Note
1202 /// that since code layout is frozen at this point, that if we are trying to
1203 /// jump to a block that is the immediate successor of the current block, we can
1204 /// just make a fall-through (but we don't currently).
1205 ///
1206 void ISel::visitBranchInst(BranchInst &BI) {
1207   BasicBlock *NextBB = getBlockAfter(BI.getParent());  // BB after current one
1208
1209   if (!BI.isConditional()) {  // Unconditional branch?
1210     if (BI.getSuccessor(0) != NextBB)
1211       BuildMI(BB, X86::JMP, 1).addPCDisp(BI.getSuccessor(0));
1212     return;
1213   }
1214
1215   // See if we can fold the setcc into the branch itself...
1216   SetCondInst *SCI = canFoldSetCCIntoBranchOrSelect(BI.getCondition());
1217   if (SCI == 0) {
1218     // Nope, cannot fold setcc into this branch.  Emit a branch on a condition
1219     // computed some other way...
1220     unsigned condReg = getReg(BI.getCondition());
1221     BuildMI(BB, X86::TEST8rr, 2).addReg(condReg).addReg(condReg);
1222     if (BI.getSuccessor(1) == NextBB) {
1223       if (BI.getSuccessor(0) != NextBB)
1224         BuildMI(BB, X86::JNE, 1).addPCDisp(BI.getSuccessor(0));
1225     } else {
1226       BuildMI(BB, X86::JE, 1).addPCDisp(BI.getSuccessor(1));
1227
1228       if (BI.getSuccessor(0) != NextBB)
1229         BuildMI(BB, X86::JMP, 1).addPCDisp(BI.getSuccessor(0));
1230     }
1231     return;
1232   }
1233
1234   unsigned OpNum = getSetCCNumber(SCI->getOpcode());
1235   MachineBasicBlock::iterator MII = BB->end();
1236   OpNum = EmitComparison(OpNum, SCI->getOperand(0), SCI->getOperand(1), BB,MII);
1237
1238   const Type *CompTy = SCI->getOperand(0)->getType();
1239   bool isSigned = CompTy->isSigned() && getClassB(CompTy) != cFP;
1240
1241
1242   // LLVM  -> X86 signed  X86 unsigned
1243   // -----    ----------  ------------
1244   // seteq -> je          je
1245   // setne -> jne         jne
1246   // setlt -> jl          jb
1247   // setge -> jge         jae
1248   // setgt -> jg          ja
1249   // setle -> jle         jbe
1250   // ----
1251   //          js                  // Used by comparison with 0 optimization
1252   //          jns
1253
1254   static const unsigned OpcodeTab[2][8] = {
1255     { X86::JE, X86::JNE, X86::JB, X86::JAE, X86::JA, X86::JBE, 0, 0 },
1256     { X86::JE, X86::JNE, X86::JL, X86::JGE, X86::JG, X86::JLE,
1257       X86::JS, X86::JNS },
1258   };
1259
1260   if (BI.getSuccessor(0) != NextBB) {
1261     BuildMI(BB, OpcodeTab[isSigned][OpNum], 1).addPCDisp(BI.getSuccessor(0));
1262     if (BI.getSuccessor(1) != NextBB)
1263       BuildMI(BB, X86::JMP, 1).addPCDisp(BI.getSuccessor(1));
1264   } else {
1265     // Change to the inverse condition...
1266     if (BI.getSuccessor(1) != NextBB) {
1267       OpNum ^= 1;
1268       BuildMI(BB, OpcodeTab[isSigned][OpNum], 1).addPCDisp(BI.getSuccessor(1));
1269     }
1270   }
1271 }
1272
1273
1274 /// doCall - This emits an abstract call instruction, setting up the arguments
1275 /// and the return value as appropriate.  For the actual function call itself,
1276 /// it inserts the specified CallMI instruction into the stream.
1277 ///
1278 void ISel::doCall(const ValueRecord &Ret, MachineInstr *CallMI,
1279                   const std::vector<ValueRecord> &Args) {
1280
1281   // Count how many bytes are to be pushed on the stack...
1282   unsigned NumBytes = 0;
1283
1284   if (!Args.empty()) {
1285     for (unsigned i = 0, e = Args.size(); i != e; ++i)
1286       switch (getClassB(Args[i].Ty)) {
1287       case cByte: case cShort: case cInt:
1288         NumBytes += 4; break;
1289       case cLong:
1290         NumBytes += 8; break;
1291       case cFP:
1292         NumBytes += Args[i].Ty == Type::FloatTy ? 4 : 8;
1293         break;
1294       default: assert(0 && "Unknown class!");
1295       }
1296
1297     // Adjust the stack pointer for the new arguments...
1298     BuildMI(BB, X86::ADJCALLSTACKDOWN, 1).addImm(NumBytes);
1299
1300     // Arguments go on the stack in reverse order, as specified by the ABI.
1301     unsigned ArgOffset = 0;
1302     for (unsigned i = 0, e = Args.size(); i != e; ++i) {
1303       unsigned ArgReg;
1304       switch (getClassB(Args[i].Ty)) {
1305       case cByte:
1306       case cShort:
1307         if (Args[i].Val && isa<ConstantInt>(Args[i].Val)) {
1308           // Zero/Sign extend constant, then stuff into memory.
1309           ConstantInt *Val = cast<ConstantInt>(Args[i].Val);
1310           Val = cast<ConstantInt>(ConstantExpr::getCast(Val, Type::IntTy));
1311           addRegOffset(BuildMI(BB, X86::MOV32mi, 5), X86::ESP, ArgOffset)
1312             .addImm(Val->getRawValue() & 0xFFFFFFFF);
1313         } else {
1314           // Promote arg to 32 bits wide into a temporary register...
1315           ArgReg = makeAnotherReg(Type::UIntTy);
1316           promote32(ArgReg, Args[i]);
1317           addRegOffset(BuildMI(BB, X86::MOV32mr, 5),
1318                        X86::ESP, ArgOffset).addReg(ArgReg);
1319         }
1320         break;
1321       case cInt:
1322         if (Args[i].Val && isa<ConstantInt>(Args[i].Val)) {
1323           unsigned Val = cast<ConstantInt>(Args[i].Val)->getRawValue();
1324           addRegOffset(BuildMI(BB, X86::MOV32mi, 5),
1325                        X86::ESP, ArgOffset).addImm(Val);
1326         } else {
1327           ArgReg = Args[i].Val ? getReg(Args[i].Val) : Args[i].Reg;
1328           addRegOffset(BuildMI(BB, X86::MOV32mr, 5),
1329                        X86::ESP, ArgOffset).addReg(ArgReg);
1330         }
1331         break;
1332       case cLong:
1333         ArgReg = Args[i].Val ? getReg(Args[i].Val) : Args[i].Reg;
1334         addRegOffset(BuildMI(BB, X86::MOV32mr, 5),
1335                      X86::ESP, ArgOffset).addReg(ArgReg);
1336         addRegOffset(BuildMI(BB, X86::MOV32mr, 5),
1337                      X86::ESP, ArgOffset+4).addReg(ArgReg+1);
1338         ArgOffset += 4;        // 8 byte entry, not 4.
1339         break;
1340
1341       case cFP:
1342         ArgReg = Args[i].Val ? getReg(Args[i].Val) : Args[i].Reg;
1343         if (Args[i].Ty == Type::FloatTy) {
1344           addRegOffset(BuildMI(BB, X86::FST32m, 5),
1345                        X86::ESP, ArgOffset).addReg(ArgReg);
1346         } else {
1347           assert(Args[i].Ty == Type::DoubleTy && "Unknown FP type!");
1348           addRegOffset(BuildMI(BB, X86::FST64m, 5),
1349                        X86::ESP, ArgOffset).addReg(ArgReg);
1350           ArgOffset += 4;       // 8 byte entry, not 4.
1351         }
1352         break;
1353
1354       default: assert(0 && "Unknown class!");
1355       }
1356       ArgOffset += 4;
1357     }
1358   } else {
1359     BuildMI(BB, X86::ADJCALLSTACKDOWN, 1).addImm(0);
1360   }
1361
1362   BB->push_back(CallMI);
1363
1364   BuildMI(BB, X86::ADJCALLSTACKUP, 1).addImm(NumBytes);
1365
1366   // If there is a return value, scavenge the result from the location the call
1367   // leaves it in...
1368   //
1369   if (Ret.Ty != Type::VoidTy) {
1370     unsigned DestClass = getClassB(Ret.Ty);
1371     switch (DestClass) {
1372     case cByte:
1373     case cShort:
1374     case cInt: {
1375       // Integral results are in %eax, or the appropriate portion
1376       // thereof.
1377       static const unsigned regRegMove[] = {
1378         X86::MOV8rr, X86::MOV16rr, X86::MOV32rr
1379       };
1380       static const unsigned AReg[] = { X86::AL, X86::AX, X86::EAX };
1381       BuildMI(BB, regRegMove[DestClass], 1, Ret.Reg).addReg(AReg[DestClass]);
1382       break;
1383     }
1384     case cFP:     // Floating-point return values live in %ST(0)
1385       BuildMI(BB, X86::FpGETRESULT, 1, Ret.Reg);
1386       break;
1387     case cLong:   // Long values are left in EDX:EAX
1388       BuildMI(BB, X86::MOV32rr, 1, Ret.Reg).addReg(X86::EAX);
1389       BuildMI(BB, X86::MOV32rr, 1, Ret.Reg+1).addReg(X86::EDX);
1390       break;
1391     default: assert(0 && "Unknown class!");
1392     }
1393   }
1394 }
1395
1396
1397 /// visitCallInst - Push args on stack and do a procedure call instruction.
1398 void ISel::visitCallInst(CallInst &CI) {
1399   MachineInstr *TheCall;
1400   if (Function *F = CI.getCalledFunction()) {
1401     // Is it an intrinsic function call?
1402     if (Intrinsic::ID ID = (Intrinsic::ID)F->getIntrinsicID()) {
1403       visitIntrinsicCall(ID, CI);   // Special intrinsics are not handled here
1404       return;
1405     }
1406
1407     // Emit a CALL instruction with PC-relative displacement.
1408     TheCall = BuildMI(X86::CALLpcrel32, 1).addGlobalAddress(F, true);
1409   } else {  // Emit an indirect call...
1410     unsigned Reg = getReg(CI.getCalledValue());
1411     TheCall = BuildMI(X86::CALL32r, 1).addReg(Reg);
1412   }
1413
1414   std::vector<ValueRecord> Args;
1415   for (unsigned i = 1, e = CI.getNumOperands(); i != e; ++i)
1416     Args.push_back(ValueRecord(CI.getOperand(i)));
1417
1418   unsigned DestReg = CI.getType() != Type::VoidTy ? getReg(CI) : 0;
1419   doCall(ValueRecord(DestReg, CI.getType()), TheCall, Args);
1420 }
1421
1422
1423 /// LowerUnknownIntrinsicFunctionCalls - This performs a prepass over the
1424 /// function, lowering any calls to unknown intrinsic functions into the
1425 /// equivalent LLVM code.
1426 ///
1427 void ISel::LowerUnknownIntrinsicFunctionCalls(Function &F) {
1428   for (Function::iterator BB = F.begin(), E = F.end(); BB != E; ++BB)
1429     for (BasicBlock::iterator I = BB->begin(), E = BB->end(); I != E; )
1430       if (CallInst *CI = dyn_cast<CallInst>(I++))
1431         if (Function *F = CI->getCalledFunction())
1432           switch (F->getIntrinsicID()) {
1433           case Intrinsic::not_intrinsic:
1434           case Intrinsic::vastart:
1435           case Intrinsic::vacopy:
1436           case Intrinsic::vaend:
1437           case Intrinsic::returnaddress:
1438           case Intrinsic::frameaddress:
1439           case Intrinsic::memcpy:
1440           case Intrinsic::memset:
1441             // We directly implement these intrinsics
1442             break;
1443           default:
1444             // All other intrinsic calls we must lower.
1445             Instruction *Before = CI->getPrev();
1446             TM.getIntrinsicLowering().LowerIntrinsicCall(CI);
1447             if (Before) {        // Move iterator to instruction after call
1448               I = Before;  ++I;
1449             } else {
1450               I = BB->begin();
1451             }
1452           }
1453
1454 }
1455
1456 void ISel::visitIntrinsicCall(Intrinsic::ID ID, CallInst &CI) {
1457   unsigned TmpReg1, TmpReg2;
1458   switch (ID) {
1459   case Intrinsic::vastart:
1460     // Get the address of the first vararg value...
1461     TmpReg1 = getReg(CI);
1462     addFrameReference(BuildMI(BB, X86::LEA32r, 5, TmpReg1), VarArgsFrameIndex);
1463     return;
1464
1465   case Intrinsic::vacopy:
1466     TmpReg1 = getReg(CI);
1467     TmpReg2 = getReg(CI.getOperand(1));
1468     BuildMI(BB, X86::MOV32rr, 1, TmpReg1).addReg(TmpReg2);
1469     return;
1470   case Intrinsic::vaend: return;   // Noop on X86
1471
1472   case Intrinsic::returnaddress:
1473   case Intrinsic::frameaddress:
1474     TmpReg1 = getReg(CI);
1475     if (cast<Constant>(CI.getOperand(1))->isNullValue()) {
1476       if (ID == Intrinsic::returnaddress) {
1477         // Just load the return address
1478         addFrameReference(BuildMI(BB, X86::MOV32rm, 4, TmpReg1),
1479                           ReturnAddressIndex);
1480       } else {
1481         addFrameReference(BuildMI(BB, X86::LEA32r, 4, TmpReg1),
1482                           ReturnAddressIndex, -4);
1483       }
1484     } else {
1485       // Values other than zero are not implemented yet.
1486       BuildMI(BB, X86::MOV32ri, 1, TmpReg1).addImm(0);
1487     }
1488     return;
1489
1490   case Intrinsic::memcpy: {
1491     assert(CI.getNumOperands() == 5 && "Illegal llvm.memcpy call!");
1492     unsigned Align = 1;
1493     if (ConstantInt *AlignC = dyn_cast<ConstantInt>(CI.getOperand(4))) {
1494       Align = AlignC->getRawValue();
1495       if (Align == 0) Align = 1;
1496     }
1497
1498     // Turn the byte code into # iterations
1499     unsigned CountReg;
1500     unsigned Opcode;
1501     switch (Align & 3) {
1502     case 2:   // WORD aligned
1503       if (ConstantInt *I = dyn_cast<ConstantInt>(CI.getOperand(3))) {
1504         CountReg = getReg(ConstantUInt::get(Type::UIntTy, I->getRawValue()/2));
1505       } else {
1506         CountReg = makeAnotherReg(Type::IntTy);
1507         unsigned ByteReg = getReg(CI.getOperand(3));
1508         BuildMI(BB, X86::SHR32ri, 2, CountReg).addReg(ByteReg).addImm(1);
1509       }
1510       Opcode = X86::REP_MOVSW;
1511       break;
1512     case 0:   // DWORD aligned
1513       if (ConstantInt *I = dyn_cast<ConstantInt>(CI.getOperand(3))) {
1514         CountReg = getReg(ConstantUInt::get(Type::UIntTy, I->getRawValue()/4));
1515       } else {
1516         CountReg = makeAnotherReg(Type::IntTy);
1517         unsigned ByteReg = getReg(CI.getOperand(3));
1518         BuildMI(BB, X86::SHR32ri, 2, CountReg).addReg(ByteReg).addImm(2);
1519       }
1520       Opcode = X86::REP_MOVSD;
1521       break;
1522     default:  // BYTE aligned
1523       CountReg = getReg(CI.getOperand(3));
1524       Opcode = X86::REP_MOVSB;
1525       break;
1526     }
1527
1528     // No matter what the alignment is, we put the source in ESI, the
1529     // destination in EDI, and the count in ECX.
1530     TmpReg1 = getReg(CI.getOperand(1));
1531     TmpReg2 = getReg(CI.getOperand(2));
1532     BuildMI(BB, X86::MOV32rr, 1, X86::ECX).addReg(CountReg);
1533     BuildMI(BB, X86::MOV32rr, 1, X86::EDI).addReg(TmpReg1);
1534     BuildMI(BB, X86::MOV32rr, 1, X86::ESI).addReg(TmpReg2);
1535     BuildMI(BB, Opcode, 0);
1536     return;
1537   }
1538   case Intrinsic::memset: {
1539     assert(CI.getNumOperands() == 5 && "Illegal llvm.memset call!");
1540     unsigned Align = 1;
1541     if (ConstantInt *AlignC = dyn_cast<ConstantInt>(CI.getOperand(4))) {
1542       Align = AlignC->getRawValue();
1543       if (Align == 0) Align = 1;
1544     }
1545
1546     // Turn the byte code into # iterations
1547     unsigned CountReg;
1548     unsigned Opcode;
1549     if (ConstantInt *ValC = dyn_cast<ConstantInt>(CI.getOperand(2))) {
1550       unsigned Val = ValC->getRawValue() & 255;
1551
1552       // If the value is a constant, then we can potentially use larger copies.
1553       switch (Align & 3) {
1554       case 2:   // WORD aligned
1555         if (ConstantInt *I = dyn_cast<ConstantInt>(CI.getOperand(3))) {
1556           CountReg =getReg(ConstantUInt::get(Type::UIntTy, I->getRawValue()/2));
1557         } else {
1558           CountReg = makeAnotherReg(Type::IntTy);
1559           unsigned ByteReg = getReg(CI.getOperand(3));
1560           BuildMI(BB, X86::SHR32ri, 2, CountReg).addReg(ByteReg).addImm(1);
1561         }
1562         BuildMI(BB, X86::MOV16ri, 1, X86::AX).addImm((Val << 8) | Val);
1563         Opcode = X86::REP_STOSW;
1564         break;
1565       case 0:   // DWORD aligned
1566         if (ConstantInt *I = dyn_cast<ConstantInt>(CI.getOperand(3))) {
1567           CountReg =getReg(ConstantUInt::get(Type::UIntTy, I->getRawValue()/4));
1568         } else {
1569           CountReg = makeAnotherReg(Type::IntTy);
1570           unsigned ByteReg = getReg(CI.getOperand(3));
1571           BuildMI(BB, X86::SHR32ri, 2, CountReg).addReg(ByteReg).addImm(2);
1572         }
1573         Val = (Val << 8) | Val;
1574         BuildMI(BB, X86::MOV32ri, 1, X86::EAX).addImm((Val << 16) | Val);
1575         Opcode = X86::REP_STOSD;
1576         break;
1577       default:  // BYTE aligned
1578         CountReg = getReg(CI.getOperand(3));
1579         BuildMI(BB, X86::MOV8ri, 1, X86::AL).addImm(Val);
1580         Opcode = X86::REP_STOSB;
1581         break;
1582       }
1583     } else {
1584       // If it's not a constant value we are storing, just fall back.  We could
1585       // try to be clever to form 16 bit and 32 bit values, but we don't yet.
1586       unsigned ValReg = getReg(CI.getOperand(2));
1587       BuildMI(BB, X86::MOV8rr, 1, X86::AL).addReg(ValReg);
1588       CountReg = getReg(CI.getOperand(3));
1589       Opcode = X86::REP_STOSB;
1590     }
1591
1592     // No matter what the alignment is, we put the source in ESI, the
1593     // destination in EDI, and the count in ECX.
1594     TmpReg1 = getReg(CI.getOperand(1));
1595     //TmpReg2 = getReg(CI.getOperand(2));
1596     BuildMI(BB, X86::MOV32rr, 1, X86::ECX).addReg(CountReg);
1597     BuildMI(BB, X86::MOV32rr, 1, X86::EDI).addReg(TmpReg1);
1598     BuildMI(BB, Opcode, 0);
1599     return;
1600   }
1601
1602   default: assert(0 && "Error: unknown intrinsics should have been lowered!");
1603   }
1604 }
1605
1606 static bool isSafeToFoldLoadIntoInstruction(LoadInst &LI, Instruction &User) {
1607   if (LI.getParent() != User.getParent())
1608     return false;
1609   BasicBlock::iterator It = &LI;
1610   // Check all of the instructions between the load and the user.  We should
1611   // really use alias analysis here, but for now we just do something simple.
1612   for (++It; It != BasicBlock::iterator(&User); ++It) {
1613     switch (It->getOpcode()) {
1614     case Instruction::Free:
1615     case Instruction::Store:
1616     case Instruction::Call:
1617     case Instruction::Invoke:
1618       return false;
1619     }
1620   }
1621   return true;
1622 }
1623
1624
1625 /// visitSimpleBinary - Implement simple binary operators for integral types...
1626 /// OperatorClass is one of: 0 for Add, 1 for Sub, 2 for And, 3 for Or, 4 for
1627 /// Xor.
1628 ///
1629 void ISel::visitSimpleBinary(BinaryOperator &B, unsigned OperatorClass) {
1630   unsigned DestReg = getReg(B);
1631   MachineBasicBlock::iterator MI = BB->end();
1632   Value *Op0 = B.getOperand(0), *Op1 = B.getOperand(1);
1633
1634   // Special case: op Reg, load [mem]
1635   if (isa<LoadInst>(Op0) && !isa<LoadInst>(Op1))
1636     if (!B.swapOperands())
1637       std::swap(Op0, Op1);  // Make sure any loads are in the RHS.
1638
1639   unsigned Class = getClassB(B.getType());
1640   if (isa<LoadInst>(Op1) && Class < cFP &&
1641       isSafeToFoldLoadIntoInstruction(*cast<LoadInst>(Op1), B)) {
1642
1643     static const unsigned OpcodeTab[][3] = {
1644       // Arithmetic operators
1645       { X86::ADD8rm, X86::ADD16rm, X86::ADD32rm },  // ADD
1646       { X86::SUB8rm, X86::SUB16rm, X86::SUB32rm },  // SUB
1647
1648       // Bitwise operators
1649       { X86::AND8rm, X86::AND16rm, X86::AND32rm },  // AND
1650       { X86:: OR8rm, X86:: OR16rm, X86:: OR32rm },  // OR
1651       { X86::XOR8rm, X86::XOR16rm, X86::XOR32rm },  // XOR
1652     };
1653
1654     assert(Class < cFP && "General code handles 64-bit integer types!");
1655     unsigned Opcode = OpcodeTab[OperatorClass][Class];
1656
1657     unsigned BaseReg, Scale, IndexReg, Disp;
1658     getAddressingMode(cast<LoadInst>(Op1)->getOperand(0), BaseReg,
1659                       Scale, IndexReg, Disp);
1660
1661     unsigned Op0r = getReg(Op0);
1662     addFullAddress(BuildMI(BB, Opcode, 2, DestReg).addReg(Op0r),
1663                    BaseReg, Scale, IndexReg, Disp);
1664     return;
1665   }
1666
1667   emitSimpleBinaryOperation(BB, MI, Op0, Op1, OperatorClass, DestReg);
1668 }
1669
1670 /// emitSimpleBinaryOperation - Implement simple binary operators for integral
1671 /// types...  OperatorClass is one of: 0 for Add, 1 for Sub, 2 for And, 3 for
1672 /// Or, 4 for Xor.
1673 ///
1674 /// emitSimpleBinaryOperation - Common code shared between visitSimpleBinary
1675 /// and constant expression support.
1676 ///
1677 void ISel::emitSimpleBinaryOperation(MachineBasicBlock *MBB,
1678                                      MachineBasicBlock::iterator IP,
1679                                      Value *Op0, Value *Op1,
1680                                      unsigned OperatorClass, unsigned DestReg) {
1681   unsigned Class = getClassB(Op0->getType());
1682
1683   // sub 0, X -> neg X
1684   if (OperatorClass == 1 && Class != cLong)
1685     if (ConstantInt *CI = dyn_cast<ConstantInt>(Op0)) {
1686       if (CI->isNullValue()) {
1687         unsigned op1Reg = getReg(Op1, MBB, IP);
1688         static unsigned const NEGTab[] = {
1689           X86::NEG8r, X86::NEG16r, X86::NEG32r
1690         };
1691         BuildMI(*MBB, IP, NEGTab[Class], 1, DestReg).addReg(op1Reg);
1692         return;
1693       }
1694     } else if (ConstantFP *CFP = dyn_cast<ConstantFP>(Op0))
1695       if (CFP->isExactlyValue(-0.0)) {
1696         // -0.0 - X === -X
1697         unsigned op1Reg = getReg(Op1, MBB, IP);
1698         BuildMI(*MBB, IP, X86::FCHS, 1, DestReg).addReg(op1Reg);
1699         return;
1700       }
1701
1702   // Special case: op Reg, <const>
1703   if (Class != cLong && isa<ConstantInt>(Op1)) {
1704     ConstantInt *Op1C = cast<ConstantInt>(Op1);
1705     unsigned Op0r = getReg(Op0, MBB, IP);
1706
1707     // xor X, -1 -> not X
1708     if (OperatorClass == 4 && Op1C->isAllOnesValue()) {
1709       static unsigned const NOTTab[] = { X86::NOT8r, X86::NOT16r, X86::NOT32r };
1710       BuildMI(*MBB, IP, NOTTab[Class], 1, DestReg).addReg(Op0r);
1711       return;
1712     }
1713
1714     // add X, -1 -> dec X
1715     if (OperatorClass == 0 && Op1C->isAllOnesValue()) {
1716       static unsigned const DECTab[] = { X86::DEC8r, X86::DEC16r, X86::DEC32r };
1717       BuildMI(*MBB, IP, DECTab[Class], 1, DestReg).addReg(Op0r);
1718       return;
1719     }
1720
1721     // add X, 1 -> inc X
1722     if (OperatorClass == 0 && Op1C->equalsInt(1)) {
1723       static unsigned const INCTab[] = { X86::INC8r, X86::INC16r, X86::INC32r };
1724       BuildMI(*MBB, IP, INCTab[Class], 1, DestReg).addReg(Op0r);
1725       return;
1726     }
1727
1728     static const unsigned OpcodeTab[][3] = {
1729       // Arithmetic operators
1730       { X86::ADD8ri, X86::ADD16ri, X86::ADD32ri },  // ADD
1731       { X86::SUB8ri, X86::SUB16ri, X86::SUB32ri },  // SUB
1732
1733       // Bitwise operators
1734       { X86::AND8ri, X86::AND16ri, X86::AND32ri },  // AND
1735       { X86:: OR8ri, X86:: OR16ri, X86:: OR32ri },  // OR
1736       { X86::XOR8ri, X86::XOR16ri, X86::XOR32ri },  // XOR
1737     };
1738
1739     assert(Class < cFP && "General code handles 64-bit integer types!");
1740     unsigned Opcode = OpcodeTab[OperatorClass][Class];
1741
1742
1743     uint64_t Op1v = cast<ConstantInt>(Op1C)->getRawValue();
1744     BuildMI(*MBB, IP, Opcode, 2, DestReg).addReg(Op0r).addImm(Op1v);
1745     return;
1746   }
1747
1748   // Finally, handle the general case now.
1749   static const unsigned OpcodeTab[][4] = {
1750     // Arithmetic operators
1751     { X86::ADD8rr, X86::ADD16rr, X86::ADD32rr, X86::FpADD },  // ADD
1752     { X86::SUB8rr, X86::SUB16rr, X86::SUB32rr, X86::FpSUB },  // SUB
1753
1754     // Bitwise operators
1755     { X86::AND8rr, X86::AND16rr, X86::AND32rr, 0 },  // AND
1756     { X86:: OR8rr, X86:: OR16rr, X86:: OR32rr, 0 },  // OR
1757     { X86::XOR8rr, X86::XOR16rr, X86::XOR32rr, 0 },  // XOR
1758   };
1759
1760   bool isLong = false;
1761   if (Class == cLong) {
1762     isLong = true;
1763     Class = cInt;          // Bottom 32 bits are handled just like ints
1764   }
1765
1766   unsigned Opcode = OpcodeTab[OperatorClass][Class];
1767   assert(Opcode && "Floating point arguments to logical inst?");
1768   unsigned Op0r = getReg(Op0, MBB, IP);
1769   unsigned Op1r = getReg(Op1, MBB, IP);
1770   BuildMI(*MBB, IP, Opcode, 2, DestReg).addReg(Op0r).addReg(Op1r);
1771
1772   if (isLong) {        // Handle the upper 32 bits of long values...
1773     static const unsigned TopTab[] = {
1774       X86::ADC32rr, X86::SBB32rr, X86::AND32rr, X86::OR32rr, X86::XOR32rr
1775     };
1776     BuildMI(*MBB, IP, TopTab[OperatorClass], 2,
1777             DestReg+1).addReg(Op0r+1).addReg(Op1r+1);
1778   }
1779 }
1780
1781 /// doMultiply - Emit appropriate instructions to multiply together the
1782 /// registers op0Reg and op1Reg, and put the result in DestReg.  The type of the
1783 /// result should be given as DestTy.
1784 ///
1785 void ISel::doMultiply(MachineBasicBlock *MBB, MachineBasicBlock::iterator MBBI,
1786                       unsigned DestReg, const Type *DestTy,
1787                       unsigned op0Reg, unsigned op1Reg) {
1788   unsigned Class = getClass(DestTy);
1789   switch (Class) {
1790   case cFP:              // Floating point multiply
1791     BuildMI(*MBB, MBBI, X86::FpMUL, 2, DestReg).addReg(op0Reg).addReg(op1Reg);
1792     return;
1793   case cInt:
1794   case cShort:
1795     BuildMI(*MBB, MBBI, Class == cInt ? X86::IMUL32rr:X86::IMUL16rr, 2, DestReg)
1796       .addReg(op0Reg).addReg(op1Reg);
1797     return;
1798   case cByte:
1799     // Must use the MUL instruction, which forces use of AL...
1800     BuildMI(*MBB, MBBI, X86::MOV8rr, 1, X86::AL).addReg(op0Reg);
1801     BuildMI(*MBB, MBBI, X86::MUL8r, 1).addReg(op1Reg);
1802     BuildMI(*MBB, MBBI, X86::MOV8rr, 1, DestReg).addReg(X86::AL);
1803     return;
1804   default:
1805   case cLong: assert(0 && "doMultiply cannot operate on LONG values!");
1806   }
1807 }
1808
1809 // ExactLog2 - This function solves for (Val == 1 << (N-1)) and returns N.  It
1810 // returns zero when the input is not exactly a power of two.
1811 static unsigned ExactLog2(unsigned Val) {
1812   if (Val == 0) return 0;
1813   unsigned Count = 0;
1814   while (Val != 1) {
1815     if (Val & 1) return 0;
1816     Val >>= 1;
1817     ++Count;
1818   }
1819   return Count+1;
1820 }
1821
1822 void ISel::doMultiplyConst(MachineBasicBlock *MBB,
1823                            MachineBasicBlock::iterator IP,
1824                            unsigned DestReg, const Type *DestTy,
1825                            unsigned op0Reg, unsigned ConstRHS) {
1826   unsigned Class = getClass(DestTy);
1827
1828   // If the element size is exactly a power of 2, use a shift to get it.
1829   if (unsigned Shift = ExactLog2(ConstRHS)) {
1830     switch (Class) {
1831     default: assert(0 && "Unknown class for this function!");
1832     case cByte:
1833       BuildMI(*MBB, IP, X86::SHL32ri,2, DestReg).addReg(op0Reg).addImm(Shift-1);
1834       return;
1835     case cShort:
1836       BuildMI(*MBB, IP, X86::SHL32ri,2, DestReg).addReg(op0Reg).addImm(Shift-1);
1837       return;
1838     case cInt:
1839       BuildMI(*MBB, IP, X86::SHL32ri,2, DestReg).addReg(op0Reg).addImm(Shift-1);
1840       return;
1841     }
1842   }
1843
1844   if (Class == cShort) {
1845     BuildMI(*MBB, IP, X86::IMUL16rri,2,DestReg).addReg(op0Reg).addImm(ConstRHS);
1846     return;
1847   } else if (Class == cInt) {
1848     BuildMI(*MBB, IP, X86::IMUL32rri,2,DestReg).addReg(op0Reg).addImm(ConstRHS);
1849     return;
1850   }
1851
1852   // Most general case, emit a normal multiply...
1853   static const unsigned MOVriTab[] = {
1854     X86::MOV8ri, X86::MOV16ri, X86::MOV32ri
1855   };
1856
1857   unsigned TmpReg = makeAnotherReg(DestTy);
1858   BuildMI(*MBB, IP, MOVriTab[Class], 1, TmpReg).addImm(ConstRHS);
1859
1860   // Emit a MUL to multiply the register holding the index by
1861   // elementSize, putting the result in OffsetReg.
1862   doMultiply(MBB, IP, DestReg, DestTy, op0Reg, TmpReg);
1863 }
1864
1865 /// visitMul - Multiplies are not simple binary operators because they must deal
1866 /// with the EAX register explicitly.
1867 ///
1868 void ISel::visitMul(BinaryOperator &I) {
1869   unsigned Op0Reg  = getReg(I.getOperand(0));
1870   unsigned DestReg = getReg(I);
1871
1872   // Simple scalar multiply?
1873   if (I.getType() != Type::LongTy && I.getType() != Type::ULongTy) {
1874     if (ConstantInt *CI = dyn_cast<ConstantInt>(I.getOperand(1))) {
1875       unsigned Val = (unsigned)CI->getRawValue(); // Cannot be 64-bit constant
1876       MachineBasicBlock::iterator MBBI = BB->end();
1877       doMultiplyConst(BB, MBBI, DestReg, I.getType(), Op0Reg, Val);
1878     } else {
1879       unsigned Op1Reg  = getReg(I.getOperand(1));
1880       MachineBasicBlock::iterator MBBI = BB->end();
1881       doMultiply(BB, MBBI, DestReg, I.getType(), Op0Reg, Op1Reg);
1882     }
1883   } else {
1884     unsigned Op1Reg  = getReg(I.getOperand(1));
1885
1886     // Long value.  We have to do things the hard way...
1887     // Multiply the two low parts... capturing carry into EDX
1888     BuildMI(BB, X86::MOV32rr, 1, X86::EAX).addReg(Op0Reg);
1889     BuildMI(BB, X86::MUL32r, 1).addReg(Op1Reg);  // AL*BL
1890
1891     unsigned OverflowReg = makeAnotherReg(Type::UIntTy);
1892     BuildMI(BB, X86::MOV32rr, 1, DestReg).addReg(X86::EAX);     // AL*BL
1893     BuildMI(BB, X86::MOV32rr, 1, OverflowReg).addReg(X86::EDX); // AL*BL >> 32
1894
1895     MachineBasicBlock::iterator MBBI = BB->end();
1896     unsigned AHBLReg = makeAnotherReg(Type::UIntTy);   // AH*BL
1897     BuildMI(*BB, MBBI, X86::IMUL32rr,2,AHBLReg).addReg(Op0Reg+1).addReg(Op1Reg);
1898
1899     unsigned AHBLplusOverflowReg = makeAnotherReg(Type::UIntTy);
1900     BuildMI(*BB, MBBI, X86::ADD32rr, 2,                  // AH*BL+(AL*BL >> 32)
1901             AHBLplusOverflowReg).addReg(AHBLReg).addReg(OverflowReg);
1902
1903     MBBI = BB->end();
1904     unsigned ALBHReg = makeAnotherReg(Type::UIntTy); // AL*BH
1905     BuildMI(*BB, MBBI, X86::IMUL32rr,2,ALBHReg).addReg(Op0Reg).addReg(Op1Reg+1);
1906
1907     BuildMI(*BB, MBBI, X86::ADD32rr, 2,         // AL*BH + AH*BL + (AL*BL >> 32)
1908             DestReg+1).addReg(AHBLplusOverflowReg).addReg(ALBHReg);
1909   }
1910 }
1911
1912
1913 /// visitDivRem - Handle division and remainder instructions... these
1914 /// instruction both require the same instructions to be generated, they just
1915 /// select the result from a different register.  Note that both of these
1916 /// instructions work differently for signed and unsigned operands.
1917 ///
1918 void ISel::visitDivRem(BinaryOperator &I) {
1919   unsigned Op0Reg = getReg(I.getOperand(0));
1920   unsigned Op1Reg = getReg(I.getOperand(1));
1921   unsigned ResultReg = getReg(I);
1922
1923   MachineBasicBlock::iterator IP = BB->end();
1924   emitDivRemOperation(BB, IP, Op0Reg, Op1Reg, I.getOpcode() == Instruction::Div,
1925                       I.getType(), ResultReg);
1926 }
1927
1928 void ISel::emitDivRemOperation(MachineBasicBlock *BB,
1929                                MachineBasicBlock::iterator IP,
1930                                unsigned Op0Reg, unsigned Op1Reg, bool isDiv,
1931                                const Type *Ty, unsigned ResultReg) {
1932   unsigned Class = getClass(Ty);
1933   switch (Class) {
1934   case cFP:              // Floating point divide
1935     if (isDiv) {
1936       BuildMI(*BB, IP, X86::FpDIV, 2, ResultReg).addReg(Op0Reg).addReg(Op1Reg);
1937     } else {               // Floating point remainder...
1938       MachineInstr *TheCall =
1939         BuildMI(X86::CALLpcrel32, 1).addExternalSymbol("fmod", true);
1940       std::vector<ValueRecord> Args;
1941       Args.push_back(ValueRecord(Op0Reg, Type::DoubleTy));
1942       Args.push_back(ValueRecord(Op1Reg, Type::DoubleTy));
1943       doCall(ValueRecord(ResultReg, Type::DoubleTy), TheCall, Args);
1944     }
1945     return;
1946   case cLong: {
1947     static const char *FnName[] =
1948       { "__moddi3", "__divdi3", "__umoddi3", "__udivdi3" };
1949
1950     unsigned NameIdx = Ty->isUnsigned()*2 + isDiv;
1951     MachineInstr *TheCall =
1952       BuildMI(X86::CALLpcrel32, 1).addExternalSymbol(FnName[NameIdx], true);
1953
1954     std::vector<ValueRecord> Args;
1955     Args.push_back(ValueRecord(Op0Reg, Type::LongTy));
1956     Args.push_back(ValueRecord(Op1Reg, Type::LongTy));
1957     doCall(ValueRecord(ResultReg, Type::LongTy), TheCall, Args);
1958     return;
1959   }
1960   case cByte: case cShort: case cInt:
1961     break;          // Small integrals, handled below...
1962   default: assert(0 && "Unknown class!");
1963   }
1964
1965   static const unsigned Regs[]     ={ X86::AL    , X86::AX     , X86::EAX     };
1966   static const unsigned MovOpcode[]={ X86::MOV8rr, X86::MOV16rr, X86::MOV32rr };
1967   static const unsigned SarOpcode[]={ X86::SAR8ri, X86::SAR16ri, X86::SAR32ri };
1968   static const unsigned ClrOpcode[]={ X86::MOV8ri, X86::MOV16ri, X86::MOV32ri };
1969   static const unsigned ExtRegs[]  ={ X86::AH    , X86::DX     , X86::EDX     };
1970
1971   static const unsigned DivOpcode[][4] = {
1972     { X86::DIV8r , X86::DIV16r , X86::DIV32r , 0 },  // Unsigned division
1973     { X86::IDIV8r, X86::IDIV16r, X86::IDIV32r, 0 },  // Signed division
1974   };
1975
1976   bool isSigned   = Ty->isSigned();
1977   unsigned Reg    = Regs[Class];
1978   unsigned ExtReg = ExtRegs[Class];
1979
1980   // Put the first operand into one of the A registers...
1981   BuildMI(*BB, IP, MovOpcode[Class], 1, Reg).addReg(Op0Reg);
1982
1983   if (isSigned) {
1984     // Emit a sign extension instruction...
1985     unsigned ShiftResult = makeAnotherReg(Ty);
1986     BuildMI(*BB, IP, SarOpcode[Class], 2,ShiftResult).addReg(Op0Reg).addImm(31);
1987     BuildMI(*BB, IP, MovOpcode[Class], 1, ExtReg).addReg(ShiftResult);
1988   } else {
1989     // If unsigned, emit a zeroing instruction... (reg = 0)
1990     BuildMI(*BB, IP, ClrOpcode[Class], 2, ExtReg).addImm(0);
1991   }
1992
1993   // Emit the appropriate divide or remainder instruction...
1994   BuildMI(*BB, IP, DivOpcode[isSigned][Class], 1).addReg(Op1Reg);
1995
1996   // Figure out which register we want to pick the result out of...
1997   unsigned DestReg = isDiv ? Reg : ExtReg;
1998
1999   // Put the result into the destination register...
2000   BuildMI(*BB, IP, MovOpcode[Class], 1, ResultReg).addReg(DestReg);
2001 }
2002
2003
2004 /// Shift instructions: 'shl', 'sar', 'shr' - Some special cases here
2005 /// for constant immediate shift values, and for constant immediate
2006 /// shift values equal to 1. Even the general case is sort of special,
2007 /// because the shift amount has to be in CL, not just any old register.
2008 ///
2009 void ISel::visitShiftInst(ShiftInst &I) {
2010   MachineBasicBlock::iterator IP = BB->end ();
2011   emitShiftOperation (BB, IP, I.getOperand (0), I.getOperand (1),
2012                       I.getOpcode () == Instruction::Shl, I.getType (),
2013                       getReg (I));
2014 }
2015
2016 /// emitShiftOperation - Common code shared between visitShiftInst and
2017 /// constant expression support.
2018 void ISel::emitShiftOperation(MachineBasicBlock *MBB,
2019                               MachineBasicBlock::iterator IP,
2020                               Value *Op, Value *ShiftAmount, bool isLeftShift,
2021                               const Type *ResultTy, unsigned DestReg) {
2022   unsigned SrcReg = getReg (Op, MBB, IP);
2023   bool isSigned = ResultTy->isSigned ();
2024   unsigned Class = getClass (ResultTy);
2025
2026   static const unsigned ConstantOperand[][4] = {
2027     { X86::SHR8ri, X86::SHR16ri, X86::SHR32ri, X86::SHRD32rri8 },  // SHR
2028     { X86::SAR8ri, X86::SAR16ri, X86::SAR32ri, X86::SHRD32rri8 },  // SAR
2029     { X86::SHL8ri, X86::SHL16ri, X86::SHL32ri, X86::SHLD32rri8 },  // SHL
2030     { X86::SHL8ri, X86::SHL16ri, X86::SHL32ri, X86::SHLD32rri8 },  // SAL = SHL
2031   };
2032
2033   static const unsigned NonConstantOperand[][4] = {
2034     { X86::SHR8rCL, X86::SHR16rCL, X86::SHR32rCL },  // SHR
2035     { X86::SAR8rCL, X86::SAR16rCL, X86::SAR32rCL },  // SAR
2036     { X86::SHL8rCL, X86::SHL16rCL, X86::SHL32rCL },  // SHL
2037     { X86::SHL8rCL, X86::SHL16rCL, X86::SHL32rCL },  // SAL = SHL
2038   };
2039
2040   // Longs, as usual, are handled specially...
2041   if (Class == cLong) {
2042     // If we have a constant shift, we can generate much more efficient code
2043     // than otherwise...
2044     //
2045     if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(ShiftAmount)) {
2046       unsigned Amount = CUI->getValue();
2047       if (Amount < 32) {
2048         const unsigned *Opc = ConstantOperand[isLeftShift*2+isSigned];
2049         if (isLeftShift) {
2050           BuildMI(*MBB, IP, Opc[3], 3,
2051               DestReg+1).addReg(SrcReg+1).addReg(SrcReg).addImm(Amount);
2052           BuildMI(*MBB, IP, Opc[2], 2, DestReg).addReg(SrcReg).addImm(Amount);
2053         } else {
2054           BuildMI(*MBB, IP, Opc[3], 3,
2055               DestReg).addReg(SrcReg  ).addReg(SrcReg+1).addImm(Amount);
2056           BuildMI(*MBB, IP, Opc[2],2,DestReg+1).addReg(SrcReg+1).addImm(Amount);
2057         }
2058       } else {                 // Shifting more than 32 bits
2059         Amount -= 32;
2060         if (isLeftShift) {
2061           BuildMI(*MBB, IP, X86::SHL32ri, 2,
2062               DestReg + 1).addReg(SrcReg).addImm(Amount);
2063           BuildMI(*MBB, IP, X86::MOV32ri, 1,
2064               DestReg).addImm(0);
2065         } else {
2066           unsigned Opcode = isSigned ? X86::SAR32ri : X86::SHR32ri;
2067           BuildMI(*MBB, IP, Opcode, 2, DestReg).addReg(SrcReg+1).addImm(Amount);
2068           BuildMI(*MBB, IP, X86::MOV32ri, 1, DestReg+1).addImm(0);
2069         }
2070       }
2071     } else {
2072       unsigned TmpReg = makeAnotherReg(Type::IntTy);
2073
2074       if (!isLeftShift && isSigned) {
2075         // If this is a SHR of a Long, then we need to do funny sign extension
2076         // stuff.  TmpReg gets the value to use as the high-part if we are
2077         // shifting more than 32 bits.
2078         BuildMI(*MBB, IP, X86::SAR32ri, 2, TmpReg).addReg(SrcReg).addImm(31);
2079       } else {
2080         // Other shifts use a fixed zero value if the shift is more than 32
2081         // bits.
2082         BuildMI(*MBB, IP, X86::MOV32ri, 1, TmpReg).addImm(0);
2083       }
2084
2085       // Initialize CL with the shift amount...
2086       unsigned ShiftAmountReg = getReg(ShiftAmount, MBB, IP);
2087       BuildMI(*MBB, IP, X86::MOV8rr, 1, X86::CL).addReg(ShiftAmountReg);
2088
2089       unsigned TmpReg2 = makeAnotherReg(Type::IntTy);
2090       unsigned TmpReg3 = makeAnotherReg(Type::IntTy);
2091       if (isLeftShift) {
2092         // TmpReg2 = shld inHi, inLo
2093         BuildMI(*MBB, IP, X86::SHLD32rrCL,2,TmpReg2).addReg(SrcReg+1)
2094                                                     .addReg(SrcReg);
2095         // TmpReg3 = shl  inLo, CL
2096         BuildMI(*MBB, IP, X86::SHL32rCL, 1, TmpReg3).addReg(SrcReg);
2097
2098         // Set the flags to indicate whether the shift was by more than 32 bits.
2099         BuildMI(*MBB, IP, X86::TEST8ri, 2).addReg(X86::CL).addImm(32);
2100
2101         // DestHi = (>32) ? TmpReg3 : TmpReg2;
2102         BuildMI(*MBB, IP, X86::CMOVNE32rr, 2,
2103                 DestReg+1).addReg(TmpReg2).addReg(TmpReg3);
2104         // DestLo = (>32) ? TmpReg : TmpReg3;
2105         BuildMI(*MBB, IP, X86::CMOVNE32rr, 2,
2106             DestReg).addReg(TmpReg3).addReg(TmpReg);
2107       } else {
2108         // TmpReg2 = shrd inLo, inHi
2109         BuildMI(*MBB, IP, X86::SHRD32rrCL,2,TmpReg2).addReg(SrcReg)
2110                                                     .addReg(SrcReg+1);
2111         // TmpReg3 = s[ah]r  inHi, CL
2112         BuildMI(*MBB, IP, isSigned ? X86::SAR32rCL : X86::SHR32rCL, 1, TmpReg3)
2113                        .addReg(SrcReg+1);
2114
2115         // Set the flags to indicate whether the shift was by more than 32 bits.
2116         BuildMI(*MBB, IP, X86::TEST8ri, 2).addReg(X86::CL).addImm(32);
2117
2118         // DestLo = (>32) ? TmpReg3 : TmpReg2;
2119         BuildMI(*MBB, IP, X86::CMOVNE32rr, 2,
2120                 DestReg).addReg(TmpReg2).addReg(TmpReg3);
2121
2122         // DestHi = (>32) ? TmpReg : TmpReg3;
2123         BuildMI(*MBB, IP, X86::CMOVNE32rr, 2,
2124                 DestReg+1).addReg(TmpReg3).addReg(TmpReg);
2125       }
2126     }
2127     return;
2128   }
2129
2130   if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(ShiftAmount)) {
2131     // The shift amount is constant, guaranteed to be a ubyte. Get its value.
2132     assert(CUI->getType() == Type::UByteTy && "Shift amount not a ubyte?");
2133
2134     const unsigned *Opc = ConstantOperand[isLeftShift*2+isSigned];
2135     BuildMI(*MBB, IP, Opc[Class], 2,
2136         DestReg).addReg(SrcReg).addImm(CUI->getValue());
2137   } else {                  // The shift amount is non-constant.
2138     unsigned ShiftAmountReg = getReg (ShiftAmount, MBB, IP);
2139     BuildMI(*MBB, IP, X86::MOV8rr, 1, X86::CL).addReg(ShiftAmountReg);
2140
2141     const unsigned *Opc = NonConstantOperand[isLeftShift*2+isSigned];
2142     BuildMI(*MBB, IP, Opc[Class], 1, DestReg).addReg(SrcReg);
2143   }
2144 }
2145
2146
2147 void ISel::getAddressingMode(Value *Addr, unsigned &BaseReg, unsigned &Scale,
2148                              unsigned &IndexReg, unsigned &Disp) {
2149   BaseReg = 0; Scale = 1; IndexReg = 0; Disp = 0;
2150   if (GetElementPtrInst *GEP = dyn_cast<GetElementPtrInst>(Addr)) {
2151     if (isGEPFoldable(BB, GEP->getOperand(0), GEP->op_begin()+1, GEP->op_end(),
2152                        BaseReg, Scale, IndexReg, Disp))
2153       return;
2154   } else if (ConstantExpr *CE = dyn_cast<ConstantExpr>(Addr)) {
2155     if (CE->getOpcode() == Instruction::GetElementPtr)
2156       if (isGEPFoldable(BB, CE->getOperand(0), CE->op_begin()+1, CE->op_end(),
2157                         BaseReg, Scale, IndexReg, Disp))
2158         return;
2159   }
2160
2161   // If it's not foldable, reset addr mode.
2162   BaseReg = getReg(Addr);
2163   Scale = 1; IndexReg = 0; Disp = 0;
2164 }
2165
2166
2167 /// visitLoadInst - Implement LLVM load instructions in terms of the x86 'mov'
2168 /// instruction.  The load and store instructions are the only place where we
2169 /// need to worry about the memory layout of the target machine.
2170 ///
2171 void ISel::visitLoadInst(LoadInst &I) {
2172   // Check to see if this load instruction is going to be folded into a binary
2173   // instruction, like add.  If so, we don't want to emit it.  Wouldn't a real
2174   // pattern matching instruction selector be nice?
2175   if (I.hasOneUse() && getClassB(I.getType()) < cFP) {
2176     Instruction *User = cast<Instruction>(I.use_back());
2177     switch (User->getOpcode()) {
2178     default: User = 0; break;
2179     case Instruction::Add:
2180     case Instruction::Sub:
2181     case Instruction::And:
2182     case Instruction::Or:
2183     case Instruction::Xor:
2184       break;
2185     }
2186
2187     if (User) {
2188       // Okay, we found a user.  If the load is the first operand and there is
2189       // no second operand load, reverse the operand ordering.  Note that this
2190       // can fail for a subtract (ie, no change will be made).
2191       if (!isa<LoadInst>(User->getOperand(1)))
2192         cast<BinaryOperator>(User)->swapOperands();
2193
2194       // Okay, now that everything is set up, if this load is used by the second
2195       // operand, and if there are no instructions that invalidate the load
2196       // before the binary operator, eliminate the load.
2197       if (User->getOperand(1) == &I &&
2198           isSafeToFoldLoadIntoInstruction(I, *User))
2199         return;   // Eliminate the load!
2200     }
2201   }
2202
2203   unsigned DestReg = getReg(I);
2204   unsigned BaseReg = 0, Scale = 1, IndexReg = 0, Disp = 0;
2205   getAddressingMode(I.getOperand(0), BaseReg, Scale, IndexReg, Disp);
2206
2207   unsigned Class = getClassB(I.getType());
2208   if (Class == cLong) {
2209     addFullAddress(BuildMI(BB, X86::MOV32rm, 4, DestReg),
2210                    BaseReg, Scale, IndexReg, Disp);
2211     addFullAddress(BuildMI(BB, X86::MOV32rm, 4, DestReg+1),
2212                    BaseReg, Scale, IndexReg, Disp+4);
2213     return;
2214   }
2215
2216   static const unsigned Opcodes[] = {
2217     X86::MOV8rm, X86::MOV16rm, X86::MOV32rm, X86::FLD32m
2218   };
2219   unsigned Opcode = Opcodes[Class];
2220   if (I.getType() == Type::DoubleTy) Opcode = X86::FLD64m;
2221   addFullAddress(BuildMI(BB, Opcode, 4, DestReg),
2222                  BaseReg, Scale, IndexReg, Disp);
2223 }
2224
2225 /// visitStoreInst - Implement LLVM store instructions in terms of the x86 'mov'
2226 /// instruction.
2227 ///
2228 void ISel::visitStoreInst(StoreInst &I) {
2229   unsigned BaseReg, Scale, IndexReg, Disp;
2230   getAddressingMode(I.getOperand(1), BaseReg, Scale, IndexReg, Disp);
2231
2232   const Type *ValTy = I.getOperand(0)->getType();
2233   unsigned Class = getClassB(ValTy);
2234
2235   if (ConstantInt *CI = dyn_cast<ConstantInt>(I.getOperand(0))) {
2236     uint64_t Val = CI->getRawValue();
2237     if (Class == cLong) {
2238       addFullAddress(BuildMI(BB, X86::MOV32mi, 5),
2239                      BaseReg, Scale, IndexReg, Disp).addImm(Val & ~0U);
2240       addFullAddress(BuildMI(BB, X86::MOV32mi, 5),
2241                      BaseReg, Scale, IndexReg, Disp+4).addImm(Val>>32);
2242     } else {
2243       static const unsigned Opcodes[] = {
2244         X86::MOV8mi, X86::MOV16mi, X86::MOV32mi
2245       };
2246       unsigned Opcode = Opcodes[Class];
2247       addFullAddress(BuildMI(BB, Opcode, 5),
2248                      BaseReg, Scale, IndexReg, Disp).addImm(Val);
2249     }
2250   } else if (ConstantBool *CB = dyn_cast<ConstantBool>(I.getOperand(0))) {
2251     addFullAddress(BuildMI(BB, X86::MOV8mi, 5),
2252                    BaseReg, Scale, IndexReg, Disp).addImm(CB->getValue());
2253   } else {
2254     if (Class == cLong) {
2255       unsigned ValReg = getReg(I.getOperand(0));
2256       addFullAddress(BuildMI(BB, X86::MOV32mr, 5),
2257                      BaseReg, Scale, IndexReg, Disp).addReg(ValReg);
2258       addFullAddress(BuildMI(BB, X86::MOV32mr, 5),
2259                      BaseReg, Scale, IndexReg, Disp+4).addReg(ValReg+1);
2260     } else {
2261       unsigned ValReg = getReg(I.getOperand(0));
2262       static const unsigned Opcodes[] = {
2263         X86::MOV8mr, X86::MOV16mr, X86::MOV32mr, X86::FST32m
2264       };
2265       unsigned Opcode = Opcodes[Class];
2266       if (ValTy == Type::DoubleTy) Opcode = X86::FST64m;
2267       addFullAddress(BuildMI(BB, Opcode, 1+4),
2268                      BaseReg, Scale, IndexReg, Disp).addReg(ValReg);
2269     }
2270   }
2271 }
2272
2273
2274 /// visitCastInst - Here we have various kinds of copying with or without sign
2275 /// extension going on.
2276 ///
2277 void ISel::visitCastInst(CastInst &CI) {
2278   Value *Op = CI.getOperand(0);
2279   // If this is a cast from a 32-bit integer to a Long type, and the only uses
2280   // of the case are GEP instructions, then the cast does not need to be
2281   // generated explicitly, it will be folded into the GEP.
2282   if (CI.getType() == Type::LongTy &&
2283       (Op->getType() == Type::IntTy || Op->getType() == Type::UIntTy)) {
2284     bool AllUsesAreGEPs = true;
2285     for (Value::use_iterator I = CI.use_begin(), E = CI.use_end(); I != E; ++I)
2286       if (!isa<GetElementPtrInst>(*I)) {
2287         AllUsesAreGEPs = false;
2288         break;
2289       }
2290
2291     // No need to codegen this cast if all users are getelementptr instrs...
2292     if (AllUsesAreGEPs) return;
2293   }
2294
2295   unsigned DestReg = getReg(CI);
2296   MachineBasicBlock::iterator MI = BB->end();
2297   emitCastOperation(BB, MI, Op, CI.getType(), DestReg);
2298 }
2299
2300 /// emitCastOperation - Common code shared between visitCastInst and constant
2301 /// expression cast support.
2302 ///
2303 void ISel::emitCastOperation(MachineBasicBlock *BB,
2304                              MachineBasicBlock::iterator IP,
2305                              Value *Src, const Type *DestTy,
2306                              unsigned DestReg) {
2307   unsigned SrcReg = getReg(Src, BB, IP);
2308   const Type *SrcTy = Src->getType();
2309   unsigned SrcClass = getClassB(SrcTy);
2310   unsigned DestClass = getClassB(DestTy);
2311
2312   // Implement casts to bool by using compare on the operand followed by set if
2313   // not zero on the result.
2314   if (DestTy == Type::BoolTy) {
2315     switch (SrcClass) {
2316     case cByte:
2317       BuildMI(*BB, IP, X86::TEST8rr, 2).addReg(SrcReg).addReg(SrcReg);
2318       break;
2319     case cShort:
2320       BuildMI(*BB, IP, X86::TEST16rr, 2).addReg(SrcReg).addReg(SrcReg);
2321       break;
2322     case cInt:
2323       BuildMI(*BB, IP, X86::TEST32rr, 2).addReg(SrcReg).addReg(SrcReg);
2324       break;
2325     case cLong: {
2326       unsigned TmpReg = makeAnotherReg(Type::IntTy);
2327       BuildMI(*BB, IP, X86::OR32rr, 2, TmpReg).addReg(SrcReg).addReg(SrcReg+1);
2328       break;
2329     }
2330     case cFP:
2331       BuildMI(*BB, IP, X86::FTST, 1).addReg(SrcReg);
2332       BuildMI(*BB, IP, X86::FNSTSW8r, 0);
2333       BuildMI(*BB, IP, X86::SAHF, 1);
2334       break;
2335     }
2336
2337     // If the zero flag is not set, then the value is true, set the byte to
2338     // true.
2339     BuildMI(*BB, IP, X86::SETNEr, 1, DestReg);
2340     return;
2341   }
2342
2343   static const unsigned RegRegMove[] = {
2344     X86::MOV8rr, X86::MOV16rr, X86::MOV32rr, X86::FpMOV, X86::MOV32rr
2345   };
2346
2347   // Implement casts between values of the same type class (as determined by
2348   // getClass) by using a register-to-register move.
2349   if (SrcClass == DestClass) {
2350     if (SrcClass <= cInt || (SrcClass == cFP && SrcTy == DestTy)) {
2351       BuildMI(*BB, IP, RegRegMove[SrcClass], 1, DestReg).addReg(SrcReg);
2352     } else if (SrcClass == cFP) {
2353       if (SrcTy == Type::FloatTy) {  // double -> float
2354         assert(DestTy == Type::DoubleTy && "Unknown cFP member!");
2355         BuildMI(*BB, IP, X86::FpMOV, 1, DestReg).addReg(SrcReg);
2356       } else {                       // float -> double
2357         assert(SrcTy == Type::DoubleTy && DestTy == Type::FloatTy &&
2358                "Unknown cFP member!");
2359         // Truncate from double to float by storing to memory as short, then
2360         // reading it back.
2361         unsigned FltAlign = TM.getTargetData().getFloatAlignment();
2362         int FrameIdx = F->getFrameInfo()->CreateStackObject(4, FltAlign);
2363         addFrameReference(BuildMI(*BB, IP, X86::FST32m, 5), FrameIdx).addReg(SrcReg);
2364         addFrameReference(BuildMI(*BB, IP, X86::FLD32m, 5, DestReg), FrameIdx);
2365       }
2366     } else if (SrcClass == cLong) {
2367       BuildMI(*BB, IP, X86::MOV32rr, 1, DestReg).addReg(SrcReg);
2368       BuildMI(*BB, IP, X86::MOV32rr, 1, DestReg+1).addReg(SrcReg+1);
2369     } else {
2370       assert(0 && "Cannot handle this type of cast instruction!");
2371       abort();
2372     }
2373     return;
2374   }
2375
2376   // Handle cast of SMALLER int to LARGER int using a move with sign extension
2377   // or zero extension, depending on whether the source type was signed.
2378   if (SrcClass <= cInt && (DestClass <= cInt || DestClass == cLong) &&
2379       SrcClass < DestClass) {
2380     bool isLong = DestClass == cLong;
2381     if (isLong) DestClass = cInt;
2382
2383     static const unsigned Opc[][4] = {
2384       { X86::MOVSX16rr8, X86::MOVSX32rr8, X86::MOVSX32rr16, X86::MOV32rr }, // s
2385       { X86::MOVZX16rr8, X86::MOVZX32rr8, X86::MOVZX32rr16, X86::MOV32rr }  // u
2386     };
2387
2388     bool isUnsigned = SrcTy->isUnsigned();
2389     BuildMI(*BB, IP, Opc[isUnsigned][SrcClass + DestClass - 1], 1,
2390         DestReg).addReg(SrcReg);
2391
2392     if (isLong) {  // Handle upper 32 bits as appropriate...
2393       if (isUnsigned)     // Zero out top bits...
2394         BuildMI(*BB, IP, X86::MOV32ri, 1, DestReg+1).addImm(0);
2395       else                // Sign extend bottom half...
2396         BuildMI(*BB, IP, X86::SAR32ri, 2, DestReg+1).addReg(DestReg).addImm(31);
2397     }
2398     return;
2399   }
2400
2401   // Special case long -> int ...
2402   if (SrcClass == cLong && DestClass == cInt) {
2403     BuildMI(*BB, IP, X86::MOV32rr, 1, DestReg).addReg(SrcReg);
2404     return;
2405   }
2406
2407   // Handle cast of LARGER int to SMALLER int using a move to EAX followed by a
2408   // move out of AX or AL.
2409   if ((SrcClass <= cInt || SrcClass == cLong) && DestClass <= cInt
2410       && SrcClass > DestClass) {
2411     static const unsigned AReg[] = { X86::AL, X86::AX, X86::EAX, 0, X86::EAX };
2412     BuildMI(*BB, IP, RegRegMove[SrcClass], 1, AReg[SrcClass]).addReg(SrcReg);
2413     BuildMI(*BB, IP, RegRegMove[DestClass], 1, DestReg).addReg(AReg[DestClass]);
2414     return;
2415   }
2416
2417   // Handle casts from integer to floating point now...
2418   if (DestClass == cFP) {
2419     // Promote the integer to a type supported by FLD.  We do this because there
2420     // are no unsigned FLD instructions, so we must promote an unsigned value to
2421     // a larger signed value, then use FLD on the larger value.
2422     //
2423     const Type *PromoteType = 0;
2424     unsigned PromoteOpcode;
2425     unsigned RealDestReg = DestReg;
2426     switch (SrcTy->getPrimitiveID()) {
2427     case Type::BoolTyID:
2428     case Type::SByteTyID:
2429       // We don't have the facilities for directly loading byte sized data from
2430       // memory (even signed).  Promote it to 16 bits.
2431       PromoteType = Type::ShortTy;
2432       PromoteOpcode = X86::MOVSX16rr8;
2433       break;
2434     case Type::UByteTyID:
2435       PromoteType = Type::ShortTy;
2436       PromoteOpcode = X86::MOVZX16rr8;
2437       break;
2438     case Type::UShortTyID:
2439       PromoteType = Type::IntTy;
2440       PromoteOpcode = X86::MOVZX32rr16;
2441       break;
2442     case Type::UIntTyID: {
2443       // Make a 64 bit temporary... and zero out the top of it...
2444       unsigned TmpReg = makeAnotherReg(Type::LongTy);
2445       BuildMI(*BB, IP, X86::MOV32rr, 1, TmpReg).addReg(SrcReg);
2446       BuildMI(*BB, IP, X86::MOV32ri, 1, TmpReg+1).addImm(0);
2447       SrcTy = Type::LongTy;
2448       SrcClass = cLong;
2449       SrcReg = TmpReg;
2450       break;
2451     }
2452     case Type::ULongTyID:
2453       // Don't fild into the read destination.
2454       DestReg = makeAnotherReg(Type::DoubleTy);
2455       break;
2456     default:  // No promotion needed...
2457       break;
2458     }
2459
2460     if (PromoteType) {
2461       unsigned TmpReg = makeAnotherReg(PromoteType);
2462       unsigned Opc = SrcTy->isSigned() ? X86::MOVSX16rr8 : X86::MOVZX16rr8;
2463       BuildMI(*BB, IP, Opc, 1, TmpReg).addReg(SrcReg);
2464       SrcTy = PromoteType;
2465       SrcClass = getClass(PromoteType);
2466       SrcReg = TmpReg;
2467     }
2468
2469     // Spill the integer to memory and reload it from there...
2470     int FrameIdx =
2471       F->getFrameInfo()->CreateStackObject(SrcTy, TM.getTargetData());
2472
2473     if (SrcClass == cLong) {
2474       addFrameReference(BuildMI(*BB, IP, X86::MOV32mr, 5),
2475                         FrameIdx).addReg(SrcReg);
2476       addFrameReference(BuildMI(*BB, IP, X86::MOV32mr, 5),
2477                         FrameIdx, 4).addReg(SrcReg+1);
2478     } else {
2479       static const unsigned Op1[] = { X86::MOV8mr, X86::MOV16mr, X86::MOV32mr };
2480       addFrameReference(BuildMI(*BB, IP, Op1[SrcClass], 5),
2481                         FrameIdx).addReg(SrcReg);
2482     }
2483
2484     static const unsigned Op2[] =
2485       { 0/*byte*/, X86::FILD16m, X86::FILD32m, 0/*FP*/, X86::FILD64m };
2486     addFrameReference(BuildMI(*BB, IP, Op2[SrcClass], 5, DestReg), FrameIdx);
2487
2488     // We need special handling for unsigned 64-bit integer sources.  If the
2489     // input number has the "sign bit" set, then we loaded it incorrectly as a
2490     // negative 64-bit number.  In this case, add an offset value.
2491     if (SrcTy == Type::ULongTy) {
2492       // Emit a test instruction to see if the dynamic input value was signed.
2493       BuildMI(*BB, IP, X86::TEST32rr, 2).addReg(SrcReg+1).addReg(SrcReg+1);
2494
2495       // If the sign bit is set, get a pointer to an offset, otherwise get a
2496       // pointer to a zero.
2497       MachineConstantPool *CP = F->getConstantPool();
2498       unsigned Zero = makeAnotherReg(Type::IntTy);
2499       Constant *Null = Constant::getNullValue(Type::UIntTy);
2500       addConstantPoolReference(BuildMI(*BB, IP, X86::LEA32r, 5, Zero),
2501                                CP->getConstantPoolIndex(Null));
2502       unsigned Offset = makeAnotherReg(Type::IntTy);
2503       Constant *OffsetCst = ConstantUInt::get(Type::UIntTy, 0x5f800000);
2504
2505       addConstantPoolReference(BuildMI(*BB, IP, X86::LEA32r, 5, Offset),
2506                                CP->getConstantPoolIndex(OffsetCst));
2507       unsigned Addr = makeAnotherReg(Type::IntTy);
2508       BuildMI(*BB, IP, X86::CMOVS32rr, 2, Addr).addReg(Zero).addReg(Offset);
2509
2510       // Load the constant for an add.  FIXME: this could make an 'fadd' that
2511       // reads directly from memory, but we don't support these yet.
2512       unsigned ConstReg = makeAnotherReg(Type::DoubleTy);
2513       addDirectMem(BuildMI(*BB, IP, X86::FLD32m, 4, ConstReg), Addr);
2514
2515       BuildMI(*BB, IP, X86::FpADD, 2, RealDestReg)
2516                 .addReg(ConstReg).addReg(DestReg);
2517     }
2518
2519     return;
2520   }
2521
2522   // Handle casts from floating point to integer now...
2523   if (SrcClass == cFP) {
2524     // Change the floating point control register to use "round towards zero"
2525     // mode when truncating to an integer value.
2526     //
2527     int CWFrameIdx = F->getFrameInfo()->CreateStackObject(2, 2);
2528     addFrameReference(BuildMI(*BB, IP, X86::FNSTCW16m, 4), CWFrameIdx);
2529
2530     // Load the old value of the high byte of the control word...
2531     unsigned HighPartOfCW = makeAnotherReg(Type::UByteTy);
2532     addFrameReference(BuildMI(*BB, IP, X86::MOV8rm, 4, HighPartOfCW),
2533                       CWFrameIdx, 1);
2534
2535     // Set the high part to be round to zero...
2536     addFrameReference(BuildMI(*BB, IP, X86::MOV8mi, 5),
2537                       CWFrameIdx, 1).addImm(12);
2538
2539     // Reload the modified control word now...
2540     addFrameReference(BuildMI(*BB, IP, X86::FLDCW16m, 4), CWFrameIdx);
2541
2542     // Restore the memory image of control word to original value
2543     addFrameReference(BuildMI(*BB, IP, X86::MOV8mr, 5),
2544                       CWFrameIdx, 1).addReg(HighPartOfCW);
2545
2546     // We don't have the facilities for directly storing byte sized data to
2547     // memory.  Promote it to 16 bits.  We also must promote unsigned values to
2548     // larger classes because we only have signed FP stores.
2549     unsigned StoreClass  = DestClass;
2550     const Type *StoreTy  = DestTy;
2551     if (StoreClass == cByte || DestTy->isUnsigned())
2552       switch (StoreClass) {
2553       case cByte:  StoreTy = Type::ShortTy; StoreClass = cShort; break;
2554       case cShort: StoreTy = Type::IntTy;   StoreClass = cInt;   break;
2555       case cInt:   StoreTy = Type::LongTy;  StoreClass = cLong;  break;
2556       // The following treatment of cLong may not be perfectly right,
2557       // but it survives chains of casts of the form
2558       // double->ulong->double.
2559       case cLong:  StoreTy = Type::LongTy;  StoreClass = cLong;  break;
2560       default: assert(0 && "Unknown store class!");
2561       }
2562
2563     // Spill the integer to memory and reload it from there...
2564     int FrameIdx =
2565       F->getFrameInfo()->CreateStackObject(StoreTy, TM.getTargetData());
2566
2567     static const unsigned Op1[] =
2568       { 0, X86::FIST16m, X86::FIST32m, 0, X86::FISTP64m };
2569     addFrameReference(BuildMI(*BB, IP, Op1[StoreClass], 5),
2570                       FrameIdx).addReg(SrcReg);
2571
2572     if (DestClass == cLong) {
2573       addFrameReference(BuildMI(*BB, IP, X86::MOV32rm, 4, DestReg), FrameIdx);
2574       addFrameReference(BuildMI(*BB, IP, X86::MOV32rm, 4, DestReg+1),
2575                         FrameIdx, 4);
2576     } else {
2577       static const unsigned Op2[] = { X86::MOV8rm, X86::MOV16rm, X86::MOV32rm };
2578       addFrameReference(BuildMI(*BB, IP, Op2[DestClass], 4, DestReg), FrameIdx);
2579     }
2580
2581     // Reload the original control word now...
2582     addFrameReference(BuildMI(*BB, IP, X86::FLDCW16m, 4), CWFrameIdx);
2583     return;
2584   }
2585
2586   // Anything we haven't handled already, we can't (yet) handle at all.
2587   assert(0 && "Unhandled cast instruction!");
2588   abort();
2589 }
2590
2591 /// visitVANextInst - Implement the va_next instruction...
2592 ///
2593 void ISel::visitVANextInst(VANextInst &I) {
2594   unsigned VAList = getReg(I.getOperand(0));
2595   unsigned DestReg = getReg(I);
2596
2597   unsigned Size;
2598   switch (I.getArgType()->getPrimitiveID()) {
2599   default:
2600     std::cerr << I;
2601     assert(0 && "Error: bad type for va_next instruction!");
2602     return;
2603   case Type::PointerTyID:
2604   case Type::UIntTyID:
2605   case Type::IntTyID:
2606     Size = 4;
2607     break;
2608   case Type::ULongTyID:
2609   case Type::LongTyID:
2610   case Type::DoubleTyID:
2611     Size = 8;
2612     break;
2613   }
2614
2615   // Increment the VAList pointer...
2616   BuildMI(BB, X86::ADD32ri, 2, DestReg).addReg(VAList).addImm(Size);
2617 }
2618
2619 void ISel::visitVAArgInst(VAArgInst &I) {
2620   unsigned VAList = getReg(I.getOperand(0));
2621   unsigned DestReg = getReg(I);
2622
2623   switch (I.getType()->getPrimitiveID()) {
2624   default:
2625     std::cerr << I;
2626     assert(0 && "Error: bad type for va_next instruction!");
2627     return;
2628   case Type::PointerTyID:
2629   case Type::UIntTyID:
2630   case Type::IntTyID:
2631     addDirectMem(BuildMI(BB, X86::MOV32rm, 4, DestReg), VAList);
2632     break;
2633   case Type::ULongTyID:
2634   case Type::LongTyID:
2635     addDirectMem(BuildMI(BB, X86::MOV32rm, 4, DestReg), VAList);
2636     addRegOffset(BuildMI(BB, X86::MOV32rm, 4, DestReg+1), VAList, 4);
2637     break;
2638   case Type::DoubleTyID:
2639     addDirectMem(BuildMI(BB, X86::FLD64m, 4, DestReg), VAList);
2640     break;
2641   }
2642 }
2643
2644 /// visitGetElementPtrInst - instruction-select GEP instructions
2645 ///
2646 void ISel::visitGetElementPtrInst(GetElementPtrInst &I) {
2647   // If this GEP instruction will be folded into all of its users, we don't need
2648   // to explicitly calculate it!
2649   unsigned A, B, C, D;
2650   if (isGEPFoldable(0, I.getOperand(0), I.op_begin()+1, I.op_end(), A,B,C,D)) {
2651     // Check all of the users of the instruction to see if they are loads and
2652     // stores.
2653     bool AllWillFold = true;
2654     for (Value::use_iterator UI = I.use_begin(), E = I.use_end(); UI != E; ++UI)
2655       if (cast<Instruction>(*UI)->getOpcode() != Instruction::Load)
2656         if (cast<Instruction>(*UI)->getOpcode() != Instruction::Store ||
2657             cast<Instruction>(*UI)->getOperand(0) == &I) {
2658           AllWillFold = false;
2659           break;
2660         }
2661
2662     // If the instruction is foldable, and will be folded into all users, don't
2663     // emit it!
2664     if (AllWillFold) return;
2665   }
2666
2667   unsigned outputReg = getReg(I);
2668   emitGEPOperation(BB, BB->end(), I.getOperand(0),
2669                    I.op_begin()+1, I.op_end(), outputReg);
2670 }
2671
2672 /// getGEPIndex - Inspect the getelementptr operands specified with GEPOps and
2673 /// GEPTypes (the derived types being stepped through at each level).  On return
2674 /// from this function, if some indexes of the instruction are representable as
2675 /// an X86 lea instruction, the machine operands are put into the Ops
2676 /// instruction and the consumed indexes are poped from the GEPOps/GEPTypes
2677 /// lists.  Otherwise, GEPOps.size() is returned.  If this returns a an
2678 /// addressing mode that only partially consumes the input, the BaseReg input of
2679 /// the addressing mode must be left free.
2680 ///
2681 /// Note that there is one fewer entry in GEPTypes than there is in GEPOps.
2682 ///
2683 void ISel::getGEPIndex(MachineBasicBlock *MBB, MachineBasicBlock::iterator IP,
2684                        std::vector<Value*> &GEPOps,
2685                        std::vector<const Type*> &GEPTypes, unsigned &BaseReg,
2686                        unsigned &Scale, unsigned &IndexReg, unsigned &Disp) {
2687   const TargetData &TD = TM.getTargetData();
2688
2689   // Clear out the state we are working with...
2690   BaseReg = 0;    // No base register
2691   Scale = 1;      // Unit scale
2692   IndexReg = 0;   // No index register
2693   Disp = 0;       // No displacement
2694
2695   // While there are GEP indexes that can be folded into the current address,
2696   // keep processing them.
2697   while (!GEPTypes.empty()) {
2698     if (const StructType *StTy = dyn_cast<StructType>(GEPTypes.back())) {
2699       // It's a struct access.  CUI is the index into the structure,
2700       // which names the field. This index must have unsigned type.
2701       const ConstantUInt *CUI = cast<ConstantUInt>(GEPOps.back());
2702
2703       // Use the TargetData structure to pick out what the layout of the
2704       // structure is in memory.  Since the structure index must be constant, we
2705       // can get its value and use it to find the right byte offset from the
2706       // StructLayout class's list of structure member offsets.
2707       Disp += TD.getStructLayout(StTy)->MemberOffsets[CUI->getValue()];
2708       GEPOps.pop_back();        // Consume a GEP operand
2709       GEPTypes.pop_back();
2710     } else {
2711       // It's an array or pointer access: [ArraySize x ElementType].
2712       const SequentialType *SqTy = cast<SequentialType>(GEPTypes.back());
2713       Value *idx = GEPOps.back();
2714
2715       // idx is the index into the array.  Unlike with structure
2716       // indices, we may not know its actual value at code-generation
2717       // time.
2718
2719       // If idx is a constant, fold it into the offset.
2720       unsigned TypeSize = TD.getTypeSize(SqTy->getElementType());
2721       if (ConstantSInt *CSI = dyn_cast<ConstantSInt>(idx)) {
2722         Disp += TypeSize*CSI->getValue();
2723       } else if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(idx)) {
2724         Disp += TypeSize*CUI->getValue();
2725       } else {
2726         // If the index reg is already taken, we can't handle this index.
2727         if (IndexReg) return;
2728
2729         // If this is a size that we can handle, then add the index as
2730         switch (TypeSize) {
2731         case 1: case 2: case 4: case 8:
2732           // These are all acceptable scales on X86.
2733           Scale = TypeSize;
2734           break;
2735         default:
2736           // Otherwise, we can't handle this scale
2737           return;
2738         }
2739
2740         if (CastInst *CI = dyn_cast<CastInst>(idx))
2741           if (CI->getOperand(0)->getType() == Type::IntTy ||
2742               CI->getOperand(0)->getType() == Type::UIntTy)
2743             idx = CI->getOperand(0);
2744
2745         IndexReg = MBB ? getReg(idx, MBB, IP) : 1;
2746       }
2747
2748       GEPOps.pop_back();        // Consume a GEP operand
2749       GEPTypes.pop_back();
2750     }
2751   }
2752
2753   // GEPTypes is empty, which means we have a single operand left.  See if we
2754   // can set it as the base register.
2755   //
2756   // FIXME: When addressing modes are more powerful/correct, we could load
2757   // global addresses directly as 32-bit immediates.
2758   assert(BaseReg == 0);
2759   BaseReg = MBB ? getReg(GEPOps[0], MBB, IP) : 1;
2760   GEPOps.pop_back();        // Consume the last GEP operand
2761 }
2762
2763
2764 /// isGEPFoldable - Return true if the specified GEP can be completely
2765 /// folded into the addressing mode of a load/store or lea instruction.
2766 bool ISel::isGEPFoldable(MachineBasicBlock *MBB,
2767                          Value *Src, User::op_iterator IdxBegin,
2768                          User::op_iterator IdxEnd, unsigned &BaseReg,
2769                          unsigned &Scale, unsigned &IndexReg, unsigned &Disp) {
2770   if (ConstantPointerRef *CPR = dyn_cast<ConstantPointerRef>(Src))
2771     Src = CPR->getValue();
2772
2773   std::vector<Value*> GEPOps;
2774   GEPOps.resize(IdxEnd-IdxBegin+1);
2775   GEPOps[0] = Src;
2776   std::copy(IdxBegin, IdxEnd, GEPOps.begin()+1);
2777
2778   std::vector<const Type*> GEPTypes;
2779   GEPTypes.assign(gep_type_begin(Src->getType(), IdxBegin, IdxEnd),
2780                   gep_type_end(Src->getType(), IdxBegin, IdxEnd));
2781
2782   MachineBasicBlock::iterator IP;
2783   if (MBB) IP = MBB->end();
2784   getGEPIndex(MBB, IP, GEPOps, GEPTypes, BaseReg, Scale, IndexReg, Disp);
2785
2786   // We can fold it away iff the getGEPIndex call eliminated all operands.
2787   return GEPOps.empty();
2788 }
2789
2790 void ISel::emitGEPOperation(MachineBasicBlock *MBB,
2791                             MachineBasicBlock::iterator IP,
2792                             Value *Src, User::op_iterator IdxBegin,
2793                             User::op_iterator IdxEnd, unsigned TargetReg) {
2794   const TargetData &TD = TM.getTargetData();
2795   if (ConstantPointerRef *CPR = dyn_cast<ConstantPointerRef>(Src))
2796     Src = CPR->getValue();
2797
2798   std::vector<Value*> GEPOps;
2799   GEPOps.resize(IdxEnd-IdxBegin+1);
2800   GEPOps[0] = Src;
2801   std::copy(IdxBegin, IdxEnd, GEPOps.begin()+1);
2802
2803   std::vector<const Type*> GEPTypes;
2804   GEPTypes.assign(gep_type_begin(Src->getType(), IdxBegin, IdxEnd),
2805                   gep_type_end(Src->getType(), IdxBegin, IdxEnd));
2806
2807   // Keep emitting instructions until we consume the entire GEP instruction.
2808   while (!GEPOps.empty()) {
2809     unsigned OldSize = GEPOps.size();
2810     unsigned BaseReg, Scale, IndexReg, Disp;
2811     getGEPIndex(MBB, IP, GEPOps, GEPTypes, BaseReg, Scale, IndexReg, Disp);
2812
2813     if (GEPOps.size() != OldSize) {
2814       // getGEPIndex consumed some of the input.  Build an LEA instruction here.
2815       unsigned NextTarget = 0;
2816       if (!GEPOps.empty()) {
2817         assert(BaseReg == 0 &&
2818            "getGEPIndex should have left the base register open for chaining!");
2819         NextTarget = BaseReg = makeAnotherReg(Type::UIntTy);
2820       }
2821
2822       if (IndexReg == 0 && Disp == 0)
2823         BuildMI(*MBB, IP, X86::MOV32rr, 1, TargetReg).addReg(BaseReg);
2824       else
2825         addFullAddress(BuildMI(*MBB, IP, X86::LEA32r, 5, TargetReg),
2826                        BaseReg, Scale, IndexReg, Disp);
2827       --IP;
2828       TargetReg = NextTarget;
2829     } else if (GEPTypes.empty()) {
2830       // The getGEPIndex operation didn't want to build an LEA.  Check to see if
2831       // all operands are consumed but the base pointer.  If so, just load it
2832       // into the register.
2833       if (GlobalValue *GV = dyn_cast<GlobalValue>(GEPOps[0])) {
2834         BuildMI(*MBB, IP, X86::MOV32ri, 1, TargetReg).addGlobalAddress(GV);
2835       } else {
2836         unsigned BaseReg = getReg(GEPOps[0], MBB, IP);
2837         BuildMI(*MBB, IP, X86::MOV32rr, 1, TargetReg).addReg(BaseReg);
2838       }
2839       break;                // we are now done
2840
2841     } else {
2842       // It's an array or pointer access: [ArraySize x ElementType].
2843       const SequentialType *SqTy = cast<SequentialType>(GEPTypes.back());
2844       Value *idx = GEPOps.back();
2845       GEPOps.pop_back();        // Consume a GEP operand
2846       GEPTypes.pop_back();
2847
2848       // Many GEP instructions use a [cast (int/uint) to LongTy] as their
2849       // operand on X86.  Handle this case directly now...
2850       if (CastInst *CI = dyn_cast<CastInst>(idx))
2851         if (CI->getOperand(0)->getType() == Type::IntTy ||
2852             CI->getOperand(0)->getType() == Type::UIntTy)
2853           idx = CI->getOperand(0);
2854
2855       // We want to add BaseReg to(idxReg * sizeof ElementType). First, we
2856       // must find the size of the pointed-to type (Not coincidentally, the next
2857       // type is the type of the elements in the array).
2858       const Type *ElTy = SqTy->getElementType();
2859       unsigned elementSize = TD.getTypeSize(ElTy);
2860
2861       // If idxReg is a constant, we don't need to perform the multiply!
2862       if (ConstantInt *CSI = dyn_cast<ConstantInt>(idx)) {
2863         if (!CSI->isNullValue()) {
2864           unsigned Offset = elementSize*CSI->getRawValue();
2865           unsigned Reg = makeAnotherReg(Type::UIntTy);
2866           BuildMI(*MBB, IP, X86::ADD32ri, 2, TargetReg)
2867                                 .addReg(Reg).addImm(Offset);
2868           --IP;            // Insert the next instruction before this one.
2869           TargetReg = Reg; // Codegen the rest of the GEP into this
2870         }
2871       } else if (elementSize == 1) {
2872         // If the element size is 1, we don't have to multiply, just add
2873         unsigned idxReg = getReg(idx, MBB, IP);
2874         unsigned Reg = makeAnotherReg(Type::UIntTy);
2875         BuildMI(*MBB, IP, X86::ADD32rr, 2,TargetReg).addReg(Reg).addReg(idxReg);
2876         --IP;            // Insert the next instruction before this one.
2877         TargetReg = Reg; // Codegen the rest of the GEP into this
2878       } else {
2879         unsigned idxReg = getReg(idx, MBB, IP);
2880         unsigned OffsetReg = makeAnotherReg(Type::UIntTy);
2881
2882         // Make sure we can back the iterator up to point to the first
2883         // instruction emitted.
2884         MachineBasicBlock::iterator BeforeIt = IP;
2885         if (IP == MBB->begin())
2886           BeforeIt = MBB->end();
2887         else
2888           --BeforeIt;
2889         doMultiplyConst(MBB, IP, OffsetReg, Type::IntTy, idxReg, elementSize);
2890
2891         // Emit an ADD to add OffsetReg to the basePtr.
2892         unsigned Reg = makeAnotherReg(Type::UIntTy);
2893         BuildMI(*MBB, IP, X86::ADD32rr, 2, TargetReg)
2894                           .addReg(Reg).addReg(OffsetReg);
2895
2896         // Step to the first instruction of the multiply.
2897         if (BeforeIt == MBB->end())
2898           IP = MBB->begin();
2899         else
2900           IP = ++BeforeIt;
2901
2902         TargetReg = Reg; // Codegen the rest of the GEP into this
2903       }
2904     }
2905   }
2906 }
2907
2908
2909 /// visitAllocaInst - If this is a fixed size alloca, allocate space from the
2910 /// frame manager, otherwise do it the hard way.
2911 ///
2912 void ISel::visitAllocaInst(AllocaInst &I) {
2913   // Find the data size of the alloca inst's getAllocatedType.
2914   const Type *Ty = I.getAllocatedType();
2915   unsigned TySize = TM.getTargetData().getTypeSize(Ty);
2916
2917   // If this is a fixed size alloca in the entry block for the function,
2918   // statically stack allocate the space.
2919   //
2920   if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(I.getArraySize())) {
2921     if (I.getParent() == I.getParent()->getParent()->begin()) {
2922       TySize *= CUI->getValue();   // Get total allocated size...
2923       unsigned Alignment = TM.getTargetData().getTypeAlignment(Ty);
2924
2925       // Create a new stack object using the frame manager...
2926       int FrameIdx = F->getFrameInfo()->CreateStackObject(TySize, Alignment);
2927       addFrameReference(BuildMI(BB, X86::LEA32r, 5, getReg(I)), FrameIdx);
2928       return;
2929     }
2930   }
2931
2932   // Create a register to hold the temporary result of multiplying the type size
2933   // constant by the variable amount.
2934   unsigned TotalSizeReg = makeAnotherReg(Type::UIntTy);
2935   unsigned SrcReg1 = getReg(I.getArraySize());
2936
2937   // TotalSizeReg = mul <numelements>, <TypeSize>
2938   MachineBasicBlock::iterator MBBI = BB->end();
2939   doMultiplyConst(BB, MBBI, TotalSizeReg, Type::UIntTy, SrcReg1, TySize);
2940
2941   // AddedSize = add <TotalSizeReg>, 15
2942   unsigned AddedSizeReg = makeAnotherReg(Type::UIntTy);
2943   BuildMI(BB, X86::ADD32ri, 2, AddedSizeReg).addReg(TotalSizeReg).addImm(15);
2944
2945   // AlignedSize = and <AddedSize>, ~15
2946   unsigned AlignedSize = makeAnotherReg(Type::UIntTy);
2947   BuildMI(BB, X86::AND32ri, 2, AlignedSize).addReg(AddedSizeReg).addImm(~15);
2948
2949   // Subtract size from stack pointer, thereby allocating some space.
2950   BuildMI(BB, X86::SUB32rr, 2, X86::ESP).addReg(X86::ESP).addReg(AlignedSize);
2951
2952   // Put a pointer to the space into the result register, by copying
2953   // the stack pointer.
2954   BuildMI(BB, X86::MOV32rr, 1, getReg(I)).addReg(X86::ESP);
2955
2956   // Inform the Frame Information that we have just allocated a variable-sized
2957   // object.
2958   F->getFrameInfo()->CreateVariableSizedObject();
2959 }
2960
2961 /// visitMallocInst - Malloc instructions are code generated into direct calls
2962 /// to the library malloc.
2963 ///
2964 void ISel::visitMallocInst(MallocInst &I) {
2965   unsigned AllocSize = TM.getTargetData().getTypeSize(I.getAllocatedType());
2966   unsigned Arg;
2967
2968   if (ConstantUInt *C = dyn_cast<ConstantUInt>(I.getOperand(0))) {
2969     Arg = getReg(ConstantUInt::get(Type::UIntTy, C->getValue() * AllocSize));
2970   } else {
2971     Arg = makeAnotherReg(Type::UIntTy);
2972     unsigned Op0Reg = getReg(I.getOperand(0));
2973     MachineBasicBlock::iterator MBBI = BB->end();
2974     doMultiplyConst(BB, MBBI, Arg, Type::UIntTy, Op0Reg, AllocSize);
2975   }
2976
2977   std::vector<ValueRecord> Args;
2978   Args.push_back(ValueRecord(Arg, Type::UIntTy));
2979   MachineInstr *TheCall = BuildMI(X86::CALLpcrel32,
2980                                   1).addExternalSymbol("malloc", true);
2981   doCall(ValueRecord(getReg(I), I.getType()), TheCall, Args);
2982 }
2983
2984
2985 /// visitFreeInst - Free instructions are code gen'd to call the free libc
2986 /// function.
2987 ///
2988 void ISel::visitFreeInst(FreeInst &I) {
2989   std::vector<ValueRecord> Args;
2990   Args.push_back(ValueRecord(I.getOperand(0)));
2991   MachineInstr *TheCall = BuildMI(X86::CALLpcrel32,
2992                                   1).addExternalSymbol("free", true);
2993   doCall(ValueRecord(0, Type::VoidTy), TheCall, Args);
2994 }
2995
2996 /// createX86SimpleInstructionSelector - This pass converts an LLVM function
2997 /// into a machine code representation is a very simple peep-hole fashion.  The
2998 /// generated code sucks but the implementation is nice and simple.
2999 ///
3000 FunctionPass *llvm::createX86SimpleInstructionSelector(TargetMachine &TM) {
3001   return new ISel(TM);
3002 }