lib/Target/X86/X86CodeEmitter.cpp

   1 //===-- X86/X86CodeEmitter.cpp - Convert X86 code to machine code ---------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the pass that transforms the X86 machine instructions into
  11 // relocatable machine code.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "x86-emitter"
  16 #include "X86InstrInfo.h"
  17 #include "X86JITInfo.h"
  18 #include "X86Subtarget.h"
  19 #include "X86TargetMachine.h"
  20 #include "X86Relocations.h"
  21 #include "X86.h"
  22 #include "llvm/LLVMContext.h"
  23 #include "llvm/PassManager.h"
  24 #include "llvm/CodeGen/JITCodeEmitter.h"
  25 #include "llvm/CodeGen/MachineFunctionPass.h"
  26 #include "llvm/CodeGen/MachineInstr.h"
  27 #include "llvm/CodeGen/MachineModuleInfo.h"
  28 #include "llvm/CodeGen/Passes.h"
  29 #include "llvm/Function.h"
  30 #include "llvm/ADT/Statistic.h"
  31 #include "llvm/MC/MCCodeEmitter.h"
  32 #include "llvm/MC/MCExpr.h"
  33 #include "llvm/MC/MCInst.h"
  34 #include "llvm/Support/Debug.h"
  35 #include "llvm/Support/ErrorHandling.h"
  36 #include "llvm/Support/raw_ostream.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 using namespace llvm;
  39
  40 STATISTIC(NumEmitted, "Number of machine instructions emitted");
  41
  42 namespace {
  43   template<class CodeEmitter>
  44   class Emitter : public MachineFunctionPass {
  45     const X86InstrInfo  *II;
  46     const TargetData    *TD;
  47     X86TargetMachine    &TM;
  48     CodeEmitter         &MCE;
  49     intptr_t PICBaseOffset;
  50     bool Is64BitMode;
  51     bool IsPIC;
  52   public:
  53     static char ID;
  54     explicit Emitter(X86TargetMachine &tm, CodeEmitter &mce)
  55       : MachineFunctionPass(&ID), II(0), TD(0), TM(tm),
  56       MCE(mce), PICBaseOffset(0), Is64BitMode(false),
  57       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  58     Emitter(X86TargetMachine &tm, CodeEmitter &mce,
  59             const X86InstrInfo &ii, const TargetData &td, bool is64)
  60       : MachineFunctionPass(&ID), II(&ii), TD(&td), TM(tm),
  61       MCE(mce), PICBaseOffset(0), Is64BitMode(is64),
  62       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  63
  64     bool runOnMachineFunction(MachineFunction &MF);
  65
  66     virtual const char *getPassName() const {
  67       return "X86 Machine Code Emitter";
  68     }
  69
  70     void emitInstruction(const MachineInstr &MI,
  71                          const TargetInstrDesc *Desc);
  72
  73     void getAnalysisUsage(AnalysisUsage &AU) const {
  74       AU.setPreservesAll();
  75       AU.addRequired<MachineModuleInfo>();
  76       MachineFunctionPass::getAnalysisUsage(AU);
  77     }
  78
  79   private:
  80     void emitPCRelativeBlockAddress(MachineBasicBlock *MBB);
  81     void emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
  82                            intptr_t Disp = 0, intptr_t PCAdj = 0,
  83                            bool Indirect = false);
  84     void emitExternalSymbolAddress(const char *ES, unsigned Reloc);
  85     void emitConstPoolAddress(unsigned CPI, unsigned Reloc, intptr_t Disp = 0,
  86                               intptr_t PCAdj = 0);
  87     void emitJumpTableAddress(unsigned JTI, unsigned Reloc,
  88                               intptr_t PCAdj = 0);
  89
  90     void emitDisplacementField(const MachineOperand *RelocOp, int DispVal,
  91                                intptr_t Adj = 0, bool IsPCRel = true);
  92
  93     void emitRegModRMByte(unsigned ModRMReg, unsigned RegOpcodeField);
  94     void emitRegModRMByte(unsigned RegOpcodeField);
  95     void emitSIBByte(unsigned SS, unsigned Index, unsigned Base);
  96     void emitConstant(uint64_t Val, unsigned Size);
  97
  98     void emitMemModRMByte(const MachineInstr &MI,
  99                           unsigned Op, unsigned RegOpcodeField,
 100                           intptr_t PCAdj = 0);
 101
 102     unsigned getX86RegNum(unsigned RegNo) const;
 103   };
 104
 105 template<class CodeEmitter>
 106   char Emitter<CodeEmitter>::ID = 0;
 107 } // end anonymous namespace.
 108
 109 /// createX86CodeEmitterPass - Return a pass that emits the collected X86 code
 110 /// to the specified templated MachineCodeEmitter object.
 111 FunctionPass *llvm::createX86JITCodeEmitterPass(X86TargetMachine &TM,
 112                                                 JITCodeEmitter &JCE) {
 113   return new Emitter<JITCodeEmitter>(TM, JCE);
 114 }
 115
 116 template<class CodeEmitter>
 117 bool Emitter<CodeEmitter>::runOnMachineFunction(MachineFunction &MF) {
 118
 119   MCE.setModuleInfo(&getAnalysis<MachineModuleInfo>());
 120
 121   II = TM.getInstrInfo();
 122   TD = TM.getTargetData();
 123   Is64BitMode = TM.getSubtarget<X86Subtarget>().is64Bit();
 124   IsPIC = TM.getRelocationModel() == Reloc::PIC_;
 125
 126   do {
 127     DEBUG(dbgs() << "JITTing function '"
 128           << MF.getFunction()->getName() << "'\n");
 129     MCE.startFunction(MF);
 130     for (MachineFunction::iterator MBB = MF.begin(), E = MF.end();
 131          MBB != E; ++MBB) {
 132       MCE.StartMachineBasicBlock(MBB);
 133       for (MachineBasicBlock::const_iterator I = MBB->begin(), E = MBB->end();
 134            I != E; ++I) {
 135         const TargetInstrDesc &Desc = I->getDesc();
 136         emitInstruction(*I, &Desc);
 137         // MOVPC32r is basically a call plus a pop instruction.
 138         if (Desc.getOpcode() == X86::MOVPC32r)
 139           emitInstruction(*I, &II->get(X86::POP32r));
 140         NumEmitted++;  // Keep track of the # of mi's emitted
 141       }
 142     }
 143   } while (MCE.finishFunction(MF));
 144
 145   return false;
 146 }
 147
 148 /// emitPCRelativeBlockAddress - This method keeps track of the information
 149 /// necessary to resolve the address of this block later and emits a dummy
 150 /// value.
 151 ///
 152 template<class CodeEmitter>
 153 void Emitter<CodeEmitter>::emitPCRelativeBlockAddress(MachineBasicBlock *MBB) {
 154   // Remember where this reference was and where it is to so we can
 155   // deal with it later.
 156   MCE.addRelocation(MachineRelocation::getBB(MCE.getCurrentPCOffset(),
 157                                              X86::reloc_pcrel_word, MBB));
 158   MCE.emitWordLE(0);
 159 }
 160
 161 /// emitGlobalAddress - Emit the specified address to the code stream assuming
 162 /// this is part of a "take the address of a global" instruction.
 163 ///
 164 template<class CodeEmitter>
 165 void Emitter<CodeEmitter>::emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
 166                                 intptr_t Disp /* = 0 */,
 167                                 intptr_t PCAdj /* = 0 */,
 168                                 bool Indirect /* = false */) {
 169   intptr_t RelocCST = Disp;
 170   if (Reloc == X86::reloc_picrel_word)
 171     RelocCST = PICBaseOffset;
 172   else if (Reloc == X86::reloc_pcrel_word)
 173     RelocCST = PCAdj;
 174   MachineRelocation MR = Indirect
 175     ? MachineRelocation::getIndirectSymbol(MCE.getCurrentPCOffset(), Reloc,
 176                                            GV, RelocCST, false)
 177     : MachineRelocation::getGV(MCE.getCurrentPCOffset(), Reloc,
 178                                GV, RelocCST, false);
 179   MCE.addRelocation(MR);
 180   // The relocated value will be added to the displacement
 181   if (Reloc == X86::reloc_absolute_dword)
 182     MCE.emitDWordLE(Disp);
 183   else
 184     MCE.emitWordLE((int32_t)Disp);
 185 }
 186
 187 /// emitExternalSymbolAddress - Arrange for the address of an external symbol to
 188 /// be emitted to the current location in the function, and allow it to be PC
 189 /// relative.
 190 template<class CodeEmitter>
 191 void Emitter<CodeEmitter>::emitExternalSymbolAddress(const char *ES,
 192                                                      unsigned Reloc) {
 193   intptr_t RelocCST = (Reloc == X86::reloc_picrel_word) ? PICBaseOffset : 0;
 194
 195   // X86 never needs stubs because instruction selection will always pick
 196   // an instruction sequence that is large enough to hold any address
 197   // to a symbol.
 198   // (see X86ISelLowering.cpp, near 2039: X86TargetLowering::LowerCall)
 199   bool NeedStub = false;
 200   MCE.addRelocation(MachineRelocation::getExtSym(MCE.getCurrentPCOffset(),
 201                                                  Reloc, ES, RelocCST,
 202                                                  0, NeedStub));
 203   if (Reloc == X86::reloc_absolute_dword)
 204     MCE.emitDWordLE(0);
 205   else
 206     MCE.emitWordLE(0);
 207 }
 208
 209 /// emitConstPoolAddress - Arrange for the address of an constant pool
 210 /// to be emitted to the current location in the function, and allow it to be PC
 211 /// relative.
 212 template<class CodeEmitter>
 213 void Emitter<CodeEmitter>::emitConstPoolAddress(unsigned CPI, unsigned Reloc,
 214                                    intptr_t Disp /* = 0 */,
 215                                    intptr_t PCAdj /* = 0 */) {
 216   intptr_t RelocCST = 0;
 217   if (Reloc == X86::reloc_picrel_word)
 218     RelocCST = PICBaseOffset;
 219   else if (Reloc == X86::reloc_pcrel_word)
 220     RelocCST = PCAdj;
 221   MCE.addRelocation(MachineRelocation::getConstPool(MCE.getCurrentPCOffset(),
 222                                                     Reloc, CPI, RelocCST));
 223   // The relocated value will be added to the displacement
 224   if (Reloc == X86::reloc_absolute_dword)
 225     MCE.emitDWordLE(Disp);
 226   else
 227     MCE.emitWordLE((int32_t)Disp);
 228 }
 229
 230 /// emitJumpTableAddress - Arrange for the address of a jump table to
 231 /// be emitted to the current location in the function, and allow it to be PC
 232 /// relative.
 233 template<class CodeEmitter>
 234 void Emitter<CodeEmitter>::emitJumpTableAddress(unsigned JTI, unsigned Reloc,
 235                                    intptr_t PCAdj /* = 0 */) {
 236   intptr_t RelocCST = 0;
 237   if (Reloc == X86::reloc_picrel_word)
 238     RelocCST = PICBaseOffset;
 239   else if (Reloc == X86::reloc_pcrel_word)
 240     RelocCST = PCAdj;
 241   MCE.addRelocation(MachineRelocation::getJumpTable(MCE.getCurrentPCOffset(),
 242                                                     Reloc, JTI, RelocCST));
 243   // The relocated value will be added to the displacement
 244   if (Reloc == X86::reloc_absolute_dword)
 245     MCE.emitDWordLE(0);
 246   else
 247     MCE.emitWordLE(0);
 248 }
 249
 250 template<class CodeEmitter>
 251 unsigned Emitter<CodeEmitter>::getX86RegNum(unsigned RegNo) const {
 252   return X86RegisterInfo::getX86RegNum(RegNo);
 253 }
 254
 255 inline static unsigned char ModRMByte(unsigned Mod, unsigned RegOpcode,
 256                                       unsigned RM) {
 257   assert(Mod < 4 && RegOpcode < 8 && RM < 8 && "ModRM Fields out of range!");
 258   return RM | (RegOpcode << 3) | (Mod << 6);
 259 }
 260
 261 template<class CodeEmitter>
 262 void Emitter<CodeEmitter>::emitRegModRMByte(unsigned ModRMReg,
 263                                             unsigned RegOpcodeFld){
 264   MCE.emitByte(ModRMByte(3, RegOpcodeFld, getX86RegNum(ModRMReg)));
 265 }
 266
 267 template<class CodeEmitter>
 268 void Emitter<CodeEmitter>::emitRegModRMByte(unsigned RegOpcodeFld) {
 269   MCE.emitByte(ModRMByte(3, RegOpcodeFld, 0));
 270 }
 271
 272 template<class CodeEmitter>
 273 void Emitter<CodeEmitter>::emitSIBByte(unsigned SS,
 274                                        unsigned Index,
 275                                        unsigned Base) {
 276   // SIB byte is in the same format as the ModRMByte...
 277   MCE.emitByte(ModRMByte(SS, Index, Base));
 278 }
 279
 280 template<class CodeEmitter>
 281 void Emitter<CodeEmitter>::emitConstant(uint64_t Val, unsigned Size) {
 282   // Output the constant in little endian byte order...
 283   for (unsigned i = 0; i != Size; ++i) {
 284     MCE.emitByte(Val & 255);
 285     Val >>= 8;
 286   }
 287 }
 288
 289 /// isDisp8 - Return true if this signed displacement fits in a 8-bit
 290 /// sign-extended field.
 291 static bool isDisp8(int Value) {
 292   return Value == (signed char)Value;
 293 }
 294
 295 static bool gvNeedsNonLazyPtr(const MachineOperand &GVOp,
 296                               const TargetMachine &TM) {
 297   // For Darwin-64, simulate the linktime GOT by using the same non-lazy-pointer
 298   // mechanism as 32-bit mode.
 299   if (TM.getSubtarget<X86Subtarget>().is64Bit() &&
 300       !TM.getSubtarget<X86Subtarget>().isTargetDarwin())
 301     return false;
 302
 303   // Return true if this is a reference to a stub containing the address of the
 304   // global, not the global itself.
 305   return isGlobalStubReference(GVOp.getTargetFlags());
 306 }
 307
 308 template<class CodeEmitter>
 309 void Emitter<CodeEmitter>::emitDisplacementField(const MachineOperand *RelocOp,
 310                                                  int DispVal,
 311                                                  intptr_t Adj /* = 0 */,
 312                                                  bool IsPCRel /* = true */) {
 313   // If this is a simple integer displacement that doesn't require a relocation,
 314   // emit it now.
 315   if (!RelocOp) {
 316     emitConstant(DispVal, 4);
 317     return;
 318   }
 319
 320   // Otherwise, this is something that requires a relocation.  Emit it as such
 321   // now.
 322   unsigned RelocType = Is64BitMode ?
 323     (IsPCRel ? X86::reloc_pcrel_word : X86::reloc_absolute_word_sext)
 324     : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 325   if (RelocOp->isGlobal()) {
 326     // In 64-bit static small code model, we could potentially emit absolute.
 327     // But it's probably not beneficial. If the MCE supports using RIP directly
 328     // do it, otherwise fallback to absolute (this is determined by IsPCRel).
 329     //  89 05 00 00 00 00     mov    %eax,0(%rip)  # PC-relative
 330     //  89 04 25 00 00 00 00  mov    %eax,0x0      # Absolute
 331     bool Indirect = gvNeedsNonLazyPtr(*RelocOp, TM);
 332     emitGlobalAddress(RelocOp->getGlobal(), RelocType, RelocOp->getOffset(),
 333                       Adj, Indirect);
 334   } else if (RelocOp->isSymbol()) {
 335     emitExternalSymbolAddress(RelocOp->getSymbolName(), RelocType);
 336   } else if (RelocOp->isCPI()) {
 337     emitConstPoolAddress(RelocOp->getIndex(), RelocType,
 338                          RelocOp->getOffset(), Adj);
 339   } else {
 340     assert(RelocOp->isJTI() && "Unexpected machine operand!");
 341     emitJumpTableAddress(RelocOp->getIndex(), RelocType, Adj);
 342   }
 343 }
 344
 345 template<class CodeEmitter>
 346 void Emitter<CodeEmitter>::emitMemModRMByte(const MachineInstr &MI,
 347                                             unsigned Op,unsigned RegOpcodeField,
 348                                             intptr_t PCAdj) {
 349   const MachineOperand &Op3 = MI.getOperand(Op+3);
 350   int DispVal = 0;
 351   const MachineOperand *DispForReloc = 0;
 352
 353   // Figure out what sort of displacement we have to handle here.
 354   if (Op3.isGlobal()) {
 355     DispForReloc = &Op3;
 356   } else if (Op3.isSymbol()) {
 357     DispForReloc = &Op3;
 358   } else if (Op3.isCPI()) {
 359     if (!MCE.earlyResolveAddresses() || Is64BitMode || IsPIC) {
 360       DispForReloc = &Op3;
 361     } else {
 362       DispVal += MCE.getConstantPoolEntryAddress(Op3.getIndex());
 363       DispVal += Op3.getOffset();
 364     }
 365   } else if (Op3.isJTI()) {
 366     if (!MCE.earlyResolveAddresses() || Is64BitMode || IsPIC) {
 367       DispForReloc = &Op3;
 368     } else {
 369       DispVal += MCE.getJumpTableEntryAddress(Op3.getIndex());
 370     }
 371   } else {
 372     DispVal = Op3.getImm();
 373   }
 374
 375   const MachineOperand &Base     = MI.getOperand(Op);
 376   const MachineOperand &Scale    = MI.getOperand(Op+1);
 377   const MachineOperand &IndexReg = MI.getOperand(Op+2);
 378
 379   unsigned BaseReg = Base.getReg();
 380
 381   // Indicate that the displacement will use an pcrel or absolute reference
 382   // by default. MCEs able to resolve addresses on-the-fly use pcrel by default
 383   // while others, unless explicit asked to use RIP, use absolute references.
 384   bool IsPCRel = MCE.earlyResolveAddresses() ? true : false;
 385
 386   // Is a SIB byte needed?
 387   // If no BaseReg, issue a RIP relative instruction only if the MCE can
 388   // resolve addresses on-the-fly, otherwise use SIB (Intel Manual 2A, table
 389   // 2-7) and absolute references.
 390   if (// The SIB byte must be used if there is an index register.
 391       IndexReg.getReg() == 0 &&
 392       // The SIB byte must be used if the base is ESP/RSP.
 393       BaseReg != X86::ESP && BaseReg != X86::RSP &&
 394       // If there is no base register and we're in 64-bit mode, we need a SIB
 395       // byte to emit an addr that is just 'disp32' (the non-RIP relative form).
 396       (!Is64BitMode || BaseReg != 0)) {
 397     if (BaseReg == 0 ||          // [disp32]     in X86-32 mode
 398         BaseReg == X86::RIP) {   // [disp32+RIP] in X86-64 mode
 399       MCE.emitByte(ModRMByte(0, RegOpcodeField, 5));
 400       emitDisplacementField(DispForReloc, DispVal, PCAdj, true);
 401       return;
 402     }
 403
 404     unsigned BaseRegNo = getX86RegNum(BaseReg);
 405     // If the base is not EBP/ESP and there is no displacement, use simple
 406     // indirect register encoding, this handles addresses like [EAX].  The
 407     // encoding for [EBP] with no displacement means [disp32] so we handle it
 408     // by emitting a displacement of 0 below.
 409     if (!DispForReloc && DispVal == 0 && BaseRegNo != N86::EBP) {
 410       MCE.emitByte(ModRMByte(0, RegOpcodeField, BaseRegNo));
 411       return;
 412     }
 413
 414     // Otherwise, if the displacement fits in a byte, encode as [REG+disp8].
 415     if (!DispForReloc && isDisp8(DispVal)) {
 416       MCE.emitByte(ModRMByte(1, RegOpcodeField, BaseRegNo));
 417       emitConstant(DispVal, 1);
 418       return;
 419     }
 420
 421     // Otherwise, emit the most general non-SIB encoding: [REG+disp32]
 422     MCE.emitByte(ModRMByte(2, RegOpcodeField, BaseRegNo));
 423     emitDisplacementField(DispForReloc, DispVal, PCAdj, IsPCRel);
 424     return;
 425   }
 426
 427   // Otherwise we need a SIB byte, so start by outputting the ModR/M byte first.
 428   assert(IndexReg.getReg() != X86::ESP &&
 429          IndexReg.getReg() != X86::RSP && "Cannot use ESP as index reg!");
 430
 431   bool ForceDisp32 = false;
 432   bool ForceDisp8  = false;
 433   if (BaseReg == 0) {
 434     // If there is no base register, we emit the special case SIB byte with
 435     // MOD=0, BASE=4, to JUST get the index, scale, and displacement.
 436     MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 437     ForceDisp32 = true;
 438   } else if (DispForReloc) {
 439     // Emit the normal disp32 encoding.
 440     MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 441     ForceDisp32 = true;
 442   } else if (DispVal == 0 && getX86RegNum(BaseReg) != N86::EBP) {
 443     // Emit no displacement ModR/M byte
 444     MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 445   } else if (isDisp8(DispVal)) {
 446     // Emit the disp8 encoding...
 447     MCE.emitByte(ModRMByte(1, RegOpcodeField, 4));
 448     ForceDisp8 = true;           // Make sure to force 8 bit disp if Base=EBP
 449   } else {
 450     // Emit the normal disp32 encoding...
 451     MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 452   }
 453
 454   // Calculate what the SS field value should be...
 455   static const unsigned SSTable[] = { ~0, 0, 1, ~0, 2, ~0, ~0, ~0, 3 };
 456   unsigned SS = SSTable[Scale.getImm()];
 457
 458   if (BaseReg == 0) {
 459     // Handle the SIB byte for the case where there is no base, see Intel
 460     // Manual 2A, table 2-7. The displacement has already been output.
 461     unsigned IndexRegNo;
 462     if (IndexReg.getReg())
 463       IndexRegNo = getX86RegNum(IndexReg.getReg());
 464     else // Examples: [ESP+1*<noreg>+4] or [scaled idx]+disp32 (MOD=0,BASE=5)
 465       IndexRegNo = 4;
 466     emitSIBByte(SS, IndexRegNo, 5);
 467   } else {
 468     unsigned BaseRegNo = getX86RegNum(BaseReg);
 469     unsigned IndexRegNo;
 470     if (IndexReg.getReg())
 471       IndexRegNo = getX86RegNum(IndexReg.getReg());
 472     else
 473       IndexRegNo = 4;   // For example [ESP+1*<noreg>+4]
 474     emitSIBByte(SS, IndexRegNo, BaseRegNo);
 475   }
 476
 477   // Do we need to output a displacement?
 478   if (ForceDisp8) {
 479     emitConstant(DispVal, 1);
 480   } else if (DispVal != 0 || ForceDisp32) {
 481     emitDisplacementField(DispForReloc, DispVal, PCAdj, IsPCRel);
 482   }
 483 }
 484
 485 template<class CodeEmitter>
 486 void Emitter<CodeEmitter>::emitInstruction(const MachineInstr &MI,
 487                                            const TargetInstrDesc *Desc) {
 488   DEBUG(dbgs() << MI);
 489
 490   MCE.processDebugLoc(MI.getDebugLoc(), true);
 491
 492   unsigned Opcode = Desc->Opcode;
 493
 494   // Emit the lock opcode prefix as needed.
 495   if (Desc->TSFlags & X86II::LOCK)
 496     MCE.emitByte(0xF0);
 497
 498   // Emit segment override opcode prefix as needed.
 499   switch (Desc->TSFlags & X86II::SegOvrMask) {
 500   case X86II::FS:
 501     MCE.emitByte(0x64);
 502     break;
 503   case X86II::GS:
 504     MCE.emitByte(0x65);
 505     break;
 506   default: llvm_unreachable("Invalid segment!");
 507   case 0: break;  // No segment override!
 508   }
 509
 510   // Emit the repeat opcode prefix as needed.
 511   if ((Desc->TSFlags & X86II::Op0Mask) == X86II::REP)
 512     MCE.emitByte(0xF3);
 513
 514   // Emit the operand size opcode prefix as needed.
 515   if (Desc->TSFlags & X86II::OpSize)
 516     MCE.emitByte(0x66);
 517
 518   // Emit the address size opcode prefix as needed.
 519   if (Desc->TSFlags & X86II::AdSize)
 520     MCE.emitByte(0x67);
 521
 522   bool Need0FPrefix = false;
 523   switch (Desc->TSFlags & X86II::Op0Mask) {
 524   case X86II::TB:  // Two-byte opcode prefix
 525   case X86II::T8:  // 0F 38
 526   case X86II::TA:  // 0F 3A
 527     Need0FPrefix = true;
 528     break;
 529   case X86II::TF: // F2 0F 38
 530     MCE.emitByte(0xF2);
 531     Need0FPrefix = true;
 532     break;
 533   case X86II::REP: break; // already handled.
 534   case X86II::XS:   // F3 0F
 535     MCE.emitByte(0xF3);
 536     Need0FPrefix = true;
 537     break;
 538   case X86II::XD:   // F2 0F
 539     MCE.emitByte(0xF2);
 540     Need0FPrefix = true;
 541     break;
 542   case X86II::D8: case X86II::D9: case X86II::DA: case X86II::DB:
 543   case X86II::DC: case X86II::DD: case X86II::DE: case X86II::DF:
 544     MCE.emitByte(0xD8+
 545                  (((Desc->TSFlags & X86II::Op0Mask)-X86II::D8)
 546                                    >> X86II::Op0Shift));
 547     break; // Two-byte opcode prefix
 548   default: llvm_unreachable("Invalid prefix!");
 549   case 0: break;  // No prefix!
 550   }
 551
 552   // Handle REX prefix.
 553   if (Is64BitMode) {
 554     if (unsigned REX = X86InstrInfo::determineREX(MI))
 555       MCE.emitByte(0x40 | REX);
 556   }
 557
 558   // 0x0F escape code must be emitted just before the opcode.
 559   if (Need0FPrefix)
 560     MCE.emitByte(0x0F);
 561
 562   switch (Desc->TSFlags & X86II::Op0Mask) {
 563   case X86II::TF:    // F2 0F 38
 564   case X86II::T8:    // 0F 38
 565     MCE.emitByte(0x38);
 566     break;
 567   case X86II::TA:    // 0F 3A
 568     MCE.emitByte(0x3A);
 569     break;
 570   }
 571
 572   // If this is a two-address instruction, skip one of the register operands.
 573   unsigned NumOps = Desc->getNumOperands();
 574   unsigned CurOp = 0;
 575   if (NumOps > 1 && Desc->getOperandConstraint(1, TOI::TIED_TO) != -1)
 576     ++CurOp;
 577   else if (NumOps > 2 && Desc->getOperandConstraint(NumOps-1, TOI::TIED_TO)== 0)
 578     // Skip the last source operand that is tied_to the dest reg. e.g. LXADD32
 579     --NumOps;
 580
 581   unsigned char BaseOpcode = X86II::getBaseOpcodeFor(Desc->TSFlags);
 582   switch (Desc->TSFlags & X86II::FormMask) {
 583   default:
 584     llvm_unreachable("Unknown FormMask value in X86 MachineCodeEmitter!");
 585   case X86II::Pseudo:
 586     // Remember the current PC offset, this is the PIC relocation
 587     // base address.
 588     switch (Opcode) {
 589     default:
 590       llvm_unreachable("psuedo instructions should be removed before code"
 591                        " emission");
 592       break;
 593     case TargetOpcode::INLINEASM:
 594       // We allow inline assembler nodes with empty bodies - they can
 595       // implicitly define registers, which is ok for JIT.
 596       if (MI.getOperand(0).getSymbolName()[0])
 597         llvm_report_error("JIT does not support inline asm!");
 598       break;
 599     case TargetOpcode::DBG_LABEL:
 600     case TargetOpcode::EH_LABEL:
 601     case TargetOpcode::GC_LABEL:
 602       MCE.emitLabel(MI.getOperand(0).getImm());
 603       break;
 604     case TargetOpcode::IMPLICIT_DEF:
 605     case TargetOpcode::KILL:
 606     case X86::FP_REG_KILL:
 607       break;
 608     case X86::MOVPC32r: {
 609       // This emits the "call" portion of this pseudo instruction.
 610       MCE.emitByte(BaseOpcode);
 611       emitConstant(0, X86II::getSizeOfImm(Desc->TSFlags));
 612       // Remember PIC base.
 613       PICBaseOffset = (intptr_t) MCE.getCurrentPCOffset();
 614       X86JITInfo *JTI = TM.getJITInfo();
 615       JTI->setPICBase(MCE.getCurrentPCValue());
 616       break;
 617     }
 618     }
 619     CurOp = NumOps;
 620     break;
 621   case X86II::RawFrm: {
 622     MCE.emitByte(BaseOpcode);
 623
 624     if (CurOp == NumOps)
 625       break;
 626
 627     const MachineOperand &MO = MI.getOperand(CurOp++);
 628
 629     DEBUG(dbgs() << "RawFrm CurOp " << CurOp << "\n");
 630     DEBUG(dbgs() << "isMBB " << MO.isMBB() << "\n");
 631     DEBUG(dbgs() << "isGlobal " << MO.isGlobal() << "\n");
 632     DEBUG(dbgs() << "isSymbol " << MO.isSymbol() << "\n");
 633     DEBUG(dbgs() << "isImm " << MO.isImm() << "\n");
 634
 635     if (MO.isMBB()) {
 636       emitPCRelativeBlockAddress(MO.getMBB());
 637       break;
 638     }
 639
 640     if (MO.isGlobal()) {
 641       emitGlobalAddress(MO.getGlobal(), X86::reloc_pcrel_word,
 642                         MO.getOffset(), 0);
 643       break;
 644     }
 645
 646     if (MO.isSymbol()) {
 647       emitExternalSymbolAddress(MO.getSymbolName(), X86::reloc_pcrel_word);
 648       break;
 649     }
 650
 651     assert(MO.isImm() && "Unknown RawFrm operand!");
 652     if (Opcode == X86::CALLpcrel32 || Opcode == X86::CALL64pcrel32) {
 653       // Fix up immediate operand for pc relative calls.
 654       intptr_t Imm = (intptr_t)MO.getImm();
 655       Imm = Imm - MCE.getCurrentPCValue() - 4;
 656       emitConstant(Imm, X86II::getSizeOfImm(Desc->TSFlags));
 657     } else
 658       emitConstant(MO.getImm(), X86II::getSizeOfImm(Desc->TSFlags));
 659     break;
 660   }
 661
 662   case X86II::AddRegFrm: {
 663     MCE.emitByte(BaseOpcode + getX86RegNum(MI.getOperand(CurOp++).getReg()));
 664
 665     if (CurOp == NumOps)
 666       break;
 667
 668     const MachineOperand &MO1 = MI.getOperand(CurOp++);
 669     unsigned Size = X86II::getSizeOfImm(Desc->TSFlags);
 670     if (MO1.isImm()) {
 671       emitConstant(MO1.getImm(), Size);
 672       break;
 673     }
 674
 675     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 676       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 677     if (Opcode == X86::MOV64ri64i32)
 678       rt = X86::reloc_absolute_word;  // FIXME: add X86II flag?
 679     // This should not occur on Darwin for relocatable objects.
 680     if (Opcode == X86::MOV64ri)
 681       rt = X86::reloc_absolute_dword;  // FIXME: add X86II flag?
 682     if (MO1.isGlobal()) {
 683       bool Indirect = gvNeedsNonLazyPtr(MO1, TM);
 684       emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 685                         Indirect);
 686     } else if (MO1.isSymbol())
 687       emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 688     else if (MO1.isCPI())
 689       emitConstPoolAddress(MO1.getIndex(), rt);
 690     else if (MO1.isJTI())
 691       emitJumpTableAddress(MO1.getIndex(), rt);
 692     break;
 693   }
 694
 695   case X86II::MRMDestReg: {
 696     MCE.emitByte(BaseOpcode);
 697     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 698                      getX86RegNum(MI.getOperand(CurOp+1).getReg()));
 699     CurOp += 2;
 700     if (CurOp != NumOps)
 701       emitConstant(MI.getOperand(CurOp++).getImm(),
 702                    X86II::getSizeOfImm(Desc->TSFlags));
 703     break;
 704   }
 705   case X86II::MRMDestMem: {
 706     MCE.emitByte(BaseOpcode);
 707     emitMemModRMByte(MI, CurOp,
 708                      getX86RegNum(MI.getOperand(CurOp + X86AddrNumOperands)
 709                                   .getReg()));
 710     CurOp +=  X86AddrNumOperands + 1;
 711     if (CurOp != NumOps)
 712       emitConstant(MI.getOperand(CurOp++).getImm(),
 713                    X86II::getSizeOfImm(Desc->TSFlags));
 714     break;
 715   }
 716
 717   case X86II::MRMSrcReg:
 718     MCE.emitByte(BaseOpcode);
 719     emitRegModRMByte(MI.getOperand(CurOp+1).getReg(),
 720                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 721     CurOp += 2;
 722     if (CurOp != NumOps)
 723       emitConstant(MI.getOperand(CurOp++).getImm(),
 724                    X86II::getSizeOfImm(Desc->TSFlags));
 725     break;
 726
 727   case X86II::MRMSrcMem: {
 728     // FIXME: Maybe lea should have its own form?
 729     int AddrOperands;
 730     if (Opcode == X86::LEA64r || Opcode == X86::LEA64_32r ||
 731         Opcode == X86::LEA16r || Opcode == X86::LEA32r)
 732       AddrOperands = X86AddrNumOperands - 1; // No segment register
 733     else
 734       AddrOperands = X86AddrNumOperands;
 735
 736     intptr_t PCAdj = (CurOp + AddrOperands + 1 != NumOps) ?
 737       X86II::getSizeOfImm(Desc->TSFlags) : 0;
 738
 739     MCE.emitByte(BaseOpcode);
 740     emitMemModRMByte(MI, CurOp+1, getX86RegNum(MI.getOperand(CurOp).getReg()),
 741                      PCAdj);
 742     CurOp += AddrOperands + 1;
 743     if (CurOp != NumOps)
 744       emitConstant(MI.getOperand(CurOp++).getImm(),
 745                    X86II::getSizeOfImm(Desc->TSFlags));
 746     break;
 747   }
 748
 749   case X86II::MRM0r: case X86II::MRM1r:
 750   case X86II::MRM2r: case X86II::MRM3r:
 751   case X86II::MRM4r: case X86II::MRM5r:
 752   case X86II::MRM6r: case X86II::MRM7r: {
 753     MCE.emitByte(BaseOpcode);
 754
 755     // Special handling of lfence, mfence, monitor, and mwait.
 756     if (Desc->getOpcode() == X86::LFENCE ||
 757         Desc->getOpcode() == X86::MFENCE ||
 758         Desc->getOpcode() == X86::MONITOR ||
 759         Desc->getOpcode() == X86::MWAIT) {
 760       emitRegModRMByte((Desc->TSFlags & X86II::FormMask)-X86II::MRM0r);
 761
 762       switch (Desc->getOpcode()) {
 763       default: break;
 764       case X86::MONITOR:
 765         MCE.emitByte(0xC8);
 766         break;
 767       case X86::MWAIT:
 768         MCE.emitByte(0xC9);
 769         break;
 770       }
 771     } else {
 772       emitRegModRMByte(MI.getOperand(CurOp++).getReg(),
 773                        (Desc->TSFlags & X86II::FormMask)-X86II::MRM0r);
 774     }
 775
 776     if (CurOp == NumOps)
 777       break;
 778
 779     const MachineOperand &MO1 = MI.getOperand(CurOp++);
 780     unsigned Size = X86II::getSizeOfImm(Desc->TSFlags);
 781     if (MO1.isImm()) {
 782       emitConstant(MO1.getImm(), Size);
 783       break;
 784     }
 785
 786     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 787       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 788     if (Opcode == X86::MOV64ri32)
 789       rt = X86::reloc_absolute_word_sext;  // FIXME: add X86II flag?
 790     if (MO1.isGlobal()) {
 791       bool Indirect = gvNeedsNonLazyPtr(MO1, TM);
 792       emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 793                         Indirect);
 794     } else if (MO1.isSymbol())
 795       emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 796     else if (MO1.isCPI())
 797       emitConstPoolAddress(MO1.getIndex(), rt);
 798     else if (MO1.isJTI())
 799       emitJumpTableAddress(MO1.getIndex(), rt);
 800     break;
 801   }
 802
 803   case X86II::MRM0m: case X86II::MRM1m:
 804   case X86II::MRM2m: case X86II::MRM3m:
 805   case X86II::MRM4m: case X86II::MRM5m:
 806   case X86II::MRM6m: case X86II::MRM7m: {
 807     intptr_t PCAdj = (CurOp + X86AddrNumOperands != NumOps) ?
 808       (MI.getOperand(CurOp+X86AddrNumOperands).isImm() ?
 809           X86II::getSizeOfImm(Desc->TSFlags) : 4) : 0;
 810
 811     MCE.emitByte(BaseOpcode);
 812     emitMemModRMByte(MI, CurOp, (Desc->TSFlags & X86II::FormMask)-X86II::MRM0m,
 813                      PCAdj);
 814     CurOp += X86AddrNumOperands;
 815
 816     if (CurOp == NumOps)
 817       break;
 818
 819     const MachineOperand &MO = MI.getOperand(CurOp++);
 820     unsigned Size = X86II::getSizeOfImm(Desc->TSFlags);
 821     if (MO.isImm()) {
 822       emitConstant(MO.getImm(), Size);
 823       break;
 824     }
 825
 826     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 827       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 828     if (Opcode == X86::MOV64mi32)
 829       rt = X86::reloc_absolute_word_sext;  // FIXME: add X86II flag?
 830     if (MO.isGlobal()) {
 831       bool Indirect = gvNeedsNonLazyPtr(MO, TM);
 832       emitGlobalAddress(MO.getGlobal(), rt, MO.getOffset(), 0,
 833                         Indirect);
 834     } else if (MO.isSymbol())
 835       emitExternalSymbolAddress(MO.getSymbolName(), rt);
 836     else if (MO.isCPI())
 837       emitConstPoolAddress(MO.getIndex(), rt);
 838     else if (MO.isJTI())
 839       emitJumpTableAddress(MO.getIndex(), rt);
 840     break;
 841   }
 842
 843   case X86II::MRMInitReg:
 844     MCE.emitByte(BaseOpcode);
 845     // Duplicate register, used by things like MOV8r0 (aka xor reg,reg).
 846     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 847                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 848     ++CurOp;
 849     break;
 850   }
 851
 852   if (!Desc->isVariadic() && CurOp != NumOps) {
 853 #ifndef NDEBUG
 854     dbgs() << "Cannot encode all operands of: " << MI << "\n";
 855 #endif
 856     llvm_unreachable(0);
 857   }
 858
 859   MCE.processDebugLoc(MI.getDebugLoc(), false);
 860 }
 861
 862 // Adapt the Emitter / CodeEmitter interfaces to MCCodeEmitter.
 863 //
 864 // FIXME: This is a total hack designed to allow work on llvm-mc to proceed
 865 // without being blocked on various cleanups needed to support a clean interface
 866 // to instruction encoding.
 867 //
 868 // Look away!
 869
 870 #include "llvm/DerivedTypes.h"
 871
 872 namespace {
 873 class MCSingleInstructionCodeEmitter : public MachineCodeEmitter {
 874   uint8_t Data[256];
 875
 876 public:
 877   MCSingleInstructionCodeEmitter() { reset(); }
 878
 879   void reset() {
 880     BufferBegin = Data;
 881     BufferEnd = array_endof(Data);
 882     CurBufferPtr = Data;
 883   }
 884
 885   StringRef str() {
 886     return StringRef(reinterpret_cast<char*>(BufferBegin),
 887                      CurBufferPtr - BufferBegin);
 888   }
 889
 890   virtual void startFunction(MachineFunction &F) {}
 891   virtual bool finishFunction(MachineFunction &F) { return false; }
 892   virtual void emitLabel(uint64_t LabelID) {}
 893   virtual void StartMachineBasicBlock(MachineBasicBlock *MBB) {}
 894   virtual bool earlyResolveAddresses() const { return false; }
 895   virtual void addRelocation(const MachineRelocation &MR) { }
 896   virtual uintptr_t getConstantPoolEntryAddress(unsigned Index) const {
 897     return 0;
 898   }
 899   virtual uintptr_t getJumpTableEntryAddress(unsigned Index) const {
 900     return 0;
 901   }
 902   virtual uintptr_t getMachineBasicBlockAddress(MachineBasicBlock *MBB) const {
 903     return 0;
 904   }
 905   virtual uintptr_t getLabelAddress(uint64_t LabelID) const {
 906     return 0;
 907   }
 908   virtual void setModuleInfo(MachineModuleInfo* Info) {}
 909 };
 910
 911 class X86MCCodeEmitter : public MCCodeEmitter {
 912   X86MCCodeEmitter(const X86MCCodeEmitter &); // DO NOT IMPLEMENT
 913   void operator=(const X86MCCodeEmitter &); // DO NOT IMPLEMENT
 914
 915 private:
 916   X86TargetMachine &TM;
 917   llvm::Function *DummyF;
 918   TargetData *DummyTD;
 919   mutable llvm::MachineFunction *DummyMF;
 920   llvm::MachineBasicBlock *DummyMBB;
 921
 922   MCSingleInstructionCodeEmitter *InstrEmitter;
 923   Emitter<MachineCodeEmitter> *Emit;
 924
 925 public:
 926   X86MCCodeEmitter(X86TargetMachine &_TM) : TM(_TM) {
 927     // Verily, thou shouldst avert thine eyes.
 928     const llvm::FunctionType *FTy =
 929       FunctionType::get(llvm::Type::getVoidTy(getGlobalContext()), false);
 930     DummyF = Function::Create(FTy, GlobalValue::InternalLinkage);
 931     DummyTD = new TargetData("");
 932     DummyMF = new MachineFunction(DummyF, TM, 0);
 933     DummyMBB = DummyMF->CreateMachineBasicBlock();
 934
 935     InstrEmitter = new MCSingleInstructionCodeEmitter();
 936     Emit = new Emitter<MachineCodeEmitter>(TM, *InstrEmitter,
 937                                            *TM.getInstrInfo(),
 938                                            *DummyTD, false);
 939   }
 940   ~X86MCCodeEmitter() {
 941     delete Emit;
 942     delete InstrEmitter;
 943     delete DummyMF;
 944     delete DummyF;
 945   }
 946
 947   bool AddRegToInstr(const MCInst &MI, MachineInstr *Instr,
 948                      unsigned Start) const {
 949     if (Start + 1 > MI.getNumOperands())
 950       return false;
 951
 952     const MCOperand &Op = MI.getOperand(Start);
 953     if (!Op.isReg()) return false;
 954
 955     Instr->addOperand(MachineOperand::CreateReg(Op.getReg(), false));
 956     return true;
 957   }
 958
 959   bool AddImmToInstr(const MCInst &MI, MachineInstr *Instr,
 960                      unsigned Start) const {
 961     if (Start + 1 > MI.getNumOperands())
 962       return false;
 963
 964     const MCOperand &Op = MI.getOperand(Start);
 965     if (Op.isImm()) {
 966       Instr->addOperand(MachineOperand::CreateImm(Op.getImm()));
 967       return true;
 968     }
 969     if (!Op.isExpr())
 970       return false;
 971
 972     const MCExpr *Expr = Op.getExpr();
 973     if (const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(Expr)) {
 974       Instr->addOperand(MachineOperand::CreateImm(CE->getValue()));
 975       return true;
 976     }
 977
 978     // FIXME: Relocation / fixup.
 979     Instr->addOperand(MachineOperand::CreateImm(0));
 980     return true;
 981   }
 982
 983   bool AddLMemToInstr(const MCInst &MI, MachineInstr *Instr,
 984                      unsigned Start) const {
 985     return (AddRegToInstr(MI, Instr, Start + 0) &&
 986             AddImmToInstr(MI, Instr, Start + 1) &&
 987             AddRegToInstr(MI, Instr, Start + 2) &&
 988             AddImmToInstr(MI, Instr, Start + 3));
 989   }
 990
 991   bool AddMemToInstr(const MCInst &MI, MachineInstr *Instr,
 992                      unsigned Start) const {
 993     return (AddRegToInstr(MI, Instr, Start + 0) &&
 994             AddImmToInstr(MI, Instr, Start + 1) &&
 995             AddRegToInstr(MI, Instr, Start + 2) &&
 996             AddImmToInstr(MI, Instr, Start + 3) &&
 997             AddRegToInstr(MI, Instr, Start + 4));
 998   }
 999
1000   void EncodeInstruction(const MCInst &MI, raw_ostream &OS) const {
1001     // Don't look yet!
1002
1003     // Convert the MCInst to a MachineInstr so we can (ab)use the regular
1004     // emitter.
1005     const X86InstrInfo &II = *TM.getInstrInfo();
1006     const TargetInstrDesc &Desc = II.get(MI.getOpcode());
1007     MachineInstr *Instr = DummyMF->CreateMachineInstr(Desc, DebugLoc());
1008     DummyMBB->push_back(Instr);
1009
1010     unsigned Opcode = MI.getOpcode();
1011     unsigned NumOps = MI.getNumOperands();
1012     unsigned CurOp = 0;
1013     bool AddTied = false;
1014     if (NumOps > 1 && Desc.getOperandConstraint(1, TOI::TIED_TO) != -1)
1015       AddTied = true;
1016     else if (NumOps > 2 &&
1017              Desc.getOperandConstraint(NumOps-1, TOI::TIED_TO)== 0)
1018       // Skip the last source operand that is tied_to the dest reg. e.g. LXADD32
1019       --NumOps;
1020
1021     bool OK = true;
1022     switch (Desc.TSFlags & X86II::FormMask) {
1023     case X86II::MRMDestReg:
1024     case X86II::MRMSrcReg:
1025       // Matching doesn't fill this in completely, we have to choose operand 0
1026       // for a tied register.
1027       OK &= AddRegToInstr(MI, Instr, CurOp++);
1028       if (AddTied)
1029         OK &= AddRegToInstr(MI, Instr, CurOp++ - 1);
1030       OK &= AddRegToInstr(MI, Instr, CurOp++);
1031       if (CurOp < NumOps)
1032         OK &= AddImmToInstr(MI, Instr, CurOp);
1033       break;
1034
1035     case X86II::RawFrm:
1036       if (CurOp < NumOps) {
1037         // Hack to make branches work.
1038         if (!(Desc.TSFlags & X86II::ImmMask) &&
1039             MI.getOperand(0).isExpr() &&
1040             isa<MCSymbolRefExpr>(MI.getOperand(0).getExpr()))
1041           Instr->addOperand(MachineOperand::CreateMBB(DummyMBB));
1042         else
1043           OK &= AddImmToInstr(MI, Instr, CurOp);
1044       }
1045       break;
1046
1047     case X86II::AddRegFrm:
1048       // Matching doesn't fill this in completely, we have to choose operand 0
1049       // for a tied register.
1050       OK &= AddRegToInstr(MI, Instr, CurOp++);
1051       if (AddTied)
1052         OK &= AddRegToInstr(MI, Instr, CurOp++ - 1);
1053       if (CurOp < NumOps)
1054         OK &= AddImmToInstr(MI, Instr, CurOp);
1055       break;
1056
1057     case X86II::MRM0r: case X86II::MRM1r:
1058     case X86II::MRM2r: case X86II::MRM3r:
1059     case X86II::MRM4r: case X86II::MRM5r:
1060     case X86II::MRM6r: case X86II::MRM7r:
1061       // Matching doesn't fill this in completely, we have to choose operand 0
1062       // for a tied register.
1063       OK &= AddRegToInstr(MI, Instr, CurOp++);
1064       if (AddTied)
1065         OK &= AddRegToInstr(MI, Instr, CurOp++ - 1);
1066       if (CurOp < NumOps)
1067         OK &= AddImmToInstr(MI, Instr, CurOp);
1068       break;
1069
1070     case X86II::MRM0m: case X86II::MRM1m:
1071     case X86II::MRM2m: case X86II::MRM3m:
1072     case X86II::MRM4m: case X86II::MRM5m:
1073     case X86II::MRM6m: case X86II::MRM7m:
1074       OK &= AddMemToInstr(MI, Instr, CurOp); CurOp += 5;
1075       if (CurOp < NumOps)
1076         OK &= AddImmToInstr(MI, Instr, CurOp);
1077       break;
1078
1079     case X86II::MRMSrcMem:
1080       // Matching doesn't fill this in completely, we have to choose operand 0
1081       // for a tied register.
1082       OK &= AddRegToInstr(MI, Instr, CurOp++);
1083       if (AddTied)
1084         OK &= AddRegToInstr(MI, Instr, CurOp++ - 1);
1085       if (Opcode == X86::LEA64r || Opcode == X86::LEA64_32r ||
1086           Opcode == X86::LEA16r || Opcode == X86::LEA32r)
1087         OK &= AddLMemToInstr(MI, Instr, CurOp);
1088       else
1089         OK &= AddMemToInstr(MI, Instr, CurOp);
1090       break;
1091
1092     case X86II::MRMDestMem:
1093       OK &= AddMemToInstr(MI, Instr, CurOp); CurOp += 5;
1094       OK &= AddRegToInstr(MI, Instr, CurOp);
1095       break;
1096
1097     default:
1098     case X86II::MRMInitReg:
1099     case X86II::Pseudo:
1100       OK = false;
1101       break;
1102     }
1103
1104     if (!OK) {
1105       dbgs() << "couldn't convert inst '";
1106       MI.dump();
1107       dbgs() << "' to machine instr:\n";
1108       Instr->dump();
1109     }
1110
1111     InstrEmitter->reset();
1112     if (OK)
1113       Emit->emitInstruction(*Instr, &Desc);
1114     OS << InstrEmitter->str();
1115
1116     Instr->eraseFromParent();
1117   }
1118 };
1119 }
1120
1121 #include "llvm/Support/CommandLine.h"
1122
1123 static cl::opt<bool> EnableNewEncoder("enable-new-x86-encoder",
1124                                       cl::ReallyHidden);
1125
1126
1127 // Ok, now you can look.
1128 MCCodeEmitter *llvm::createHeinousX86MCCodeEmitter(const Target &T,
1129                                                    TargetMachine &TM) {
1130
1131   // FIXME: Remove the heinous one when the new one works.
1132   if (EnableNewEncoder) {
1133     if (TM.getTargetData()->getPointerSize() == 4)
1134       return createX86_32MCCodeEmitter(T, TM);
1135     return createX86_64MCCodeEmitter(T, TM);
1136   }
1137
1138   return new X86MCCodeEmitter(static_cast<X86TargetMachine&>(TM));
1139 }