lib/Target/X86/X86CodeEmitter.cpp

   1 //===-- X86/X86CodeEmitter.cpp - Convert X86 code to machine code ---------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the pass that transforms the X86 machine instructions into
  11 // relocatable machine code.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "x86-emitter"
  16 #include "X86InstrInfo.h"
  17 #include "X86JITInfo.h"
  18 #include "X86Subtarget.h"
  19 #include "X86TargetMachine.h"
  20 #include "X86Relocations.h"
  21 #include "X86.h"
  22 #include "llvm/PassManager.h"
  23 #include "llvm/CodeGen/MachineCodeEmitter.h"
  24 #include "llvm/CodeGen/JITCodeEmitter.h"
  25 #include "llvm/CodeGen/ObjectCodeEmitter.h"
  26 #include "llvm/CodeGen/MachineFunctionPass.h"
  27 #include "llvm/CodeGen/MachineInstr.h"
  28 #include "llvm/CodeGen/MachineModuleInfo.h"
  29 #include "llvm/CodeGen/Passes.h"
  30 #include "llvm/Function.h"
  31 #include "llvm/ADT/Statistic.h"
  32 #include "llvm/MC/MCCodeEmitter.h"
  33 #include "llvm/MC/MCExpr.h"
  34 #include "llvm/MC/MCInst.h"
  35 #include "llvm/Support/Compiler.h"
  36 #include "llvm/Support/Debug.h"
  37 #include "llvm/Support/ErrorHandling.h"
  38 #include "llvm/Support/raw_ostream.h"
  39 #include "llvm/Target/TargetOptions.h"
  40 using namespace llvm;
  41
  42 STATISTIC(NumEmitted, "Number of machine instructions emitted");
  43
  44 namespace {
  45   template<class CodeEmitter>
  46   class VISIBILITY_HIDDEN Emitter : public MachineFunctionPass {
  47     const X86InstrInfo  *II;
  48     const TargetData    *TD;
  49     X86TargetMachine    &TM;
  50     CodeEmitter         &MCE;
  51     intptr_t PICBaseOffset;
  52     bool Is64BitMode;
  53     bool IsPIC;
  54   public:
  55     static char ID;
  56     explicit Emitter(X86TargetMachine &tm, CodeEmitter &mce)
  57       : MachineFunctionPass(&ID), II(0), TD(0), TM(tm),
  58       MCE(mce), PICBaseOffset(0), Is64BitMode(false),
  59       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  60     Emitter(X86TargetMachine &tm, CodeEmitter &mce,
  61             const X86InstrInfo &ii, const TargetData &td, bool is64)
  62       : MachineFunctionPass(&ID), II(&ii), TD(&td), TM(tm),
  63       MCE(mce), PICBaseOffset(0), Is64BitMode(is64),
  64       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  65
  66     bool runOnMachineFunction(MachineFunction &MF);
  67
  68     virtual const char *getPassName() const {
  69       return "X86 Machine Code Emitter";
  70     }
  71
  72     void emitInstruction(const MachineInstr &MI,
  73                          const TargetInstrDesc *Desc);
  74
  75     void getAnalysisUsage(AnalysisUsage &AU) const {
  76       AU.setPreservesAll();
  77       AU.addRequired<MachineModuleInfo>();
  78       MachineFunctionPass::getAnalysisUsage(AU);
  79     }
  80
  81   private:
  82     void emitPCRelativeBlockAddress(MachineBasicBlock *MBB);
  83     void emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
  84                            intptr_t Disp = 0, intptr_t PCAdj = 0,
  85                            bool NeedStub = false, bool Indirect = false);
  86     void emitExternalSymbolAddress(const char *ES, unsigned Reloc);
  87     void emitConstPoolAddress(unsigned CPI, unsigned Reloc, intptr_t Disp = 0,
  88                               intptr_t PCAdj = 0);
  89     void emitJumpTableAddress(unsigned JTI, unsigned Reloc,
  90                               intptr_t PCAdj = 0);
  91
  92     void emitDisplacementField(const MachineOperand *RelocOp, int DispVal,
  93                                intptr_t Adj = 0, bool IsPCRel = true);
  94
  95     void emitRegModRMByte(unsigned ModRMReg, unsigned RegOpcodeField);
  96     void emitRegModRMByte(unsigned RegOpcodeField);
  97     void emitSIBByte(unsigned SS, unsigned Index, unsigned Base);
  98     void emitConstant(uint64_t Val, unsigned Size);
  99
 100     void emitMemModRMByte(const MachineInstr &MI,
 101                           unsigned Op, unsigned RegOpcodeField,
 102                           intptr_t PCAdj = 0);
 103
 104     unsigned getX86RegNum(unsigned RegNo) const;
 105   };
 106
 107 template<class CodeEmitter>
 108   char Emitter<CodeEmitter>::ID = 0;
 109 } // end anonymous namespace.
 110
 111 /// createX86CodeEmitterPass - Return a pass that emits the collected X86 code
 112 /// to the specified templated MachineCodeEmitter object.
 113
 114 FunctionPass *llvm::createX86CodeEmitterPass(X86TargetMachine &TM,
 115                                              MachineCodeEmitter &MCE) {
 116   return new Emitter<MachineCodeEmitter>(TM, MCE);
 117 }
 118 FunctionPass *llvm::createX86JITCodeEmitterPass(X86TargetMachine &TM,
 119                                                 JITCodeEmitter &JCE) {
 120   return new Emitter<JITCodeEmitter>(TM, JCE);
 121 }
 122 FunctionPass *llvm::createX86ObjectCodeEmitterPass(X86TargetMachine &TM,
 123                                                    ObjectCodeEmitter &OCE) {
 124   return new Emitter<ObjectCodeEmitter>(TM, OCE);
 125 }
 126
 127 template<class CodeEmitter>
 128 bool Emitter<CodeEmitter>::runOnMachineFunction(MachineFunction &MF) {
 129
 130   MCE.setModuleInfo(&getAnalysis<MachineModuleInfo>());
 131
 132   II = TM.getInstrInfo();
 133   TD = TM.getTargetData();
 134   Is64BitMode = TM.getSubtarget<X86Subtarget>().is64Bit();
 135   IsPIC = TM.getRelocationModel() == Reloc::PIC_;
 136
 137   do {
 138     DEBUG(errs() << "JITTing function '"
 139           << MF.getFunction()->getName() << "'\n");
 140     MCE.startFunction(MF);
 141     for (MachineFunction::iterator MBB = MF.begin(), E = MF.end();
 142          MBB != E; ++MBB) {
 143       MCE.StartMachineBasicBlock(MBB);
 144       for (MachineBasicBlock::const_iterator I = MBB->begin(), E = MBB->end();
 145            I != E; ++I) {
 146         const TargetInstrDesc &Desc = I->getDesc();
 147         emitInstruction(*I, &Desc);
 148         // MOVPC32r is basically a call plus a pop instruction.
 149         if (Desc.getOpcode() == X86::MOVPC32r)
 150           emitInstruction(*I, &II->get(X86::POP32r));
 151         NumEmitted++;  // Keep track of the # of mi's emitted
 152       }
 153     }
 154   } while (MCE.finishFunction(MF));
 155
 156   return false;
 157 }
 158
 159 /// emitPCRelativeBlockAddress - This method keeps track of the information
 160 /// necessary to resolve the address of this block later and emits a dummy
 161 /// value.
 162 ///
 163 template<class CodeEmitter>
 164 void Emitter<CodeEmitter>::emitPCRelativeBlockAddress(MachineBasicBlock *MBB) {
 165   // Remember where this reference was and where it is to so we can
 166   // deal with it later.
 167   MCE.addRelocation(MachineRelocation::getBB(MCE.getCurrentPCOffset(),
 168                                              X86::reloc_pcrel_word, MBB));
 169   MCE.emitWordLE(0);
 170 }
 171
 172 /// emitGlobalAddress - Emit the specified address to the code stream assuming
 173 /// this is part of a "take the address of a global" instruction.
 174 ///
 175 template<class CodeEmitter>
 176 void Emitter<CodeEmitter>::emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
 177                                 intptr_t Disp /* = 0 */,
 178                                 intptr_t PCAdj /* = 0 */,
 179                                 bool NeedStub /* = false */,
 180                                 bool Indirect /* = false */) {
 181   intptr_t RelocCST = Disp;
 182   if (Reloc == X86::reloc_picrel_word)
 183     RelocCST = PICBaseOffset;
 184   else if (Reloc == X86::reloc_pcrel_word)
 185     RelocCST = PCAdj;
 186   MachineRelocation MR = Indirect
 187     ? MachineRelocation::getIndirectSymbol(MCE.getCurrentPCOffset(), Reloc,
 188                                            GV, RelocCST, NeedStub)
 189     : MachineRelocation::getGV(MCE.getCurrentPCOffset(), Reloc,
 190                                GV, RelocCST, NeedStub);
 191   MCE.addRelocation(MR);
 192   // The relocated value will be added to the displacement
 193   if (Reloc == X86::reloc_absolute_dword)
 194     MCE.emitDWordLE(Disp);
 195   else
 196     MCE.emitWordLE((int32_t)Disp);
 197 }
 198
 199 /// emitExternalSymbolAddress - Arrange for the address of an external symbol to
 200 /// be emitted to the current location in the function, and allow it to be PC
 201 /// relative.
 202 template<class CodeEmitter>
 203 void Emitter<CodeEmitter>::emitExternalSymbolAddress(const char *ES,
 204                                                      unsigned Reloc) {
 205   intptr_t RelocCST = (Reloc == X86::reloc_picrel_word) ? PICBaseOffset : 0;
 206   MCE.addRelocation(MachineRelocation::getExtSym(MCE.getCurrentPCOffset(),
 207                                                  Reloc, ES, RelocCST));
 208   if (Reloc == X86::reloc_absolute_dword)
 209     MCE.emitDWordLE(0);
 210   else
 211     MCE.emitWordLE(0);
 212 }
 213
 214 /// emitConstPoolAddress - Arrange for the address of an constant pool
 215 /// to be emitted to the current location in the function, and allow it to be PC
 216 /// relative.
 217 template<class CodeEmitter>
 218 void Emitter<CodeEmitter>::emitConstPoolAddress(unsigned CPI, unsigned Reloc,
 219                                    intptr_t Disp /* = 0 */,
 220                                    intptr_t PCAdj /* = 0 */) {
 221   intptr_t RelocCST = 0;
 222   if (Reloc == X86::reloc_picrel_word)
 223     RelocCST = PICBaseOffset;
 224   else if (Reloc == X86::reloc_pcrel_word)
 225     RelocCST = PCAdj;
 226   MCE.addRelocation(MachineRelocation::getConstPool(MCE.getCurrentPCOffset(),
 227                                                     Reloc, CPI, RelocCST));
 228   // The relocated value will be added to the displacement
 229   if (Reloc == X86::reloc_absolute_dword)
 230     MCE.emitDWordLE(Disp);
 231   else
 232     MCE.emitWordLE((int32_t)Disp);
 233 }
 234
 235 /// emitJumpTableAddress - Arrange for the address of a jump table to
 236 /// be emitted to the current location in the function, and allow it to be PC
 237 /// relative.
 238 template<class CodeEmitter>
 239 void Emitter<CodeEmitter>::emitJumpTableAddress(unsigned JTI, unsigned Reloc,
 240                                    intptr_t PCAdj /* = 0 */) {
 241   intptr_t RelocCST = 0;
 242   if (Reloc == X86::reloc_picrel_word)
 243     RelocCST = PICBaseOffset;
 244   else if (Reloc == X86::reloc_pcrel_word)
 245     RelocCST = PCAdj;
 246   MCE.addRelocation(MachineRelocation::getJumpTable(MCE.getCurrentPCOffset(),
 247                                                     Reloc, JTI, RelocCST));
 248   // The relocated value will be added to the displacement
 249   if (Reloc == X86::reloc_absolute_dword)
 250     MCE.emitDWordLE(0);
 251   else
 252     MCE.emitWordLE(0);
 253 }
 254
 255 template<class CodeEmitter>
 256 unsigned Emitter<CodeEmitter>::getX86RegNum(unsigned RegNo) const {
 257   return II->getRegisterInfo().getX86RegNum(RegNo);
 258 }
 259
 260 inline static unsigned char ModRMByte(unsigned Mod, unsigned RegOpcode,
 261                                       unsigned RM) {
 262   assert(Mod < 4 && RegOpcode < 8 && RM < 8 && "ModRM Fields out of range!");
 263   return RM | (RegOpcode << 3) | (Mod << 6);
 264 }
 265
 266 template<class CodeEmitter>
 267 void Emitter<CodeEmitter>::emitRegModRMByte(unsigned ModRMReg,
 268                                             unsigned RegOpcodeFld){
 269   MCE.emitByte(ModRMByte(3, RegOpcodeFld, getX86RegNum(ModRMReg)));
 270 }
 271
 272 template<class CodeEmitter>
 273 void Emitter<CodeEmitter>::emitRegModRMByte(unsigned RegOpcodeFld) {
 274   MCE.emitByte(ModRMByte(3, RegOpcodeFld, 0));
 275 }
 276
 277 template<class CodeEmitter>
 278 void Emitter<CodeEmitter>::emitSIBByte(unsigned SS,
 279                                        unsigned Index,
 280                                        unsigned Base) {
 281   // SIB byte is in the same format as the ModRMByte...
 282   MCE.emitByte(ModRMByte(SS, Index, Base));
 283 }
 284
 285 template<class CodeEmitter>
 286 void Emitter<CodeEmitter>::emitConstant(uint64_t Val, unsigned Size) {
 287   // Output the constant in little endian byte order...
 288   for (unsigned i = 0; i != Size; ++i) {
 289     MCE.emitByte(Val & 255);
 290     Val >>= 8;
 291   }
 292 }
 293
 294 /// isDisp8 - Return true if this signed displacement fits in a 8-bit
 295 /// sign-extended field.
 296 static bool isDisp8(int Value) {
 297   return Value == (signed char)Value;
 298 }
 299
 300 static bool gvNeedsNonLazyPtr(const MachineOperand &GVOp,
 301                               const TargetMachine &TM) {
 302   // For Darwin-64, simulate the linktime GOT by using the same non-lazy-pointer
 303   // mechanism as 32-bit mode.
 304   if (TM.getSubtarget<X86Subtarget>().is64Bit() &&
 305       !TM.getSubtarget<X86Subtarget>().isTargetDarwin())
 306     return false;
 307
 308   // Return true if this is a reference to a stub containing the address of the
 309   // global, not the global itself.
 310   return isGlobalStubReference(GVOp.getTargetFlags());
 311 }
 312
 313 template<class CodeEmitter>
 314 void Emitter<CodeEmitter>::emitDisplacementField(const MachineOperand *RelocOp,
 315                                                  int DispVal,
 316                                                  intptr_t Adj /* = 0 */,
 317                                                  bool IsPCRel /* = true */) {
 318   // If this is a simple integer displacement that doesn't require a relocation,
 319   // emit it now.
 320   if (!RelocOp) {
 321     emitConstant(DispVal, 4);
 322     return;
 323   }
 324
 325   // Otherwise, this is something that requires a relocation.  Emit it as such
 326   // now.
 327   if (RelocOp->isGlobal()) {
 328     // In 64-bit static small code model, we could potentially emit absolute.
 329     // But it's probably not beneficial. If the MCE supports using RIP directly
 330     // do it, otherwise fallback to absolute (this is determined by IsPCRel).
 331     //  89 05 00 00 00 00     mov    %eax,0(%rip)  # PC-relative
 332     //  89 04 25 00 00 00 00  mov    %eax,0x0      # Absolute
 333     unsigned rt = Is64BitMode ?
 334       (IsPCRel ? X86::reloc_pcrel_word : X86::reloc_absolute_word_sext)
 335       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 336     bool NeedStub = isa<Function>(RelocOp->getGlobal());
 337     bool Indirect = gvNeedsNonLazyPtr(*RelocOp, TM);
 338     emitGlobalAddress(RelocOp->getGlobal(), rt, RelocOp->getOffset(),
 339                       Adj, NeedStub, Indirect);
 340   } else if (RelocOp->isCPI()) {
 341     unsigned rt = Is64BitMode ?
 342       (IsPCRel ? X86::reloc_pcrel_word : X86::reloc_absolute_word_sext)
 343       : (IsPCRel ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 344     emitConstPoolAddress(RelocOp->getIndex(), rt,
 345                          RelocOp->getOffset(), Adj);
 346   } else if (RelocOp->isJTI()) {
 347     unsigned rt = Is64BitMode ?
 348       (IsPCRel ? X86::reloc_pcrel_word : X86::reloc_absolute_word_sext)
 349       : (IsPCRel ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 350     emitJumpTableAddress(RelocOp->getIndex(), rt, Adj);
 351   } else {
 352     llvm_unreachable("Unknown value to relocate!");
 353   }
 354 }
 355
 356 template<class CodeEmitter>
 357 void Emitter<CodeEmitter>::emitMemModRMByte(const MachineInstr &MI,
 358                                             unsigned Op,unsigned RegOpcodeField,
 359                                             intptr_t PCAdj) {
 360   const MachineOperand &Op3 = MI.getOperand(Op+3);
 361   int DispVal = 0;
 362   const MachineOperand *DispForReloc = 0;
 363
 364   // Figure out what sort of displacement we have to handle here.
 365   if (Op3.isGlobal()) {
 366     DispForReloc = &Op3;
 367   } else if (Op3.isCPI()) {
 368     if (!MCE.earlyResolveAddresses() || Is64BitMode || IsPIC) {
 369       DispForReloc = &Op3;
 370     } else {
 371       DispVal += MCE.getConstantPoolEntryAddress(Op3.getIndex());
 372       DispVal += Op3.getOffset();
 373     }
 374   } else if (Op3.isJTI()) {
 375     if (!MCE.earlyResolveAddresses() || Is64BitMode || IsPIC) {
 376       DispForReloc = &Op3;
 377     } else {
 378       DispVal += MCE.getJumpTableEntryAddress(Op3.getIndex());
 379     }
 380   } else {
 381     DispVal = Op3.getImm();
 382   }
 383
 384   const MachineOperand &Base     = MI.getOperand(Op);
 385   const MachineOperand &Scale    = MI.getOperand(Op+1);
 386   const MachineOperand &IndexReg = MI.getOperand(Op+2);
 387
 388   unsigned BaseReg = Base.getReg();
 389
 390   // Indicate that the displacement will use an pcrel or absolute reference
 391   // by default. MCEs able to resolve addresses on-the-fly use pcrel by default
 392   // while others, unless explicit asked to use RIP, use absolute references.
 393   bool IsPCRel = MCE.earlyResolveAddresses() ? true : false;
 394
 395   // Is a SIB byte needed?
 396   // If no BaseReg, issue a RIP relative instruction only if the MCE can
 397   // resolve addresses on-the-fly, otherwise use SIB (Intel Manual 2A, table
 398   // 2-7) and absolute references.
 399   if ((!Is64BitMode || DispForReloc || BaseReg != 0) &&
 400       IndexReg.getReg() == 0 &&
 401       ((BaseReg == 0 && MCE.earlyResolveAddresses()) || BaseReg == X86::RIP ||
 402        (BaseReg != 0 && getX86RegNum(BaseReg) != N86::ESP))) {
 403     if (BaseReg == 0 || BaseReg == X86::RIP) {  // Just a displacement?
 404       // Emit special case [disp32] encoding
 405       MCE.emitByte(ModRMByte(0, RegOpcodeField, 5));
 406       emitDisplacementField(DispForReloc, DispVal, PCAdj, true);
 407     } else {
 408       unsigned BaseRegNo = getX86RegNum(BaseReg);
 409       if (!DispForReloc && DispVal == 0 && BaseRegNo != N86::EBP) {
 410         // Emit simple indirect register encoding... [EAX] f.e.
 411         MCE.emitByte(ModRMByte(0, RegOpcodeField, BaseRegNo));
 412       } else if (!DispForReloc && isDisp8(DispVal)) {
 413         // Emit the disp8 encoding... [REG+disp8]
 414         MCE.emitByte(ModRMByte(1, RegOpcodeField, BaseRegNo));
 415         emitConstant(DispVal, 1);
 416       } else {
 417         // Emit the most general non-SIB encoding: [REG+disp32]
 418         MCE.emitByte(ModRMByte(2, RegOpcodeField, BaseRegNo));
 419         emitDisplacementField(DispForReloc, DispVal, PCAdj, IsPCRel);
 420       }
 421     }
 422
 423   } else {  // We need a SIB byte, so start by outputting the ModR/M byte first
 424     assert(IndexReg.getReg() != X86::ESP &&
 425            IndexReg.getReg() != X86::RSP && "Cannot use ESP as index reg!");
 426
 427     bool ForceDisp32 = false;
 428     bool ForceDisp8  = false;
 429     if (BaseReg == 0) {
 430       // If there is no base register, we emit the special case SIB byte with
 431       // MOD=0, BASE=5, to JUST get the index, scale, and displacement.
 432       MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 433       ForceDisp32 = true;
 434     } else if (DispForReloc) {
 435       // Emit the normal disp32 encoding.
 436       MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 437       ForceDisp32 = true;
 438     } else if (DispVal == 0 && getX86RegNum(BaseReg) != N86::EBP) {
 439       // Emit no displacement ModR/M byte
 440       MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 441     } else if (isDisp8(DispVal)) {
 442       // Emit the disp8 encoding...
 443       MCE.emitByte(ModRMByte(1, RegOpcodeField, 4));
 444       ForceDisp8 = true;           // Make sure to force 8 bit disp if Base=EBP
 445     } else {
 446       // Emit the normal disp32 encoding...
 447       MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 448     }
 449
 450     // Calculate what the SS field value should be...
 451     static const unsigned SSTable[] = { ~0, 0, 1, ~0, 2, ~0, ~0, ~0, 3 };
 452     unsigned SS = SSTable[Scale.getImm()];
 453
 454     if (BaseReg == 0) {
 455       // Handle the SIB byte for the case where there is no base, see Intel
 456       // Manual 2A, table 2-7. The displacement has already been output.
 457       unsigned IndexRegNo;
 458       if (IndexReg.getReg())
 459         IndexRegNo = getX86RegNum(IndexReg.getReg());
 460       else // Examples: [ESP+1*<noreg>+4] or [scaled idx]+disp32 (MOD=0,BASE=5)
 461         IndexRegNo = 4;
 462       emitSIBByte(SS, IndexRegNo, 5);
 463     } else {
 464       unsigned BaseRegNo = getX86RegNum(BaseReg);
 465       unsigned IndexRegNo;
 466       if (IndexReg.getReg())
 467         IndexRegNo = getX86RegNum(IndexReg.getReg());
 468       else
 469         IndexRegNo = 4;   // For example [ESP+1*<noreg>+4]
 470       emitSIBByte(SS, IndexRegNo, BaseRegNo);
 471     }
 472
 473     // Do we need to output a displacement?
 474     if (ForceDisp8) {
 475       emitConstant(DispVal, 1);
 476     } else if (DispVal != 0 || ForceDisp32) {
 477       emitDisplacementField(DispForReloc, DispVal, PCAdj, IsPCRel);
 478     }
 479   }
 480 }
 481
 482 template<class CodeEmitter>
 483 void Emitter<CodeEmitter>::emitInstruction(const MachineInstr &MI,
 484                                            const TargetInstrDesc *Desc) {
 485   DEBUG(errs() << MI);
 486
 487   MCE.processDebugLoc(MI.getDebugLoc());
 488
 489   unsigned Opcode = Desc->Opcode;
 490
 491   // Emit the lock opcode prefix as needed.
 492   if (Desc->TSFlags & X86II::LOCK)
 493     MCE.emitByte(0xF0);
 494
 495   // Emit segment override opcode prefix as needed.
 496   switch (Desc->TSFlags & X86II::SegOvrMask) {
 497   case X86II::FS:
 498     MCE.emitByte(0x64);
 499     break;
 500   case X86II::GS:
 501     MCE.emitByte(0x65);
 502     break;
 503   default: llvm_unreachable("Invalid segment!");
 504   case 0: break;  // No segment override!
 505   }
 506
 507   // Emit the repeat opcode prefix as needed.
 508   if ((Desc->TSFlags & X86II::Op0Mask) == X86II::REP)
 509     MCE.emitByte(0xF3);
 510
 511   // Emit the operand size opcode prefix as needed.
 512   if (Desc->TSFlags & X86II::OpSize)
 513     MCE.emitByte(0x66);
 514
 515   // Emit the address size opcode prefix as needed.
 516   if (Desc->TSFlags & X86II::AdSize)
 517     MCE.emitByte(0x67);
 518
 519   bool Need0FPrefix = false;
 520   switch (Desc->TSFlags & X86II::Op0Mask) {
 521   case X86II::TB:  // Two-byte opcode prefix
 522   case X86II::T8:  // 0F 38
 523   case X86II::TA:  // 0F 3A
 524     Need0FPrefix = true;
 525     break;
 526   case X86II::TF: // F2 0F 38
 527     MCE.emitByte(0xF2);
 528     Need0FPrefix = true;
 529     break;
 530   case X86II::REP: break; // already handled.
 531   case X86II::XS:   // F3 0F
 532     MCE.emitByte(0xF3);
 533     Need0FPrefix = true;
 534     break;
 535   case X86II::XD:   // F2 0F
 536     MCE.emitByte(0xF2);
 537     Need0FPrefix = true;
 538     break;
 539   case X86II::D8: case X86II::D9: case X86II::DA: case X86II::DB:
 540   case X86II::DC: case X86II::DD: case X86II::DE: case X86II::DF:
 541     MCE.emitByte(0xD8+
 542                  (((Desc->TSFlags & X86II::Op0Mask)-X86II::D8)
 543                                    >> X86II::Op0Shift));
 544     break; // Two-byte opcode prefix
 545   default: llvm_unreachable("Invalid prefix!");
 546   case 0: break;  // No prefix!
 547   }
 548
 549   // Handle REX prefix.
 550   if (Is64BitMode) {
 551     if (unsigned REX = X86InstrInfo::determineREX(MI))
 552       MCE.emitByte(0x40 | REX);
 553   }
 554
 555   // 0x0F escape code must be emitted just before the opcode.
 556   if (Need0FPrefix)
 557     MCE.emitByte(0x0F);
 558
 559   switch (Desc->TSFlags & X86II::Op0Mask) {
 560   case X86II::TF:    // F2 0F 38
 561   case X86II::T8:    // 0F 38
 562     MCE.emitByte(0x38);
 563     break;
 564   case X86II::TA:    // 0F 3A
 565     MCE.emitByte(0x3A);
 566     break;
 567   }
 568
 569   // If this is a two-address instruction, skip one of the register operands.
 570   unsigned NumOps = Desc->getNumOperands();
 571   unsigned CurOp = 0;
 572   if (NumOps > 1 && Desc->getOperandConstraint(1, TOI::TIED_TO) != -1)
 573     ++CurOp;
 574   else if (NumOps > 2 && Desc->getOperandConstraint(NumOps-1, TOI::TIED_TO)== 0)
 575     // Skip the last source operand that is tied_to the dest reg. e.g. LXADD32
 576     --NumOps;
 577
 578   unsigned char BaseOpcode = II->getBaseOpcodeFor(Desc);
 579   switch (Desc->TSFlags & X86II::FormMask) {
 580   default:
 581     llvm_unreachable("Unknown FormMask value in X86 MachineCodeEmitter!");
 582   case X86II::Pseudo:
 583     // Remember the current PC offset, this is the PIC relocation
 584     // base address.
 585     switch (Opcode) {
 586     default:
 587       llvm_unreachable("psuedo instructions should be removed before code"
 588                        " emission");
 589       break;
 590     case TargetInstrInfo::INLINEASM:
 591       // We allow inline assembler nodes with empty bodies - they can
 592       // implicitly define registers, which is ok for JIT.
 593       assert(MI.getOperand(0).getSymbolName()[0] == 0 &&
 594              "JIT does not support inline asm!");
 595       break;
 596     case TargetInstrInfo::DBG_LABEL:
 597     case TargetInstrInfo::EH_LABEL:
 598       MCE.emitLabel(MI.getOperand(0).getImm());
 599       break;
 600     case TargetInstrInfo::IMPLICIT_DEF:
 601     case X86::DWARF_LOC:
 602     case X86::FP_REG_KILL:
 603       break;
 604     case X86::MOVPC32r: {
 605       // This emits the "call" portion of this pseudo instruction.
 606       MCE.emitByte(BaseOpcode);
 607       emitConstant(0, X86InstrInfo::sizeOfImm(Desc));
 608       // Remember PIC base.
 609       PICBaseOffset = (intptr_t) MCE.getCurrentPCOffset();
 610       X86JITInfo *JTI = TM.getJITInfo();
 611       JTI->setPICBase(MCE.getCurrentPCValue());
 612       break;
 613     }
 614     }
 615     CurOp = NumOps;
 616     break;
 617   case X86II::RawFrm: {
 618     MCE.emitByte(BaseOpcode);
 619
 620     if (CurOp == NumOps)
 621       break;
 622
 623     const MachineOperand &MO = MI.getOperand(CurOp++);
 624
 625     DEBUG(errs() << "RawFrm CurOp " << CurOp << "\n");
 626     DEBUG(errs() << "isMBB " << MO.isMBB() << "\n");
 627     DEBUG(errs() << "isGlobal " << MO.isGlobal() << "\n");
 628     DEBUG(errs() << "isSymbol " << MO.isSymbol() << "\n");
 629     DEBUG(errs() << "isImm " << MO.isImm() << "\n");
 630
 631     if (MO.isMBB()) {
 632       emitPCRelativeBlockAddress(MO.getMBB());
 633       break;
 634     }
 635
 636     if (MO.isGlobal()) {
 637       // Assume undefined functions may be outside the Small codespace.
 638       bool NeedStub =
 639         (Is64BitMode &&
 640             (TM.getCodeModel() == CodeModel::Large ||
 641              TM.getSubtarget<X86Subtarget>().isTargetDarwin())) ||
 642         Opcode == X86::TAILJMPd;
 643       emitGlobalAddress(MO.getGlobal(), X86::reloc_pcrel_word,
 644                         MO.getOffset(), 0, NeedStub);
 645       break;
 646     }
 647
 648     if (MO.isSymbol()) {
 649       emitExternalSymbolAddress(MO.getSymbolName(), X86::reloc_pcrel_word);
 650       break;
 651     }
 652
 653     assert(MO.isImm() && "Unknown RawFrm operand!");
 654     if (Opcode == X86::CALLpcrel32 || Opcode == X86::CALL64pcrel32) {
 655       // Fix up immediate operand for pc relative calls.
 656       intptr_t Imm = (intptr_t)MO.getImm();
 657       Imm = Imm - MCE.getCurrentPCValue() - 4;
 658       emitConstant(Imm, X86InstrInfo::sizeOfImm(Desc));
 659     } else
 660       emitConstant(MO.getImm(), X86InstrInfo::sizeOfImm(Desc));
 661     break;
 662   }
 663
 664   case X86II::AddRegFrm: {
 665     MCE.emitByte(BaseOpcode + getX86RegNum(MI.getOperand(CurOp++).getReg()));
 666
 667     if (CurOp == NumOps)
 668       break;
 669
 670     const MachineOperand &MO1 = MI.getOperand(CurOp++);
 671     unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 672     if (MO1.isImm()) {
 673       emitConstant(MO1.getImm(), Size);
 674       break;
 675     }
 676
 677     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 678       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 679     if (Opcode == X86::MOV64ri64i32)
 680       rt = X86::reloc_absolute_word;  // FIXME: add X86II flag?
 681     // This should not occur on Darwin for relocatable objects.
 682     if (Opcode == X86::MOV64ri)
 683       rt = X86::reloc_absolute_dword;  // FIXME: add X86II flag?
 684     if (MO1.isGlobal()) {
 685       bool NeedStub = isa<Function>(MO1.getGlobal());
 686       bool Indirect = gvNeedsNonLazyPtr(MO1, TM);
 687       emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 688                         NeedStub, Indirect);
 689     } else if (MO1.isSymbol())
 690       emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 691     else if (MO1.isCPI())
 692       emitConstPoolAddress(MO1.getIndex(), rt);
 693     else if (MO1.isJTI())
 694       emitJumpTableAddress(MO1.getIndex(), rt);
 695     break;
 696   }
 697
 698   case X86II::MRMDestReg: {
 699     MCE.emitByte(BaseOpcode);
 700     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 701                      getX86RegNum(MI.getOperand(CurOp+1).getReg()));
 702     CurOp += 2;
 703     if (CurOp != NumOps)
 704       emitConstant(MI.getOperand(CurOp++).getImm(),
 705                    X86InstrInfo::sizeOfImm(Desc));
 706     break;
 707   }
 708   case X86II::MRMDestMem: {
 709     MCE.emitByte(BaseOpcode);
 710     emitMemModRMByte(MI, CurOp,
 711                      getX86RegNum(MI.getOperand(CurOp + X86AddrNumOperands)
 712                                   .getReg()));
 713     CurOp +=  X86AddrNumOperands + 1;
 714     if (CurOp != NumOps)
 715       emitConstant(MI.getOperand(CurOp++).getImm(),
 716                    X86InstrInfo::sizeOfImm(Desc));
 717     break;
 718   }
 719
 720   case X86II::MRMSrcReg:
 721     MCE.emitByte(BaseOpcode);
 722     emitRegModRMByte(MI.getOperand(CurOp+1).getReg(),
 723                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 724     CurOp += 2;
 725     if (CurOp != NumOps)
 726       emitConstant(MI.getOperand(CurOp++).getImm(),
 727                    X86InstrInfo::sizeOfImm(Desc));
 728     break;
 729
 730   case X86II::MRMSrcMem: {
 731     // FIXME: Maybe lea should have its own form?
 732     int AddrOperands;
 733     if (Opcode == X86::LEA64r || Opcode == X86::LEA64_32r ||
 734         Opcode == X86::LEA16r || Opcode == X86::LEA32r)
 735       AddrOperands = X86AddrNumOperands - 1; // No segment register
 736     else
 737       AddrOperands = X86AddrNumOperands;
 738
 739     intptr_t PCAdj = (CurOp + AddrOperands + 1 != NumOps) ?
 740       X86InstrInfo::sizeOfImm(Desc) : 0;
 741
 742     MCE.emitByte(BaseOpcode);
 743     emitMemModRMByte(MI, CurOp+1, getX86RegNum(MI.getOperand(CurOp).getReg()),
 744                      PCAdj);
 745     CurOp += AddrOperands + 1;
 746     if (CurOp != NumOps)
 747       emitConstant(MI.getOperand(CurOp++).getImm(),
 748                    X86InstrInfo::sizeOfImm(Desc));
 749     break;
 750   }
 751
 752   case X86II::MRM0r: case X86II::MRM1r:
 753   case X86II::MRM2r: case X86II::MRM3r:
 754   case X86II::MRM4r: case X86II::MRM5r:
 755   case X86II::MRM6r: case X86II::MRM7r: {
 756     MCE.emitByte(BaseOpcode);
 757
 758     // Special handling of lfence, mfence, monitor, and mwait.
 759     if (Desc->getOpcode() == X86::LFENCE ||
 760         Desc->getOpcode() == X86::MFENCE ||
 761         Desc->getOpcode() == X86::MONITOR ||
 762         Desc->getOpcode() == X86::MWAIT) {
 763       emitRegModRMByte((Desc->TSFlags & X86II::FormMask)-X86II::MRM0r);
 764
 765       switch (Desc->getOpcode()) {
 766       default: break;
 767       case X86::MONITOR:
 768         MCE.emitByte(0xC8);
 769         break;
 770       case X86::MWAIT:
 771         MCE.emitByte(0xC9);
 772         break;
 773       }
 774     } else {
 775       emitRegModRMByte(MI.getOperand(CurOp++).getReg(),
 776                        (Desc->TSFlags & X86II::FormMask)-X86II::MRM0r);
 777     }
 778
 779     if (CurOp == NumOps)
 780       break;
 781
 782     const MachineOperand &MO1 = MI.getOperand(CurOp++);
 783     unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 784     if (MO1.isImm()) {
 785       emitConstant(MO1.getImm(), Size);
 786       break;
 787     }
 788
 789     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 790       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 791     if (Opcode == X86::MOV64ri32)
 792       rt = X86::reloc_absolute_word_sext;  // FIXME: add X86II flag?
 793     if (MO1.isGlobal()) {
 794       bool NeedStub = isa<Function>(MO1.getGlobal());
 795       bool Indirect = gvNeedsNonLazyPtr(MO1, TM);
 796       emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 797                         NeedStub, Indirect);
 798     } else if (MO1.isSymbol())
 799       emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 800     else if (MO1.isCPI())
 801       emitConstPoolAddress(MO1.getIndex(), rt);
 802     else if (MO1.isJTI())
 803       emitJumpTableAddress(MO1.getIndex(), rt);
 804     break;
 805   }
 806
 807   case X86II::MRM0m: case X86II::MRM1m:
 808   case X86II::MRM2m: case X86II::MRM3m:
 809   case X86II::MRM4m: case X86II::MRM5m:
 810   case X86II::MRM6m: case X86II::MRM7m: {
 811     intptr_t PCAdj = (CurOp + X86AddrNumOperands != NumOps) ?
 812       (MI.getOperand(CurOp+X86AddrNumOperands).isImm() ?
 813           X86InstrInfo::sizeOfImm(Desc) : 4) : 0;
 814
 815     MCE.emitByte(BaseOpcode);
 816     emitMemModRMByte(MI, CurOp, (Desc->TSFlags & X86II::FormMask)-X86II::MRM0m,
 817                      PCAdj);
 818     CurOp += X86AddrNumOperands;
 819
 820     if (CurOp == NumOps)
 821       break;
 822
 823     const MachineOperand &MO = MI.getOperand(CurOp++);
 824     unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 825     if (MO.isImm()) {
 826       emitConstant(MO.getImm(), Size);
 827       break;
 828     }
 829
 830     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 831       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 832     if (Opcode == X86::MOV64mi32)
 833       rt = X86::reloc_absolute_word_sext;  // FIXME: add X86II flag?
 834     if (MO.isGlobal()) {
 835       bool NeedStub = isa<Function>(MO.getGlobal());
 836       bool Indirect = gvNeedsNonLazyPtr(MO, TM);
 837       emitGlobalAddress(MO.getGlobal(), rt, MO.getOffset(), 0,
 838                         NeedStub, Indirect);
 839     } else if (MO.isSymbol())
 840       emitExternalSymbolAddress(MO.getSymbolName(), rt);
 841     else if (MO.isCPI())
 842       emitConstPoolAddress(MO.getIndex(), rt);
 843     else if (MO.isJTI())
 844       emitJumpTableAddress(MO.getIndex(), rt);
 845     break;
 846   }
 847
 848   case X86II::MRMInitReg:
 849     MCE.emitByte(BaseOpcode);
 850     // Duplicate register, used by things like MOV8r0 (aka xor reg,reg).
 851     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 852                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 853     ++CurOp;
 854     break;
 855   }
 856
 857   if (!Desc->isVariadic() && CurOp != NumOps) {
 858 #ifndef NDEBUG
 859     errs() << "Cannot encode all operands of: " << MI << "\n";
 860 #endif
 861     llvm_unreachable(0);
 862   }
 863 }
 864
 865 // Adapt the Emitter / CodeEmitter interfaces to MCCodeEmitter.
 866 //
 867 // FIXME: This is a total hack designed to allow work on llvm-mc to proceed
 868 // without being blocked on various cleanups needed to support a clean interface
 869 // to instruction encoding.
 870 //
 871 // Look away!
 872
 873 #include "llvm/DerivedTypes.h"
 874
 875 namespace {
 876 class MCSingleInstructionCodeEmitter : public MachineCodeEmitter {
 877   uint8_t Data[256];
 878
 879 public:
 880   MCSingleInstructionCodeEmitter() { reset(); }
 881
 882   void reset() {
 883     BufferBegin = Data;
 884     BufferEnd = array_endof(Data);
 885     CurBufferPtr = Data;
 886   }
 887
 888   StringRef str() {
 889     return StringRef(reinterpret_cast<char*>(BufferBegin),
 890                      CurBufferPtr - BufferBegin);
 891   }
 892
 893   virtual void startFunction(MachineFunction &F) {}
 894   virtual bool finishFunction(MachineFunction &F) { return false; }
 895   virtual void emitLabel(uint64_t LabelID) {}
 896   virtual void StartMachineBasicBlock(MachineBasicBlock *MBB) {}
 897   virtual bool earlyResolveAddresses() const { return false; }
 898   virtual void addRelocation(const MachineRelocation &MR) { }
 899   virtual uintptr_t getConstantPoolEntryAddress(unsigned Index) const {
 900     return 0;
 901   }
 902   virtual uintptr_t getJumpTableEntryAddress(unsigned Index) const {
 903     return 0;
 904   }
 905   virtual uintptr_t getMachineBasicBlockAddress(MachineBasicBlock *MBB) const {
 906     return 0;
 907   }
 908   virtual uintptr_t getLabelAddress(uint64_t LabelID) const {
 909     return 0;
 910   }
 911   virtual void setModuleInfo(MachineModuleInfo* Info) {}
 912 };
 913
 914 class X86MCCodeEmitter : public MCCodeEmitter {
 915   X86MCCodeEmitter(const X86MCCodeEmitter &); // DO NOT IMPLEMENT
 916   void operator=(const X86MCCodeEmitter &); // DO NOT IMPLEMENT
 917
 918 private:
 919   X86TargetMachine &TM;
 920   llvm::Function *DummyF;
 921   TargetData *DummyTD;
 922   mutable llvm::MachineFunction *DummyMF;
 923   llvm::MachineBasicBlock *DummyMBB;
 924
 925   MCSingleInstructionCodeEmitter *InstrEmitter;
 926   Emitter<MachineCodeEmitter> *Emit;
 927
 928 public:
 929   X86MCCodeEmitter(X86TargetMachine &_TM) : TM(_TM) {
 930     // Verily, thou shouldst avert thine eyes.
 931     const llvm::FunctionType *FTy =
 932       FunctionType::get(llvm::Type::getVoidTy(getGlobalContext()), false);
 933     DummyF = Function::Create(FTy, GlobalValue::InternalLinkage);
 934     DummyTD = new TargetData("");
 935     DummyMF = new MachineFunction(DummyF, TM);
 936     DummyMBB = DummyMF->CreateMachineBasicBlock();
 937
 938     InstrEmitter = new MCSingleInstructionCodeEmitter();
 939     Emit = new Emitter<MachineCodeEmitter>(TM, *InstrEmitter,
 940                                            *TM.getInstrInfo(),
 941                                            *DummyTD, false);
 942   }
 943   ~X86MCCodeEmitter() {
 944     delete Emit;
 945     delete InstrEmitter;
 946     delete DummyMF;
 947     delete DummyF;
 948   }
 949
 950   bool AddRegToInstr(const MCInst &MI, MachineInstr *Instr,
 951                      unsigned Start) const {
 952     if (Start + 1 > MI.getNumOperands())
 953       return false;
 954
 955     const MCOperand &Op = MI.getOperand(Start);
 956     if (!Op.isReg()) return false;
 957
 958     Instr->addOperand(MachineOperand::CreateReg(Op.getReg(), false));
 959     return true;
 960   }
 961
 962   bool AddImmToInstr(const MCInst &MI, MachineInstr *Instr,
 963                      unsigned Start) const {
 964     if (Start + 1 > MI.getNumOperands())
 965       return false;
 966
 967     const MCOperand &Op = MI.getOperand(Start);
 968     if (Op.isImm()) {
 969       Instr->addOperand(MachineOperand::CreateImm(Op.getImm()));
 970       return true;
 971     }
 972     if (!Op.isExpr())
 973       return false;
 974
 975     const MCExpr *Expr = Op.getExpr();
 976     if (const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(Expr)) {
 977       Instr->addOperand(MachineOperand::CreateImm(CE->getValue()));
 978       return true;
 979     }
 980
 981     // FIXME: Relocation / fixup.
 982     Instr->addOperand(MachineOperand::CreateImm(0));
 983     return true;
 984   }
 985
 986   bool AddLMemToInstr(const MCInst &MI, MachineInstr *Instr,
 987                      unsigned Start) const {
 988     return (AddRegToInstr(MI, Instr, Start + 0) &&
 989             AddImmToInstr(MI, Instr, Start + 1) &&
 990             AddRegToInstr(MI, Instr, Start + 2) &&
 991             AddImmToInstr(MI, Instr, Start + 3));
 992   }
 993
 994   bool AddMemToInstr(const MCInst &MI, MachineInstr *Instr,
 995                      unsigned Start) const {
 996     return (AddRegToInstr(MI, Instr, Start + 0) &&
 997             AddImmToInstr(MI, Instr, Start + 1) &&
 998             AddRegToInstr(MI, Instr, Start + 2) &&
 999             AddImmToInstr(MI, Instr, Start + 3) &&
1000             AddRegToInstr(MI, Instr, Start + 4));
1001   }
1002
1003   void EncodeInstruction(const MCInst &MI, raw_ostream &OS) const {
1004     // Don't look yet!
1005
1006     // Convert the MCInst to a MachineInstr so we can (ab)use the regular
1007     // emitter.
1008     const X86InstrInfo &II = *TM.getInstrInfo();
1009     const TargetInstrDesc &Desc = II.get(MI.getOpcode());
1010     MachineInstr *Instr = DummyMF->CreateMachineInstr(Desc, DebugLoc());
1011     DummyMBB->push_back(Instr);
1012
1013     unsigned Opcode = MI.getOpcode();
1014     unsigned NumOps = MI.getNumOperands();
1015     unsigned CurOp = 0;
1016     if (NumOps > 1 && Desc.getOperandConstraint(1, TOI::TIED_TO) != -1) {
1017       Instr->addOperand(MachineOperand::CreateReg(0, false));
1018       ++CurOp;
1019     } else if (NumOps > 2 &&
1020              Desc.getOperandConstraint(NumOps-1, TOI::TIED_TO)== 0)
1021       // Skip the last source operand that is tied_to the dest reg. e.g. LXADD32
1022       --NumOps;
1023
1024     bool OK = true;
1025     switch (Desc.TSFlags & X86II::FormMask) {
1026     case X86II::MRMDestReg:
1027     case X86II::MRMSrcReg:
1028       // Matching doesn't fill this in completely, we have to choose operand 0
1029       // for a tied register.
1030       OK &= AddRegToInstr(MI, Instr, 0); CurOp++;
1031       OK &= AddRegToInstr(MI, Instr, CurOp++);
1032       if (CurOp < NumOps)
1033         OK &= AddImmToInstr(MI, Instr, CurOp);
1034       break;
1035
1036     case X86II::RawFrm:
1037       if (CurOp < NumOps) {
1038         // Hack to make branches work.
1039         if (!(Desc.TSFlags & X86II::ImmMask) &&
1040             MI.getOperand(0).isExpr() &&
1041             isa<MCSymbolRefExpr>(MI.getOperand(0).getExpr()))
1042           Instr->addOperand(MachineOperand::CreateMBB(DummyMBB));
1043         else
1044           OK &= AddImmToInstr(MI, Instr, CurOp);
1045       }
1046       break;
1047
1048     case X86II::AddRegFrm:
1049       OK &= AddRegToInstr(MI, Instr, CurOp++);
1050       if (CurOp < NumOps)
1051         OK &= AddImmToInstr(MI, Instr, CurOp);
1052       break;
1053
1054     case X86II::MRM0r: case X86II::MRM1r:
1055     case X86II::MRM2r: case X86II::MRM3r:
1056     case X86II::MRM4r: case X86II::MRM5r:
1057     case X86II::MRM6r: case X86II::MRM7r:
1058       // Matching doesn't fill this in completely, we have to choose operand 0
1059       // for a tied register.
1060       OK &= AddRegToInstr(MI, Instr, 0); CurOp++;
1061       if (CurOp < NumOps)
1062         OK &= AddImmToInstr(MI, Instr, CurOp);
1063       break;
1064
1065     case X86II::MRM0m: case X86II::MRM1m:
1066     case X86II::MRM2m: case X86II::MRM3m:
1067     case X86II::MRM4m: case X86II::MRM5m:
1068     case X86II::MRM6m: case X86II::MRM7m:
1069       OK &= AddMemToInstr(MI, Instr, CurOp); CurOp += 5;
1070       if (CurOp < NumOps)
1071         OK &= AddImmToInstr(MI, Instr, CurOp);
1072       break;
1073
1074     case X86II::MRMSrcMem:
1075       OK &= AddRegToInstr(MI, Instr, CurOp++);
1076       if (Opcode == X86::LEA64r || Opcode == X86::LEA64_32r ||
1077           Opcode == X86::LEA16r || Opcode == X86::LEA32r)
1078         OK &= AddLMemToInstr(MI, Instr, CurOp);
1079       else
1080         OK &= AddMemToInstr(MI, Instr, CurOp);
1081       break;
1082
1083     case X86II::MRMDestMem:
1084       OK &= AddMemToInstr(MI, Instr, CurOp); CurOp += 5;
1085       OK &= AddRegToInstr(MI, Instr, CurOp);
1086       break;
1087
1088     default:
1089     case X86II::MRMInitReg:
1090     case X86II::Pseudo:
1091       OK = false;
1092       break;
1093     }
1094
1095     if (!OK) {
1096       errs() << "couldn't convert inst '";
1097       MI.print(errs());
1098       errs() << "' to machine instr:\n";
1099       Instr->dump();
1100     }
1101
1102     InstrEmitter->reset();
1103     if (OK)
1104       Emit->emitInstruction(*Instr, &Desc);
1105     OS << InstrEmitter->str();
1106
1107     Instr->eraseFromParent();
1108   }
1109 };
1110 }
1111
1112 // Ok, now you can look.
1113 MCCodeEmitter *llvm::createX86MCCodeEmitter(const Target &,
1114                                             TargetMachine &TM) {
1115   return new X86MCCodeEmitter(static_cast<X86TargetMachine&>(TM));
1116 }