lib/Target/X86/MCTargetDesc/X86MCTargetDesc.cpp

   1 //===-- X86MCTargetDesc.cpp - X86 Target Descriptions -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file provides X86 specific target descriptions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "X86MCTargetDesc.h"
  15 #include "X86MCAsmInfo.h"
  16 #include "InstPrinter/X86ATTInstPrinter.h"
  17 #include "InstPrinter/X86IntelInstPrinter.h"
  18 #include "llvm/MC/MachineLocation.h"
  19 #include "llvm/MC/MCCodeGenInfo.h"
  20 #include "llvm/MC/MCInstrAnalysis.h"
  21 #include "llvm/MC/MCInstrInfo.h"
  22 #include "llvm/MC/MCRegisterInfo.h"
  23 #include "llvm/MC/MCStreamer.h"
  24 #include "llvm/MC/MCSubtargetInfo.h"
  25 #include "llvm/ADT/Triple.h"
  26 #include "llvm/Support/Host.h"
  27 #include "llvm/Support/TargetRegistry.h"
  28
  29 #define GET_REGINFO_MC_DESC
  30 #include "X86GenRegisterInfo.inc"
  31
  32 #define GET_INSTRINFO_MC_DESC
  33 #include "X86GenInstrInfo.inc"
  34
  35 #define GET_SUBTARGETINFO_MC_DESC
  36 #include "X86GenSubtargetInfo.inc"
  37
  38 using namespace llvm;
  39
  40
  41 std::string X86_MC::ParseX86Triple(StringRef TT) {
  42   Triple TheTriple(TT);
  43   std::string FS;
  44   if (TheTriple.getArch() == Triple::x86_64)
  45     FS = "+64bit-mode";
  46   else
  47     FS = "-64bit-mode";
  48   if (TheTriple.getOS() == Triple::NativeClient)
  49     FS += ",+nacl-mode";
  50   else
  51     FS += ",-nacl-mode";
  52   return FS;
  53 }
  54
  55 /// GetCpuIDAndInfo - Execute the specified cpuid and return the 4 values in the
  56 /// specified arguments.  If we can't run cpuid on the host, return true.
  57 bool X86_MC::GetCpuIDAndInfo(unsigned value, unsigned *rEAX,
  58                              unsigned *rEBX, unsigned *rECX, unsigned *rEDX) {
  59 #if defined(__x86_64__) || defined(_M_AMD64) || defined (_M_X64)
  60   #if defined(__GNUC__)
  61     // gcc doesn't know cpuid would clobber ebx/rbx. Preseve it manually.
  62     asm ("movq\t%%rbx, %%rsi\n\t"
  63          "cpuid\n\t"
  64          "xchgq\t%%rbx, %%rsi\n\t"
  65          : "=a" (*rEAX),
  66            "=S" (*rEBX),
  67            "=c" (*rECX),
  68            "=d" (*rEDX)
  69          :  "a" (value));
  70     return false;
  71   #elif defined(_MSC_VER)
  72     int registers[4];
  73     __cpuid(registers, value);
  74     *rEAX = registers[0];
  75     *rEBX = registers[1];
  76     *rECX = registers[2];
  77     *rEDX = registers[3];
  78     return false;
  79   #endif
  80 #elif defined(i386) || defined(__i386__) || defined(__x86__) || defined(_M_IX86)
  81   #if defined(__GNUC__)
  82     asm ("movl\t%%ebx, %%esi\n\t"
  83          "cpuid\n\t"
  84          "xchgl\t%%ebx, %%esi\n\t"
  85          : "=a" (*rEAX),
  86            "=S" (*rEBX),
  87            "=c" (*rECX),
  88            "=d" (*rEDX)
  89          :  "a" (value));
  90     return false;
  91   #elif defined(_MSC_VER)
  92     __asm {
  93       mov   eax,value
  94       cpuid
  95       mov   esi,rEAX
  96       mov   dword ptr [esi],eax
  97       mov   esi,rEBX
  98       mov   dword ptr [esi],ebx
  99       mov   esi,rECX
 100       mov   dword ptr [esi],ecx
 101       mov   esi,rEDX
 102       mov   dword ptr [esi],edx
 103     }
 104     return false;
 105   #endif
 106 #endif
 107   return true;
 108 }
 109
 110 /// GetCpuIDAndInfoEx - Execute the specified cpuid with subleaf and return the
 111 /// 4 values in the specified arguments.  If we can't run cpuid on the host,
 112 /// return true.
 113 bool X86_MC::GetCpuIDAndInfoEx(unsigned value, unsigned subleaf, unsigned *rEAX,
 114                                unsigned *rEBX, unsigned *rECX, unsigned *rEDX) {
 115 #if defined(__x86_64__) || defined(_M_AMD64) || defined (_M_X64)
 116   #if defined(__GNUC__)
 117     // gcc desn't know cpuid would clobber ebx/rbx. Preseve it manually.
 118     asm ("movq\t%%rbx, %%rsi\n\t"
 119          "cpuid\n\t"
 120          "xchgq\t%%rbx, %%rsi\n\t"
 121          : "=a" (*rEAX),
 122            "=S" (*rEBX),
 123            "=c" (*rECX),
 124            "=d" (*rEDX)
 125          :  "a" (value),
 126             "c" (subleaf));
 127     return false;
 128   #elif defined(_MSC_VER)
 129     // __cpuidex was added in MSVC++ 9.0 SP1
 130     #if (_MSC_VER > 1500) || (_MSC_VER == 1500 && _MSC_FULL_VER >= 150030729)
 131       int registers[4];
 132       __cpuidex(registers, value, subleaf);
 133       *rEAX = registers[0];
 134       *rEBX = registers[1];
 135       *rECX = registers[2];
 136       *rEDX = registers[3];
 137       return false;
 138     #endif
 139   #endif
 140 #elif defined(i386) || defined(__i386__) || defined(__x86__) || defined(_M_IX86)
 141   #if defined(__GNUC__)
 142     asm ("movl\t%%ebx, %%esi\n\t"
 143          "cpuid\n\t"
 144          "xchgl\t%%ebx, %%esi\n\t"
 145          : "=a" (*rEAX),
 146            "=S" (*rEBX),
 147            "=c" (*rECX),
 148            "=d" (*rEDX)
 149          :  "a" (value),
 150             "c" (subleaf));
 151     return false;
 152   #elif defined(_MSC_VER)
 153     __asm {
 154       mov   eax,value
 155       mov   ecx,subleaf
 156       cpuid
 157       mov   esi,rEAX
 158       mov   dword ptr [esi],eax
 159       mov   esi,rEBX
 160       mov   dword ptr [esi],ebx
 161       mov   esi,rECX
 162       mov   dword ptr [esi],ecx
 163       mov   esi,rEDX
 164       mov   dword ptr [esi],edx
 165     }
 166     return false;
 167   #endif
 168 #endif
 169   return true;
 170 }
 171
 172 void X86_MC::DetectFamilyModel(unsigned EAX, unsigned &Family,
 173                                unsigned &Model) {
 174   Family = (EAX >> 8) & 0xf; // Bits 8 - 11
 175   Model  = (EAX >> 4) & 0xf; // Bits 4 - 7
 176   if (Family == 6 || Family == 0xf) {
 177     if (Family == 0xf)
 178       // Examine extended family ID if family ID is F.
 179       Family += (EAX >> 20) & 0xff;    // Bits 20 - 27
 180     // Examine extended model ID if family ID is 6 or F.
 181     Model += ((EAX >> 16) & 0xf) << 4; // Bits 16 - 19
 182   }
 183 }
 184
 185 unsigned X86_MC::getDwarfRegFlavour(StringRef TT, bool isEH) {
 186   Triple TheTriple(TT);
 187   if (TheTriple.getArch() == Triple::x86_64)
 188     return DWARFFlavour::X86_64;
 189
 190   if (TheTriple.isOSDarwin())
 191     return isEH ? DWARFFlavour::X86_32_DarwinEH : DWARFFlavour::X86_32_Generic;
 192   if (TheTriple.getOS() == Triple::MinGW32 ||
 193       TheTriple.getOS() == Triple::Cygwin)
 194     // Unsupported by now, just quick fallback
 195     return DWARFFlavour::X86_32_Generic;
 196   return DWARFFlavour::X86_32_Generic;
 197 }
 198
 199 /// getX86RegNum - This function maps LLVM register identifiers to their X86
 200 /// specific numbering, which is used in various places encoding instructions.
 201 unsigned X86_MC::getX86RegNum(unsigned RegNo) {
 202   switch(RegNo) {
 203   case X86::RAX: case X86::EAX: case X86::AX: case X86::AL: return N86::EAX;
 204   case X86::RCX: case X86::ECX: case X86::CX: case X86::CL: return N86::ECX;
 205   case X86::RDX: case X86::EDX: case X86::DX: case X86::DL: return N86::EDX;
 206   case X86::RBX: case X86::EBX: case X86::BX: case X86::BL: return N86::EBX;
 207   case X86::RSP: case X86::ESP: case X86::SP: case X86::SPL: case X86::AH:
 208     return N86::ESP;
 209   case X86::RBP: case X86::EBP: case X86::BP: case X86::BPL: case X86::CH:
 210     return N86::EBP;
 211   case X86::RSI: case X86::ESI: case X86::SI: case X86::SIL: case X86::DH:
 212     return N86::ESI;
 213   case X86::RDI: case X86::EDI: case X86::DI: case X86::DIL: case X86::BH:
 214     return N86::EDI;
 215
 216   case X86::R8:  case X86::R8D:  case X86::R8W:  case X86::R8B:
 217     return N86::EAX;
 218   case X86::R9:  case X86::R9D:  case X86::R9W:  case X86::R9B:
 219     return N86::ECX;
 220   case X86::R10: case X86::R10D: case X86::R10W: case X86::R10B:
 221     return N86::EDX;
 222   case X86::R11: case X86::R11D: case X86::R11W: case X86::R11B:
 223     return N86::EBX;
 224   case X86::R12: case X86::R12D: case X86::R12W: case X86::R12B:
 225     return N86::ESP;
 226   case X86::R13: case X86::R13D: case X86::R13W: case X86::R13B:
 227     return N86::EBP;
 228   case X86::R14: case X86::R14D: case X86::R14W: case X86::R14B:
 229     return N86::ESI;
 230   case X86::R15: case X86::R15D: case X86::R15W: case X86::R15B:
 231     return N86::EDI;
 232
 233   case X86::ST0: case X86::ST1: case X86::ST2: case X86::ST3:
 234   case X86::ST4: case X86::ST5: case X86::ST6: case X86::ST7:
 235     return RegNo-X86::ST0;
 236
 237   case X86::XMM0: case X86::XMM8:
 238   case X86::YMM0: case X86::YMM8: case X86::MM0:
 239     return 0;
 240   case X86::XMM1: case X86::XMM9:
 241   case X86::YMM1: case X86::YMM9: case X86::MM1:
 242     return 1;
 243   case X86::XMM2: case X86::XMM10:
 244   case X86::YMM2: case X86::YMM10: case X86::MM2:
 245     return 2;
 246   case X86::XMM3: case X86::XMM11:
 247   case X86::YMM3: case X86::YMM11: case X86::MM3:
 248     return 3;
 249   case X86::XMM4: case X86::XMM12:
 250   case X86::YMM4: case X86::YMM12: case X86::MM4:
 251     return 4;
 252   case X86::XMM5: case X86::XMM13:
 253   case X86::YMM5: case X86::YMM13: case X86::MM5:
 254     return 5;
 255   case X86::XMM6: case X86::XMM14:
 256   case X86::YMM6: case X86::YMM14: case X86::MM6:
 257     return 6;
 258   case X86::XMM7: case X86::XMM15:
 259   case X86::YMM7: case X86::YMM15: case X86::MM7:
 260     return 7;
 261
 262   case X86::ES: return 0;
 263   case X86::CS: return 1;
 264   case X86::SS: return 2;
 265   case X86::DS: return 3;
 266   case X86::FS: return 4;
 267   case X86::GS: return 5;
 268
 269   case X86::CR0: case X86::CR8 : case X86::DR0: return 0;
 270   case X86::CR1: case X86::CR9 : case X86::DR1: return 1;
 271   case X86::CR2: case X86::CR10: case X86::DR2: return 2;
 272   case X86::CR3: case X86::CR11: case X86::DR3: return 3;
 273   case X86::CR4: case X86::CR12: case X86::DR4: return 4;
 274   case X86::CR5: case X86::CR13: case X86::DR5: return 5;
 275   case X86::CR6: case X86::CR14: case X86::DR6: return 6;
 276   case X86::CR7: case X86::CR15: case X86::DR7: return 7;
 277
 278   // Pseudo index registers are equivalent to a "none"
 279   // scaled index (See Intel Manual 2A, table 2-3)
 280   case X86::EIZ:
 281   case X86::RIZ:
 282     return 4;
 283
 284   default:
 285     assert((int(RegNo) > 0) && "Unknown physical register!");
 286     return 0;
 287   }
 288 }
 289
 290 void X86_MC::InitLLVM2SEHRegisterMapping(MCRegisterInfo *MRI) {
 291   // FIXME: TableGen these.
 292   for (unsigned Reg = X86::NoRegister+1; Reg < X86::NUM_TARGET_REGS; ++Reg) {
 293     int SEH = X86_MC::getX86RegNum(Reg);
 294     switch (Reg) {
 295     case X86::R8:  case X86::R8D:  case X86::R8W:  case X86::R8B:
 296     case X86::R9:  case X86::R9D:  case X86::R9W:  case X86::R9B:
 297     case X86::R10: case X86::R10D: case X86::R10W: case X86::R10B:
 298     case X86::R11: case X86::R11D: case X86::R11W: case X86::R11B:
 299     case X86::R12: case X86::R12D: case X86::R12W: case X86::R12B:
 300     case X86::R13: case X86::R13D: case X86::R13W: case X86::R13B:
 301     case X86::R14: case X86::R14D: case X86::R14W: case X86::R14B:
 302     case X86::R15: case X86::R15D: case X86::R15W: case X86::R15B:
 303     case X86::XMM8:  case X86::XMM9:  case X86::XMM10: case X86::XMM11:
 304     case X86::XMM12: case X86::XMM13: case X86::XMM14: case X86::XMM15:
 305     case X86::YMM8:  case X86::YMM9:  case X86::YMM10: case X86::YMM11:
 306     case X86::YMM12: case X86::YMM13: case X86::YMM14: case X86::YMM15:
 307       SEH += 8;
 308       break;
 309     }
 310     MRI->mapLLVMRegToSEHReg(Reg, SEH);
 311   }
 312 }
 313
 314 MCSubtargetInfo *X86_MC::createX86MCSubtargetInfo(StringRef TT, StringRef CPU,
 315                                                   StringRef FS) {
 316   std::string ArchFS = X86_MC::ParseX86Triple(TT);
 317   if (!FS.empty()) {
 318     if (!ArchFS.empty())
 319       ArchFS = ArchFS + "," + FS.str();
 320     else
 321       ArchFS = FS;
 322   }
 323
 324   std::string CPUName = CPU;
 325   if (CPUName.empty()) {
 326 #if defined (__x86_64__) || defined(__i386__)
 327     CPUName = sys::getHostCPUName();
 328 #else
 329     CPUName = "generic";
 330 #endif
 331   }
 332
 333   MCSubtargetInfo *X = new MCSubtargetInfo();
 334   InitX86MCSubtargetInfo(X, TT, CPUName, ArchFS);
 335   return X;
 336 }
 337
 338 static MCInstrInfo *createX86MCInstrInfo() {
 339   MCInstrInfo *X = new MCInstrInfo();
 340   InitX86MCInstrInfo(X);
 341   return X;
 342 }
 343
 344 static MCRegisterInfo *createX86MCRegisterInfo(StringRef TT) {
 345   Triple TheTriple(TT);
 346   unsigned RA = (TheTriple.getArch() == Triple::x86_64)
 347     ? X86::RIP     // Should have dwarf #16.
 348     : X86::EIP;    // Should have dwarf #8.
 349
 350   MCRegisterInfo *X = new MCRegisterInfo();
 351   InitX86MCRegisterInfo(X, RA,
 352                         X86_MC::getDwarfRegFlavour(TT, false),
 353                         X86_MC::getDwarfRegFlavour(TT, true));
 354   X86_MC::InitLLVM2SEHRegisterMapping(X);
 355   return X;
 356 }
 357
 358 static MCAsmInfo *createX86MCAsmInfo(const Target &T, StringRef TT) {
 359   Triple TheTriple(TT);
 360   bool is64Bit = TheTriple.getArch() == Triple::x86_64;
 361
 362   MCAsmInfo *MAI;
 363   if (TheTriple.isOSDarwin() || TheTriple.getEnvironment() == Triple::MachO) {
 364     if (is64Bit)
 365       MAI = new X86_64MCAsmInfoDarwin(TheTriple);
 366     else
 367       MAI = new X86MCAsmInfoDarwin(TheTriple);
 368   } else if (TheTriple.isOSWindows()) {
 369     MAI = new X86MCAsmInfoCOFF(TheTriple);
 370   } else {
 371     MAI = new X86ELFMCAsmInfo(TheTriple);
 372   }
 373
 374   // Initialize initial frame state.
 375   // Calculate amount of bytes used for return address storing
 376   int stackGrowth = is64Bit ? -8 : -4;
 377
 378   // Initial state of the frame pointer is esp+stackGrowth.
 379   MachineLocation Dst(MachineLocation::VirtualFP);
 380   MachineLocation Src(is64Bit ? X86::RSP : X86::ESP, stackGrowth);
 381   MAI->addInitialFrameState(0, Dst, Src);
 382
 383   // Add return address to move list
 384   MachineLocation CSDst(is64Bit ? X86::RSP : X86::ESP, stackGrowth);
 385   MachineLocation CSSrc(is64Bit ? X86::RIP : X86::EIP);
 386   MAI->addInitialFrameState(0, CSDst, CSSrc);
 387
 388   return MAI;
 389 }
 390
 391 static MCCodeGenInfo *createX86MCCodeGenInfo(StringRef TT, Reloc::Model RM,
 392                                              CodeModel::Model CM) {
 393   MCCodeGenInfo *X = new MCCodeGenInfo();
 394
 395   Triple T(TT);
 396   bool is64Bit = T.getArch() == Triple::x86_64;
 397
 398   if (RM == Reloc::Default) {
 399     // Darwin defaults to PIC in 64 bit mode and dynamic-no-pic in 32 bit mode.
 400     // Win64 requires rip-rel addressing, thus we force it to PIC. Otherwise we
 401     // use static relocation model by default.
 402     if (T.isOSDarwin()) {
 403       if (is64Bit)
 404         RM = Reloc::PIC_;
 405       else
 406         RM = Reloc::DynamicNoPIC;
 407     } else if (T.isOSWindows() && is64Bit)
 408       RM = Reloc::PIC_;
 409     else
 410       RM = Reloc::Static;
 411   }
 412
 413   // ELF and X86-64 don't have a distinct DynamicNoPIC model.  DynamicNoPIC
 414   // is defined as a model for code which may be used in static or dynamic
 415   // executables but not necessarily a shared library. On X86-32 we just
 416   // compile in -static mode, in x86-64 we use PIC.
 417   if (RM == Reloc::DynamicNoPIC) {
 418     if (is64Bit)
 419       RM = Reloc::PIC_;
 420     else if (!T.isOSDarwin())
 421       RM = Reloc::Static;
 422   }
 423
 424   // If we are on Darwin, disallow static relocation model in X86-64 mode, since
 425   // the Mach-O file format doesn't support it.
 426   if (RM == Reloc::Static && T.isOSDarwin() && is64Bit)
 427     RM = Reloc::PIC_;
 428
 429   // For static codegen, if we're not already set, use Small codegen.
 430   if (CM == CodeModel::Default)
 431     CM = CodeModel::Small;
 432   else if (CM == CodeModel::JITDefault)
 433     // 64-bit JIT places everything in the same buffer except external funcs.
 434     CM = is64Bit ? CodeModel::Large : CodeModel::Small;
 435
 436   X->InitMCCodeGenInfo(RM, CM);
 437   return X;
 438 }
 439
 440 static MCStreamer *createMCStreamer(const Target &T, StringRef TT,
 441                                     MCContext &Ctx, MCAsmBackend &MAB,
 442                                     raw_ostream &_OS,
 443                                     MCCodeEmitter *_Emitter,
 444                                     bool RelaxAll,
 445                                     bool NoExecStack) {
 446   Triple TheTriple(TT);
 447
 448   if (TheTriple.isOSDarwin() || TheTriple.getEnvironment() == Triple::MachO)
 449     return createMachOStreamer(Ctx, MAB, _OS, _Emitter, RelaxAll);
 450
 451   if (TheTriple.isOSWindows())
 452     return createWinCOFFStreamer(Ctx, MAB, *_Emitter, _OS, RelaxAll);
 453
 454   return createELFStreamer(Ctx, MAB, _OS, _Emitter, RelaxAll, NoExecStack);
 455 }
 456
 457 static MCInstPrinter *createX86MCInstPrinter(const Target &T,
 458                                              unsigned SyntaxVariant,
 459                                              const MCAsmInfo &MAI,
 460                                              const MCSubtargetInfo &STI) {
 461   if (SyntaxVariant == 0)
 462     return new X86ATTInstPrinter(MAI);
 463   if (SyntaxVariant == 1)
 464     return new X86IntelInstPrinter(MAI);
 465   return 0;
 466 }
 467
 468 static MCInstrAnalysis *createX86MCInstrAnalysis(const MCInstrInfo *Info) {
 469   return new MCInstrAnalysis(Info);
 470 }
 471
 472 // Force static initialization.
 473 extern "C" void LLVMInitializeX86TargetMC() {
 474   // Register the MC asm info.
 475   RegisterMCAsmInfoFn A(TheX86_32Target, createX86MCAsmInfo);
 476   RegisterMCAsmInfoFn B(TheX86_64Target, createX86MCAsmInfo);
 477
 478   // Register the MC codegen info.
 479   RegisterMCCodeGenInfoFn C(TheX86_32Target, createX86MCCodeGenInfo);
 480   RegisterMCCodeGenInfoFn D(TheX86_64Target, createX86MCCodeGenInfo);
 481
 482   // Register the MC instruction info.
 483   TargetRegistry::RegisterMCInstrInfo(TheX86_32Target, createX86MCInstrInfo);
 484   TargetRegistry::RegisterMCInstrInfo(TheX86_64Target, createX86MCInstrInfo);
 485
 486   // Register the MC register info.
 487   TargetRegistry::RegisterMCRegInfo(TheX86_32Target, createX86MCRegisterInfo);
 488   TargetRegistry::RegisterMCRegInfo(TheX86_64Target, createX86MCRegisterInfo);
 489
 490   // Register the MC subtarget info.
 491   TargetRegistry::RegisterMCSubtargetInfo(TheX86_32Target,
 492                                           X86_MC::createX86MCSubtargetInfo);
 493   TargetRegistry::RegisterMCSubtargetInfo(TheX86_64Target,
 494                                           X86_MC::createX86MCSubtargetInfo);
 495
 496   // Register the MC instruction analyzer.
 497   TargetRegistry::RegisterMCInstrAnalysis(TheX86_32Target,
 498                                           createX86MCInstrAnalysis);
 499   TargetRegistry::RegisterMCInstrAnalysis(TheX86_64Target,
 500                                           createX86MCInstrAnalysis);
 501
 502   // Register the code emitter.
 503   TargetRegistry::RegisterMCCodeEmitter(TheX86_32Target,
 504                                         createX86MCCodeEmitter);
 505   TargetRegistry::RegisterMCCodeEmitter(TheX86_64Target,
 506                                         createX86MCCodeEmitter);
 507
 508   // Register the asm backend.
 509   TargetRegistry::RegisterMCAsmBackend(TheX86_32Target,
 510                                        createX86_32AsmBackend);
 511   TargetRegistry::RegisterMCAsmBackend(TheX86_64Target,
 512                                        createX86_64AsmBackend);
 513
 514   // Register the object streamer.
 515   TargetRegistry::RegisterMCObjectStreamer(TheX86_32Target,
 516                                            createMCStreamer);
 517   TargetRegistry::RegisterMCObjectStreamer(TheX86_64Target,
 518                                            createMCStreamer);
 519
 520   // Register the MCInstPrinter.
 521   TargetRegistry::RegisterMCInstPrinter(TheX86_32Target,
 522                                         createX86MCInstPrinter);
 523   TargetRegistry::RegisterMCInstPrinter(TheX86_64Target,
 524                                         createX86MCInstPrinter);
 525 }