lib/Target/X86/AsmParser/X86AsmParser.cpp

   1 //===-- X86AsmParser.cpp - Parse X86 assembly to MCInst instructions ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 #include "llvm/Target/TargetAsmParser.h"
  11 #include "X86.h"
  12 #include "X86Subtarget.h"
  13 #include "llvm/Target/TargetRegistry.h"
  14 #include "llvm/Target/TargetAsmParser.h"
  15 #include "llvm/MC/MCStreamer.h"
  16 #include "llvm/MC/MCExpr.h"
  17 #include "llvm/MC/MCInst.h"
  18 #include "llvm/MC/MCParser/MCAsmLexer.h"
  19 #include "llvm/MC/MCParser/MCAsmParser.h"
  20 #include "llvm/MC/MCParser/MCParsedAsmOperand.h"
  21 #include "llvm/ADT/SmallString.h"
  22 #include "llvm/ADT/SmallVector.h"
  23 #include "llvm/ADT/StringExtras.h"
  24 #include "llvm/ADT/StringSwitch.h"
  25 #include "llvm/ADT/Twine.h"
  26 #include "llvm/Support/SourceMgr.h"
  27 #include "llvm/Support/raw_ostream.h"
  28 using namespace llvm;
  29
  30 namespace {
  31 struct X86Operand;
  32
  33 class X86ATTAsmParser : public TargetAsmParser {
  34   MCAsmParser &Parser;
  35   TargetMachine &TM;
  36
  37 protected:
  38   unsigned Is64Bit : 1;
  39
  40 private:
  41   MCAsmParser &getParser() const { return Parser; }
  42
  43   MCAsmLexer &getLexer() const { return Parser.getLexer(); }
  44
  45   bool Error(SMLoc L, const Twine &Msg) { return Parser.Error(L, Msg); }
  46
  47   bool ParseRegister(unsigned &RegNo, SMLoc &StartLoc, SMLoc &EndLoc);
  48
  49   X86Operand *ParseOperand();
  50   X86Operand *ParseMemOperand(unsigned SegReg, SMLoc StartLoc);
  51
  52   bool ParseDirectiveWord(unsigned Size, SMLoc L);
  53
  54   bool MatchAndEmitInstruction(SMLoc IDLoc,
  55                                SmallVectorImpl<MCParsedAsmOperand*> &Operands,
  56                                MCStreamer &Out);
  57
  58   /// @name Auto-generated Matcher Functions
  59   /// {
  60
  61 #define GET_ASSEMBLER_HEADER
  62 #include "X86GenAsmMatcher.inc"
  63
  64   /// }
  65
  66 public:
  67   X86ATTAsmParser(const Target &T, MCAsmParser &_Parser, TargetMachine &TM)
  68     : TargetAsmParser(T), Parser(_Parser), TM(TM) {
  69
  70     // Initialize the set of available features.
  71     setAvailableFeatures(ComputeAvailableFeatures(
  72                            &TM.getSubtarget<X86Subtarget>()));
  73   }
  74
  75   virtual bool ParseInstruction(StringRef Name, SMLoc NameLoc,
  76                                 SmallVectorImpl<MCParsedAsmOperand*> &Operands);
  77
  78   virtual bool ParseDirective(AsmToken DirectiveID);
  79 };
  80
  81 class X86_32ATTAsmParser : public X86ATTAsmParser {
  82 public:
  83   X86_32ATTAsmParser(const Target &T, MCAsmParser &_Parser, TargetMachine &TM)
  84     : X86ATTAsmParser(T, _Parser, TM) {
  85     Is64Bit = false;
  86   }
  87 };
  88
  89 class X86_64ATTAsmParser : public X86ATTAsmParser {
  90 public:
  91   X86_64ATTAsmParser(const Target &T, MCAsmParser &_Parser, TargetMachine &TM)
  92     : X86ATTAsmParser(T, _Parser, TM) {
  93     Is64Bit = true;
  94   }
  95 };
  96
  97 } // end anonymous namespace
  98
  99 /// @name Auto-generated Match Functions
 100 /// {
 101
 102 static unsigned MatchRegisterName(StringRef Name);
 103
 104 /// }
 105
 106 namespace {
 107
 108 /// X86Operand - Instances of this class represent a parsed X86 machine
 109 /// instruction.
 110 struct X86Operand : public MCParsedAsmOperand {
 111   enum KindTy {
 112     Token,
 113     Register,
 114     Immediate,
 115     Memory
 116   } Kind;
 117
 118   SMLoc StartLoc, EndLoc;
 119
 120   union {
 121     struct {
 122       const char *Data;
 123       unsigned Length;
 124     } Tok;
 125
 126     struct {
 127       unsigned RegNo;
 128     } Reg;
 129
 130     struct {
 131       const MCExpr *Val;
 132     } Imm;
 133
 134     struct {
 135       unsigned SegReg;
 136       const MCExpr *Disp;
 137       unsigned BaseReg;
 138       unsigned IndexReg;
 139       unsigned Scale;
 140     } Mem;
 141   };
 142
 143   X86Operand(KindTy K, SMLoc Start, SMLoc End)
 144     : Kind(K), StartLoc(Start), EndLoc(End) {}
 145
 146   /// getStartLoc - Get the location of the first token of this operand.
 147   SMLoc getStartLoc() const { return StartLoc; }
 148   /// getEndLoc - Get the location of the last token of this operand.
 149   SMLoc getEndLoc() const { return EndLoc; }
 150
 151   virtual void dump(raw_ostream &OS) const {}
 152
 153   StringRef getToken() const {
 154     assert(Kind == Token && "Invalid access!");
 155     return StringRef(Tok.Data, Tok.Length);
 156   }
 157   void setTokenValue(StringRef Value) {
 158     assert(Kind == Token && "Invalid access!");
 159     Tok.Data = Value.data();
 160     Tok.Length = Value.size();
 161   }
 162
 163   unsigned getReg() const {
 164     assert(Kind == Register && "Invalid access!");
 165     return Reg.RegNo;
 166   }
 167
 168   const MCExpr *getImm() const {
 169     assert(Kind == Immediate && "Invalid access!");
 170     return Imm.Val;
 171   }
 172
 173   const MCExpr *getMemDisp() const {
 174     assert(Kind == Memory && "Invalid access!");
 175     return Mem.Disp;
 176   }
 177   unsigned getMemSegReg() const {
 178     assert(Kind == Memory && "Invalid access!");
 179     return Mem.SegReg;
 180   }
 181   unsigned getMemBaseReg() const {
 182     assert(Kind == Memory && "Invalid access!");
 183     return Mem.BaseReg;
 184   }
 185   unsigned getMemIndexReg() const {
 186     assert(Kind == Memory && "Invalid access!");
 187     return Mem.IndexReg;
 188   }
 189   unsigned getMemScale() const {
 190     assert(Kind == Memory && "Invalid access!");
 191     return Mem.Scale;
 192   }
 193
 194   bool isToken() const {return Kind == Token; }
 195
 196   bool isImm() const { return Kind == Immediate; }
 197
 198   bool isImmSExti16i8() const {
 199     if (!isImm())
 200       return false;
 201
 202     // If this isn't a constant expr, just assume it fits and let relaxation
 203     // handle it.
 204     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 205     if (!CE)
 206       return true;
 207
 208     // Otherwise, check the value is in a range that makes sense for this
 209     // extension.
 210     uint64_t Value = CE->getValue();
 211     return ((                                  Value <= 0x000000000000007FULL)||
 212             (0x000000000000FF80ULL <= Value && Value <= 0x000000000000FFFFULL)||
 213             (0xFFFFFFFFFFFFFF80ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 214   }
 215   bool isImmSExti32i8() const {
 216     if (!isImm())
 217       return false;
 218
 219     // If this isn't a constant expr, just assume it fits and let relaxation
 220     // handle it.
 221     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 222     if (!CE)
 223       return true;
 224
 225     // Otherwise, check the value is in a range that makes sense for this
 226     // extension.
 227     uint64_t Value = CE->getValue();
 228     return ((                                  Value <= 0x000000000000007FULL)||
 229             (0x00000000FFFFFF80ULL <= Value && Value <= 0x00000000FFFFFFFFULL)||
 230             (0xFFFFFFFFFFFFFF80ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 231   }
 232   bool isImmSExti64i8() const {
 233     if (!isImm())
 234       return false;
 235
 236     // If this isn't a constant expr, just assume it fits and let relaxation
 237     // handle it.
 238     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 239     if (!CE)
 240       return true;
 241
 242     // Otherwise, check the value is in a range that makes sense for this
 243     // extension.
 244     uint64_t Value = CE->getValue();
 245     return ((                                  Value <= 0x000000000000007FULL)||
 246             (0xFFFFFFFFFFFFFF80ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 247   }
 248   bool isImmSExti64i32() const {
 249     if (!isImm())
 250       return false;
 251
 252     // If this isn't a constant expr, just assume it fits and let relaxation
 253     // handle it.
 254     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 255     if (!CE)
 256       return true;
 257
 258     // Otherwise, check the value is in a range that makes sense for this
 259     // extension.
 260     uint64_t Value = CE->getValue();
 261     return ((                                  Value <= 0x000000007FFFFFFFULL)||
 262             (0xFFFFFFFF80000000ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 263   }
 264
 265   bool isMem() const { return Kind == Memory; }
 266
 267   bool isAbsMem() const {
 268     return Kind == Memory && !getMemSegReg() && !getMemBaseReg() &&
 269       !getMemIndexReg() && getMemScale() == 1;
 270   }
 271
 272   bool isReg() const { return Kind == Register; }
 273
 274   void addExpr(MCInst &Inst, const MCExpr *Expr) const {
 275     // Add as immediates when possible.
 276     if (const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(Expr))
 277       Inst.addOperand(MCOperand::CreateImm(CE->getValue()));
 278     else
 279       Inst.addOperand(MCOperand::CreateExpr(Expr));
 280   }
 281
 282   void addRegOperands(MCInst &Inst, unsigned N) const {
 283     assert(N == 1 && "Invalid number of operands!");
 284     Inst.addOperand(MCOperand::CreateReg(getReg()));
 285   }
 286
 287   void addImmOperands(MCInst &Inst, unsigned N) const {
 288     assert(N == 1 && "Invalid number of operands!");
 289     addExpr(Inst, getImm());
 290   }
 291
 292   void addMemOperands(MCInst &Inst, unsigned N) const {
 293     assert((N == 5) && "Invalid number of operands!");
 294     Inst.addOperand(MCOperand::CreateReg(getMemBaseReg()));
 295     Inst.addOperand(MCOperand::CreateImm(getMemScale()));
 296     Inst.addOperand(MCOperand::CreateReg(getMemIndexReg()));
 297     addExpr(Inst, getMemDisp());
 298     Inst.addOperand(MCOperand::CreateReg(getMemSegReg()));
 299   }
 300
 301   void addAbsMemOperands(MCInst &Inst, unsigned N) const {
 302     assert((N == 1) && "Invalid number of operands!");
 303     Inst.addOperand(MCOperand::CreateExpr(getMemDisp()));
 304   }
 305
 306   static X86Operand *CreateToken(StringRef Str, SMLoc Loc) {
 307     X86Operand *Res = new X86Operand(Token, Loc, Loc);
 308     Res->Tok.Data = Str.data();
 309     Res->Tok.Length = Str.size();
 310     return Res;
 311   }
 312
 313   static X86Operand *CreateReg(unsigned RegNo, SMLoc StartLoc, SMLoc EndLoc) {
 314     X86Operand *Res = new X86Operand(Register, StartLoc, EndLoc);
 315     Res->Reg.RegNo = RegNo;
 316     return Res;
 317   }
 318
 319   static X86Operand *CreateImm(const MCExpr *Val, SMLoc StartLoc, SMLoc EndLoc){
 320     X86Operand *Res = new X86Operand(Immediate, StartLoc, EndLoc);
 321     Res->Imm.Val = Val;
 322     return Res;
 323   }
 324
 325   /// Create an absolute memory operand.
 326   static X86Operand *CreateMem(const MCExpr *Disp, SMLoc StartLoc,
 327                                SMLoc EndLoc) {
 328     X86Operand *Res = new X86Operand(Memory, StartLoc, EndLoc);
 329     Res->Mem.SegReg   = 0;
 330     Res->Mem.Disp     = Disp;
 331     Res->Mem.BaseReg  = 0;
 332     Res->Mem.IndexReg = 0;
 333     Res->Mem.Scale    = 1;
 334     return Res;
 335   }
 336
 337   /// Create a generalized memory operand.
 338   static X86Operand *CreateMem(unsigned SegReg, const MCExpr *Disp,
 339                                unsigned BaseReg, unsigned IndexReg,
 340                                unsigned Scale, SMLoc StartLoc, SMLoc EndLoc) {
 341     // We should never just have a displacement, that should be parsed as an
 342     // absolute memory operand.
 343     assert((SegReg || BaseReg || IndexReg) && "Invalid memory operand!");
 344
 345     // The scale should always be one of {1,2,4,8}.
 346     assert(((Scale == 1 || Scale == 2 || Scale == 4 || Scale == 8)) &&
 347            "Invalid scale!");
 348     X86Operand *Res = new X86Operand(Memory, StartLoc, EndLoc);
 349     Res->Mem.SegReg   = SegReg;
 350     Res->Mem.Disp     = Disp;
 351     Res->Mem.BaseReg  = BaseReg;
 352     Res->Mem.IndexReg = IndexReg;
 353     Res->Mem.Scale    = Scale;
 354     return Res;
 355   }
 356 };
 357
 358 } // end anonymous namespace.
 359
 360
 361 bool X86ATTAsmParser::ParseRegister(unsigned &RegNo,
 362                                     SMLoc &StartLoc, SMLoc &EndLoc) {
 363   RegNo = 0;
 364   const AsmToken &TokPercent = Parser.getTok();
 365   assert(TokPercent.is(AsmToken::Percent) && "Invalid token kind!");
 366   StartLoc = TokPercent.getLoc();
 367   Parser.Lex(); // Eat percent token.
 368
 369   const AsmToken &Tok = Parser.getTok();
 370   if (Tok.isNot(AsmToken::Identifier))
 371     return Error(Tok.getLoc(), "invalid register name");
 372
 373   // FIXME: Validate register for the current architecture; we have to do
 374   // validation later, so maybe there is no need for this here.
 375   RegNo = MatchRegisterName(Tok.getString());
 376
 377   // If the match failed, try the register name as lowercase.
 378   if (RegNo == 0)
 379     RegNo = MatchRegisterName(LowercaseString(Tok.getString()));
 380
 381   // FIXME: This should be done using Requires<In32BitMode> and
 382   // Requires<In64BitMode> so "eiz" usage in 64-bit instructions
 383   // can be also checked.
 384   if (RegNo == X86::RIZ && !Is64Bit)
 385     return Error(Tok.getLoc(), "riz register in 64-bit mode only");
 386
 387   // Parse "%st" as "%st(0)" and "%st(1)", which is multiple tokens.
 388   if (RegNo == 0 && (Tok.getString() == "st" || Tok.getString() == "ST")) {
 389     RegNo = X86::ST0;
 390     EndLoc = Tok.getLoc();
 391     Parser.Lex(); // Eat 'st'
 392
 393     // Check to see if we have '(4)' after %st.
 394     if (getLexer().isNot(AsmToken::LParen))
 395       return false;
 396     // Lex the paren.
 397     getParser().Lex();
 398
 399     const AsmToken &IntTok = Parser.getTok();
 400     if (IntTok.isNot(AsmToken::Integer))
 401       return Error(IntTok.getLoc(), "expected stack index");
 402     switch (IntTok.getIntVal()) {
 403     case 0: RegNo = X86::ST0; break;
 404     case 1: RegNo = X86::ST1; break;
 405     case 2: RegNo = X86::ST2; break;
 406     case 3: RegNo = X86::ST3; break;
 407     case 4: RegNo = X86::ST4; break;
 408     case 5: RegNo = X86::ST5; break;
 409     case 6: RegNo = X86::ST6; break;
 410     case 7: RegNo = X86::ST7; break;
 411     default: return Error(IntTok.getLoc(), "invalid stack index");
 412     }
 413
 414     if (getParser().Lex().isNot(AsmToken::RParen))
 415       return Error(Parser.getTok().getLoc(), "expected ')'");
 416
 417     EndLoc = Tok.getLoc();
 418     Parser.Lex(); // Eat ')'
 419     return false;
 420   }
 421
 422   // If this is "db[0-7]", match it as an alias
 423   // for dr[0-7].
 424   if (RegNo == 0 && Tok.getString().size() == 3 &&
 425       Tok.getString().startswith("db")) {
 426     switch (Tok.getString()[2]) {
 427     case '0': RegNo = X86::DR0; break;
 428     case '1': RegNo = X86::DR1; break;
 429     case '2': RegNo = X86::DR2; break;
 430     case '3': RegNo = X86::DR3; break;
 431     case '4': RegNo = X86::DR4; break;
 432     case '5': RegNo = X86::DR5; break;
 433     case '6': RegNo = X86::DR6; break;
 434     case '7': RegNo = X86::DR7; break;
 435     }
 436
 437     if (RegNo != 0) {
 438       EndLoc = Tok.getLoc();
 439       Parser.Lex(); // Eat it.
 440       return false;
 441     }
 442   }
 443
 444   if (RegNo == 0)
 445     return Error(Tok.getLoc(), "invalid register name");
 446
 447   EndLoc = Tok.getLoc();
 448   Parser.Lex(); // Eat identifier token.
 449   return false;
 450 }
 451
 452 X86Operand *X86ATTAsmParser::ParseOperand() {
 453   switch (getLexer().getKind()) {
 454   default:
 455     // Parse a memory operand with no segment register.
 456     return ParseMemOperand(0, Parser.getTok().getLoc());
 457   case AsmToken::Percent: {
 458     // Read the register.
 459     unsigned RegNo;
 460     SMLoc Start, End;
 461     if (ParseRegister(RegNo, Start, End)) return 0;
 462     if (RegNo == X86::EIZ || RegNo == X86::RIZ) {
 463       Error(Start, "eiz and riz can only be used as index registers");
 464       return 0;
 465     }
 466
 467     // If this is a segment register followed by a ':', then this is the start
 468     // of a memory reference, otherwise this is a normal register reference.
 469     if (getLexer().isNot(AsmToken::Colon))
 470       return X86Operand::CreateReg(RegNo, Start, End);
 471
 472
 473     getParser().Lex(); // Eat the colon.
 474     return ParseMemOperand(RegNo, Start);
 475   }
 476   case AsmToken::Dollar: {
 477     // $42 -> immediate.
 478     SMLoc Start = Parser.getTok().getLoc(), End;
 479     Parser.Lex();
 480     const MCExpr *Val;
 481     if (getParser().ParseExpression(Val, End))
 482       return 0;
 483     return X86Operand::CreateImm(Val, Start, End);
 484   }
 485   }
 486 }
 487
 488 /// ParseMemOperand: segment: disp(basereg, indexreg, scale).  The '%ds:' prefix
 489 /// has already been parsed if present.
 490 X86Operand *X86ATTAsmParser::ParseMemOperand(unsigned SegReg, SMLoc MemStart) {
 491
 492   // We have to disambiguate a parenthesized expression "(4+5)" from the start
 493   // of a memory operand with a missing displacement "(%ebx)" or "(,%eax)".  The
 494   // only way to do this without lookahead is to eat the '(' and see what is
 495   // after it.
 496   const MCExpr *Disp = MCConstantExpr::Create(0, getParser().getContext());
 497   if (getLexer().isNot(AsmToken::LParen)) {
 498     SMLoc ExprEnd;
 499     if (getParser().ParseExpression(Disp, ExprEnd)) return 0;
 500
 501     // After parsing the base expression we could either have a parenthesized
 502     // memory address or not.  If not, return now.  If so, eat the (.
 503     if (getLexer().isNot(AsmToken::LParen)) {
 504       // Unless we have a segment register, treat this as an immediate.
 505       if (SegReg == 0)
 506         return X86Operand::CreateMem(Disp, MemStart, ExprEnd);
 507       return X86Operand::CreateMem(SegReg, Disp, 0, 0, 1, MemStart, ExprEnd);
 508     }
 509
 510     // Eat the '('.
 511     Parser.Lex();
 512   } else {
 513     // Okay, we have a '('.  We don't know if this is an expression or not, but
 514     // so we have to eat the ( to see beyond it.
 515     SMLoc LParenLoc = Parser.getTok().getLoc();
 516     Parser.Lex(); // Eat the '('.
 517
 518     if (getLexer().is(AsmToken::Percent) || getLexer().is(AsmToken::Comma)) {
 519       // Nothing to do here, fall into the code below with the '(' part of the
 520       // memory operand consumed.
 521     } else {
 522       SMLoc ExprEnd;
 523
 524       // It must be an parenthesized expression, parse it now.
 525       if (getParser().ParseParenExpression(Disp, ExprEnd))
 526         return 0;
 527
 528       // After parsing the base expression we could either have a parenthesized
 529       // memory address or not.  If not, return now.  If so, eat the (.
 530       if (getLexer().isNot(AsmToken::LParen)) {
 531         // Unless we have a segment register, treat this as an immediate.
 532         if (SegReg == 0)
 533           return X86Operand::CreateMem(Disp, LParenLoc, ExprEnd);
 534         return X86Operand::CreateMem(SegReg, Disp, 0, 0, 1, MemStart, ExprEnd);
 535       }
 536
 537       // Eat the '('.
 538       Parser.Lex();
 539     }
 540   }
 541
 542   // If we reached here, then we just ate the ( of the memory operand.  Process
 543   // the rest of the memory operand.
 544   unsigned BaseReg = 0, IndexReg = 0, Scale = 1;
 545
 546   if (getLexer().is(AsmToken::Percent)) {
 547     SMLoc L;
 548     if (ParseRegister(BaseReg, L, L)) return 0;
 549     if (BaseReg == X86::EIZ || BaseReg == X86::RIZ) {
 550       Error(L, "eiz and riz can only be used as index registers");
 551       return 0;
 552     }
 553   }
 554
 555   if (getLexer().is(AsmToken::Comma)) {
 556     Parser.Lex(); // Eat the comma.
 557
 558     // Following the comma we should have either an index register, or a scale
 559     // value. We don't support the later form, but we want to parse it
 560     // correctly.
 561     //
 562     // Not that even though it would be completely consistent to support syntax
 563     // like "1(%eax,,1)", the assembler doesn't. Use "eiz" or "riz" for this.
 564     if (getLexer().is(AsmToken::Percent)) {
 565       SMLoc L;
 566       if (ParseRegister(IndexReg, L, L)) return 0;
 567
 568       if (getLexer().isNot(AsmToken::RParen)) {
 569         // Parse the scale amount:
 570         //  ::= ',' [scale-expression]
 571         if (getLexer().isNot(AsmToken::Comma)) {
 572           Error(Parser.getTok().getLoc(),
 573                 "expected comma in scale expression");
 574           return 0;
 575         }
 576         Parser.Lex(); // Eat the comma.
 577
 578         if (getLexer().isNot(AsmToken::RParen)) {
 579           SMLoc Loc = Parser.getTok().getLoc();
 580
 581           int64_t ScaleVal;
 582           if (getParser().ParseAbsoluteExpression(ScaleVal))
 583             return 0;
 584
 585           // Validate the scale amount.
 586           if (ScaleVal != 1 && ScaleVal != 2 && ScaleVal != 4 && ScaleVal != 8){
 587             Error(Loc, "scale factor in address must be 1, 2, 4 or 8");
 588             return 0;
 589           }
 590           Scale = (unsigned)ScaleVal;
 591         }
 592       }
 593     } else if (getLexer().isNot(AsmToken::RParen)) {
 594       // A scale amount without an index is ignored.
 595       // index.
 596       SMLoc Loc = Parser.getTok().getLoc();
 597
 598       int64_t Value;
 599       if (getParser().ParseAbsoluteExpression(Value))
 600         return 0;
 601
 602       if (Value != 1)
 603         Warning(Loc, "scale factor without index register is ignored");
 604       Scale = 1;
 605     }
 606   }
 607
 608   // Ok, we've eaten the memory operand, verify we have a ')' and eat it too.
 609   if (getLexer().isNot(AsmToken::RParen)) {
 610     Error(Parser.getTok().getLoc(), "unexpected token in memory operand");
 611     return 0;
 612   }
 613   SMLoc MemEnd = Parser.getTok().getLoc();
 614   Parser.Lex(); // Eat the ')'.
 615
 616   return X86Operand::CreateMem(SegReg, Disp, BaseReg, IndexReg, Scale,
 617                                MemStart, MemEnd);
 618 }
 619
 620 bool X86ATTAsmParser::
 621 ParseInstruction(StringRef Name, SMLoc NameLoc,
 622                  SmallVectorImpl<MCParsedAsmOperand*> &Operands) {
 623   // FIXME: Hack to recognize "sal..." and "rep..." for now. We need a way to
 624   // represent alternative syntaxes in the .td file, without requiring
 625   // instruction duplication.
 626   StringRef PatchedName = StringSwitch<StringRef>(Name)
 627     .Case("sal", "shl")
 628     .Case("salb", "shlb")
 629     .Case("sall", "shll")
 630     .Case("salq", "shlq")
 631     .Case("salw", "shlw")
 632     .Case("repe", "rep")
 633     .Case("repz", "rep")
 634     .Case("repnz", "repne")
 635     .Case("iret", "iretl")
 636     .Case("sysret", "sysretl")
 637     .Case("cbw",  "cbtw")
 638     .Case("cwd",  "cwtd")
 639     .Case("cdq", "cltd")
 640     .Case("cwde", "cwtl")
 641     .Case("cdqe", "cltq")
 642     .Case("smovb", "movsb")
 643     .Case("smovw", "movsw")
 644     .Case("smovl", "movsl")
 645     .Case("smovq", "movsq")
 646     .Case("push", Is64Bit ? "pushq" : "pushl")
 647     .Case("pop", Is64Bit ? "popq" : "popl")
 648     .Case("pushf", Is64Bit ? "pushfq" : "pushfl")
 649     .Case("popf",  Is64Bit ? "popfq"  : "popfl")
 650     .Case("pushfd", "pushfl")
 651     .Case("popfd",  "popfl")
 652     .Case("retl", Is64Bit ? "retl" : "ret")
 653     .Case("retq", Is64Bit ? "ret" : "retq")
 654     .Case("setz", "sete")  .Case("setnz", "setne")
 655     .Case("setc", "setb")  .Case("setna", "setbe")
 656     .Case("setnae", "setb").Case("setnb", "setae")
 657     .Case("setnbe", "seta").Case("setnc", "setae")
 658     .Case("setng", "setle").Case("setnge", "setl")
 659     .Case("setnl", "setge").Case("setnle", "setg")
 660     .Case("setpe", "setp") .Case("setpo", "setnp")
 661     .Case("jz", "je")  .Case("jnz", "jne")
 662     .Case("jc", "jb")  .Case("jna", "jbe")
 663     .Case("jnae", "jb").Case("jnb", "jae")
 664     .Case("jnbe", "ja").Case("jnc", "jae")
 665     .Case("jng", "jle").Case("jnge", "jl")
 666     .Case("jnl", "jge").Case("jnle", "jg")
 667     .Case("jpe", "jp") .Case("jpo", "jnp")
 668     // Condition code aliases for 16-bit, 32-bit, 64-bit and unspec operands.
 669     .Case("cmovcw",  "cmovbw") .Case("cmovcl",  "cmovbl")
 670     .Case("cmovcq",  "cmovbq") .Case("cmovc",   "cmovb")
 671     .Case("cmovnaew","cmovbw") .Case("cmovnael","cmovbl")
 672     .Case("cmovnaeq","cmovbq") .Case("cmovnae", "cmovb")
 673     .Case("cmovnaw", "cmovbew").Case("cmovnal", "cmovbel")
 674     .Case("cmovnaq", "cmovbeq").Case("cmovna",  "cmovbe")
 675     .Case("cmovnbw", "cmovaew").Case("cmovnbl", "cmovael")
 676     .Case("cmovnbq", "cmovaeq").Case("cmovnb",  "cmovae")
 677     .Case("cmovnbew","cmovaw") .Case("cmovnbel","cmoval")
 678     .Case("cmovnbeq","cmovaq") .Case("cmovnbe", "cmova")
 679     .Case("cmovncw", "cmovaew").Case("cmovncl", "cmovael")
 680     .Case("cmovncq", "cmovaeq").Case("cmovnc",  "cmovae")
 681     .Case("cmovngw", "cmovlew").Case("cmovngl", "cmovlel")
 682     .Case("cmovngq", "cmovleq").Case("cmovng",  "cmovle")
 683     .Case("cmovnw",  "cmovgew").Case("cmovnl",  "cmovgel")
 684     .Case("cmovnq",  "cmovgeq").Case("cmovn",   "cmovge")
 685     .Case("cmovngw", "cmovlew").Case("cmovngl", "cmovlel")
 686     .Case("cmovngq", "cmovleq").Case("cmovng",  "cmovle")
 687     .Case("cmovngew","cmovlw") .Case("cmovngel","cmovll")
 688     .Case("cmovngeq","cmovlq") .Case("cmovnge", "cmovl")
 689     .Case("cmovnlw", "cmovgew").Case("cmovnll", "cmovgel")
 690     .Case("cmovnlq", "cmovgeq").Case("cmovnl",  "cmovge")
 691     .Case("cmovnlew","cmovgw") .Case("cmovnlel","cmovgl")
 692     .Case("cmovnleq","cmovgq") .Case("cmovnle", "cmovg")
 693     .Case("cmovnzw", "cmovnew").Case("cmovnzl", "cmovnel")
 694     .Case("cmovnzq", "cmovneq").Case("cmovnz",  "cmovne")
 695     .Case("cmovzw",  "cmovew") .Case("cmovzl",  "cmovel")
 696     .Case("cmovzq",  "cmoveq") .Case("cmovz",   "cmove")
 697     // Floating point stack cmov aliases.
 698     .Case("fcmovz", "fcmove")
 699     .Case("fcmova", "fcmovnbe")
 700     .Case("fcmovnae", "fcmovb")
 701     .Case("fcmovna", "fcmovbe")
 702     .Case("fcmovae", "fcmovnb")
 703     .Case("fwait", "wait")
 704     .Case("movzx", "movzb")  // FIXME: Not correct.
 705     .Case("fildq", "fildll")
 706     .Case("fcompi", "fcomip")
 707     .Case("fucompi", "fucomip")
 708     .Case("fldcww", "fldcw")
 709     .Case("fnstcww", "fnstcw")
 710     .Case("fstcww", "fstcw")
 711     .Case("fnstsww", "fnstsw")
 712     .Case("fstsww", "fstsw")
 713     .Case("verrw", "verr")
 714     .Default(Name);
 715
 716   // FIXME: Hack to recognize cmp<comparison code>{ss,sd,ps,pd}.
 717   const MCExpr *ExtraImmOp = 0;
 718   if ((PatchedName.startswith("cmp") || PatchedName.startswith("vcmp")) &&
 719       (PatchedName.endswith("ss") || PatchedName.endswith("sd") ||
 720        PatchedName.endswith("ps") || PatchedName.endswith("pd"))) {
 721     bool IsVCMP = PatchedName.startswith("vcmp");
 722     unsigned SSECCIdx = IsVCMP ? 4 : 3;
 723     unsigned SSEComparisonCode = StringSwitch<unsigned>(
 724       PatchedName.slice(SSECCIdx, PatchedName.size() - 2))
 725       .Case("eq",          0)
 726       .Case("lt",          1)
 727       .Case("le",          2)
 728       .Case("unord",       3)
 729       .Case("neq",         4)
 730       .Case("nlt",         5)
 731       .Case("nle",         6)
 732       .Case("ord",         7)
 733       .Case("eq_uq",       8)
 734       .Case("nge",         9)
 735       .Case("ngt",      0x0A)
 736       .Case("false",    0x0B)
 737       .Case("neq_oq",   0x0C)
 738       .Case("ge",       0x0D)
 739       .Case("gt",       0x0E)
 740       .Case("true",     0x0F)
 741       .Case("eq_os",    0x10)
 742       .Case("lt_oq",    0x11)
 743       .Case("le_oq",    0x12)
 744       .Case("unord_s",  0x13)
 745       .Case("neq_us",   0x14)
 746       .Case("nlt_uq",   0x15)
 747       .Case("nle_uq",   0x16)
 748       .Case("ord_s",    0x17)
 749       .Case("eq_us",    0x18)
 750       .Case("nge_uq",   0x19)
 751       .Case("ngt_uq",   0x1A)
 752       .Case("false_os", 0x1B)
 753       .Case("neq_os",   0x1C)
 754       .Case("ge_oq",    0x1D)
 755       .Case("gt_oq",    0x1E)
 756       .Case("true_us",  0x1F)
 757       .Default(~0U);
 758     if (SSEComparisonCode != ~0U) {
 759       ExtraImmOp = MCConstantExpr::Create(SSEComparisonCode,
 760                                           getParser().getContext());
 761       if (PatchedName.endswith("ss")) {
 762         PatchedName = IsVCMP ? "vcmpss" : "cmpss";
 763       } else if (PatchedName.endswith("sd")) {
 764         PatchedName = IsVCMP ? "vcmpsd" : "cmpsd";
 765       } else if (PatchedName.endswith("ps")) {
 766         PatchedName = IsVCMP ? "vcmpps" : "cmpps";
 767       } else {
 768         assert(PatchedName.endswith("pd") && "Unexpected mnemonic!");
 769         PatchedName = IsVCMP ? "vcmppd" : "cmppd";
 770       }
 771     }
 772   }
 773
 774   // FIXME: Hack to recognize vpclmul<src1_quadword, src2_quadword>dq
 775   if (PatchedName.startswith("vpclmul")) {
 776     unsigned CLMULQuadWordSelect = StringSwitch<unsigned>(
 777       PatchedName.slice(7, PatchedName.size() - 2))
 778       .Case("lqlq", 0x00) // src1[63:0],   src2[63:0]
 779       .Case("hqlq", 0x01) // src1[127:64], src2[63:0]
 780       .Case("lqhq", 0x10) // src1[63:0],   src2[127:64]
 781       .Case("hqhq", 0x11) // src1[127:64], src2[127:64]
 782       .Default(~0U);
 783     if (CLMULQuadWordSelect != ~0U) {
 784       ExtraImmOp = MCConstantExpr::Create(CLMULQuadWordSelect,
 785                                           getParser().getContext());
 786       assert(PatchedName.endswith("dq") && "Unexpected mnemonic!");
 787       PatchedName = "vpclmulqdq";
 788     }
 789   }
 790
 791   Operands.push_back(X86Operand::CreateToken(PatchedName, NameLoc));
 792
 793   if (ExtraImmOp)
 794     Operands.push_back(X86Operand::CreateImm(ExtraImmOp, NameLoc, NameLoc));
 795
 796
 797   // Determine whether this is an instruction prefix.
 798   bool isPrefix =
 799     PatchedName == "lock" || PatchedName == "rep" ||
 800     PatchedName == "repne";
 801
 802
 803   // This does the actual operand parsing.  Don't parse any more if we have a
 804   // prefix juxtaposed with an operation like "lock incl 4(%rax)", because we
 805   // just want to parse the "lock" as the first instruction and the "incl" as
 806   // the next one.
 807   if (getLexer().isNot(AsmToken::EndOfStatement) && !isPrefix) {
 808
 809     // Parse '*' modifier.
 810     if (getLexer().is(AsmToken::Star)) {
 811       SMLoc Loc = Parser.getTok().getLoc();
 812       Operands.push_back(X86Operand::CreateToken("*", Loc));
 813       Parser.Lex(); // Eat the star.
 814     }
 815
 816     // Read the first operand.
 817     if (X86Operand *Op = ParseOperand())
 818       Operands.push_back(Op);
 819     else {
 820       Parser.EatToEndOfStatement();
 821       return true;
 822     }
 823
 824     while (getLexer().is(AsmToken::Comma)) {
 825       Parser.Lex();  // Eat the comma.
 826
 827       // Parse and remember the operand.
 828       if (X86Operand *Op = ParseOperand())
 829         Operands.push_back(Op);
 830       else {
 831         Parser.EatToEndOfStatement();
 832         return true;
 833       }
 834     }
 835
 836     if (getLexer().isNot(AsmToken::EndOfStatement)) {
 837       Parser.EatToEndOfStatement();
 838       return TokError("unexpected token in argument list");
 839     }
 840   }
 841
 842   if (getLexer().is(AsmToken::EndOfStatement))
 843     Parser.Lex(); // Consume the EndOfStatement
 844
 845   // Hack to allow 'movq <largeimm>, <reg>' as an alias for movabsq.
 846   if ((Name == "movq" || Name == "mov") && Operands.size() == 3 &&
 847       static_cast<X86Operand*>(Operands[2])->isReg() &&
 848       static_cast<X86Operand*>(Operands[1])->isImm() &&
 849       !static_cast<X86Operand*>(Operands[1])->isImmSExti64i32()) {
 850     delete Operands[0];
 851     Operands[0] = X86Operand::CreateToken("movabsq", NameLoc);
 852   }
 853
 854   // FIXME: Hack to handle recognize s{hr,ar,hl} $1, <op>.  Canonicalize to
 855   // "shift <op>".
 856   if ((Name.startswith("shr") || Name.startswith("sar") ||
 857        Name.startswith("shl")) &&
 858       Operands.size() == 3) {
 859     X86Operand *Op1 = static_cast<X86Operand*>(Operands[1]);
 860     if (Op1->isImm() && isa<MCConstantExpr>(Op1->getImm()) &&
 861         cast<MCConstantExpr>(Op1->getImm())->getValue() == 1) {
 862       delete Operands[1];
 863       Operands.erase(Operands.begin() + 1);
 864     }
 865   }
 866
 867   // FIXME: Hack to handle recognize "rc[lr] <op>" -> "rcl $1, <op>".
 868   if ((Name.startswith("rcl") || Name.startswith("rcr")) &&
 869       Operands.size() == 2) {
 870     const MCExpr *One = MCConstantExpr::Create(1, getParser().getContext());
 871     Operands.push_back(X86Operand::CreateImm(One, NameLoc, NameLoc));
 872     std::swap(Operands[1], Operands[2]);
 873   }
 874
 875   // FIXME: Hack to handle recognize "sh[lr]d op,op" -> "shld $1, op,op".
 876   if ((Name.startswith("shld") || Name.startswith("shrd")) &&
 877       Operands.size() == 3) {
 878     const MCExpr *One = MCConstantExpr::Create(1, getParser().getContext());
 879     Operands.insert(Operands.begin()+1,
 880                     X86Operand::CreateImm(One, NameLoc, NameLoc));
 881   }
 882
 883
 884   // FIXME: Hack to handle recognize "in[bwl] <op>".  Canonicalize it to
 885   // "inb <op>, %al".
 886   if ((Name == "inb" || Name == "inw" || Name == "inl") &&
 887       Operands.size() == 2) {
 888     unsigned Reg;
 889     if (Name[2] == 'b')
 890       Reg = MatchRegisterName("al");
 891     else if (Name[2] == 'w')
 892       Reg = MatchRegisterName("ax");
 893     else
 894       Reg = MatchRegisterName("eax");
 895     SMLoc Loc = Operands.back()->getEndLoc();
 896     Operands.push_back(X86Operand::CreateReg(Reg, Loc, Loc));
 897   }
 898
 899   // FIXME: Hack to handle recognize "out[bwl] <op>".  Canonicalize it to
 900   // "outb %al, <op>".
 901   if ((Name == "outb" || Name == "outw" || Name == "outl") &&
 902       Operands.size() == 2) {
 903     unsigned Reg;
 904     if (Name[3] == 'b')
 905       Reg = MatchRegisterName("al");
 906     else if (Name[3] == 'w')
 907       Reg = MatchRegisterName("ax");
 908     else
 909       Reg = MatchRegisterName("eax");
 910     SMLoc Loc = Operands.back()->getEndLoc();
 911     Operands.push_back(X86Operand::CreateReg(Reg, Loc, Loc));
 912     std::swap(Operands[1], Operands[2]);
 913   }
 914
 915   // FIXME: Hack to handle "out[bwl]? %al, (%dx)" -> "outb %al, %dx".
 916   if ((Name == "outb" || Name == "outw" || Name == "outl" || Name == "out") &&
 917       Operands.size() == 3) {
 918     X86Operand &Op = *(X86Operand*)Operands.back();
 919     if (Op.isMem() && Op.Mem.SegReg == 0 &&
 920         isa<MCConstantExpr>(Op.Mem.Disp) &&
 921         cast<MCConstantExpr>(Op.Mem.Disp)->getValue() == 0 &&
 922         Op.Mem.BaseReg == MatchRegisterName("dx") && Op.Mem.IndexReg == 0) {
 923       SMLoc Loc = Op.getEndLoc();
 924       Operands.back() = X86Operand::CreateReg(Op.Mem.BaseReg, Loc, Loc);
 925       delete &Op;
 926     }
 927   }
 928
 929   // FIXME: Hack to handle "f{mul*,add*,sub*,div*} $op, st(0)" the same as
 930   // "f{mul*,add*,sub*,div*} $op"
 931   if ((Name.startswith("fmul") || Name.startswith("fadd") ||
 932        Name.startswith("fsub") || Name.startswith("fdiv")) &&
 933       Operands.size() == 3 &&
 934       static_cast<X86Operand*>(Operands[2])->isReg() &&
 935       static_cast<X86Operand*>(Operands[2])->getReg() == X86::ST0) {
 936     delete Operands[2];
 937     Operands.erase(Operands.begin() + 2);
 938   }
 939
 940   // FIXME: Hack to handle "f{mulp,addp} st(0), $op" the same as
 941   // "f{mulp,addp} $op", since they commute.  We also allow fdivrp/fsubrp even
 942   // though they don't commute, solely because gas does support this.
 943   if ((Name=="fmulp" || Name=="faddp" || Name=="fsubrp" || Name=="fdivrp") &&
 944       Operands.size() == 3 &&
 945       static_cast<X86Operand*>(Operands[1])->isReg() &&
 946       static_cast<X86Operand*>(Operands[1])->getReg() == X86::ST0) {
 947     delete Operands[1];
 948     Operands.erase(Operands.begin() + 1);
 949   }
 950
 951   // FIXME: Hack to handle "imul <imm>, B" which is an alias for "imul <imm>, B,
 952   // B".
 953   if (Name.startswith("imul") && Operands.size() == 3 &&
 954       static_cast<X86Operand*>(Operands[1])->isImm() &&
 955       static_cast<X86Operand*>(Operands.back())->isReg()) {
 956     X86Operand *Op = static_cast<X86Operand*>(Operands.back());
 957     Operands.push_back(X86Operand::CreateReg(Op->getReg(), Op->getStartLoc(),
 958                                              Op->getEndLoc()));
 959   }
 960
 961   // 'sldt <mem>' can be encoded with either sldtw or sldtq with the same
 962   // effect (both store to a 16-bit mem).  Force to sldtw to avoid ambiguity
 963   // errors, since its encoding is the most compact.
 964   if (Name == "sldt" && Operands.size() == 2 &&
 965       static_cast<X86Operand*>(Operands[1])->isMem()) {
 966     delete Operands[0];
 967     Operands[0] = X86Operand::CreateToken("sldtw", NameLoc);
 968   }
 969
 970   // The assembler accepts "xchgX <reg>, <mem>" and "xchgX <mem>, <reg>" as
 971   // synonyms.  Our tables only have the "<reg>, <mem>" form, so if we see the
 972   // other operand order, swap them.
 973   if (Name == "xchgb" || Name == "xchgw" || Name == "xchgl" || Name == "xchgq"||
 974       Name == "xchg")
 975     if (Operands.size() == 3 &&
 976         static_cast<X86Operand*>(Operands[1])->isMem() &&
 977         static_cast<X86Operand*>(Operands[2])->isReg()) {
 978       std::swap(Operands[1], Operands[2]);
 979     }
 980
 981   // The assembler accepts "testX <reg>, <mem>" and "testX <mem>, <reg>" as
 982   // synonyms.  Our tables only have the "<mem>, <reg>" form, so if we see the
 983   // other operand order, swap them.
 984   if (Name == "testb" || Name == "testw" || Name == "testl" || Name == "testq"||
 985       Name == "test")
 986     if (Operands.size() == 3 &&
 987         static_cast<X86Operand*>(Operands[1])->isReg() &&
 988         static_cast<X86Operand*>(Operands[2])->isMem()) {
 989       std::swap(Operands[1], Operands[2]);
 990     }
 991
 992   // The assembler accepts these instructions with no operand as a synonym for
 993   // an instruction acting on st(1).  e.g. "fxch" -> "fxch %st(1)".
 994   if ((Name == "fxch" || Name == "fucom" || Name == "fucomp" ||
 995        Name == "faddp" || Name == "fsubp" || Name == "fsubrp" ||
 996        Name == "fmulp" || Name == "fdivp" || Name == "fdivrp") &&
 997       Operands.size() == 1) {
 998     Operands.push_back(X86Operand::CreateReg(MatchRegisterName("st(1)"),
 999                                              NameLoc, NameLoc));
1000   }
1001
1002   // The assembler accepts this instruction with no operand as a synonym for an
1003   // instruction taking %st(1),%st(0). e.g. "fcompi" -> "fcompi %st(1),st(0)".
1004   if (Name == "fcompi" && Operands.size() == 1) {
1005     Operands.push_back(X86Operand::CreateReg(MatchRegisterName("st(1)"),
1006                                              NameLoc, NameLoc));
1007     Operands.push_back(X86Operand::CreateReg(MatchRegisterName("st(0)"),
1008                                              NameLoc, NameLoc));
1009   }
1010
1011   // The assembler accepts these instructions with two few operands as a synonym
1012   // for taking %st(1),%st(0) or X, %st(0).
1013   if ((Name == "fcomi" || Name == "fucomi" || Name == "fucompi" ||
1014        Name == "fcompi" ) &&
1015       Operands.size() < 3) {
1016     if (Operands.size() == 1)
1017       Operands.push_back(X86Operand::CreateReg(MatchRegisterName("st(1)"),
1018                                                NameLoc, NameLoc));
1019     Operands.push_back(X86Operand::CreateReg(MatchRegisterName("st(0)"),
1020                                              NameLoc, NameLoc));
1021   }
1022
1023   // The assembler accepts various amounts of brokenness for fnstsw.
1024   if (Name == "fnstsw") {
1025     if (Operands.size() == 2 &&
1026         static_cast<X86Operand*>(Operands[1])->isReg()) {
1027       // "fnstsw al" and "fnstsw eax" -> "fnstw"
1028       unsigned Reg = static_cast<X86Operand*>(Operands[1])->Reg.RegNo;
1029       if (Reg == MatchRegisterName("eax") ||
1030           Reg == MatchRegisterName("al")) {
1031         delete Operands[1];
1032         Operands.pop_back();
1033       }
1034     }
1035
1036     // "fnstw" -> "fnstw %ax"
1037     if (Operands.size() == 1)
1038       Operands.push_back(X86Operand::CreateReg(MatchRegisterName("ax"),
1039                                                NameLoc, NameLoc));
1040   }
1041
1042   // jmp $42,$5 -> ljmp, similarly for call.
1043   if ((Name.startswith("call") || Name.startswith("jmp")) &&
1044       Operands.size() == 3 &&
1045       static_cast<X86Operand*>(Operands[1])->isImm() &&
1046       static_cast<X86Operand*>(Operands[2])->isImm()) {
1047     const char *NewOpName = StringSwitch<const char *>(Name)
1048       .Case("jmp", "ljmp")
1049       .Case("jmpw", "ljmpw")
1050       .Case("jmpl", "ljmpl")
1051       .Case("jmpq", "ljmpq")
1052       .Case("call", "lcall")
1053       .Case("callw", "lcallw")
1054       .Case("calll", "lcalll")
1055       .Case("callq", "lcallq")
1056     .Default(0);
1057     if (NewOpName) {
1058       delete Operands[0];
1059       Operands[0] = X86Operand::CreateToken(NewOpName, NameLoc);
1060       Name = NewOpName;
1061     }
1062   }
1063
1064   // lcall  and ljmp  -> lcalll and ljmpl
1065   if ((Name == "lcall" || Name == "ljmp") && Operands.size() == 3) {
1066     delete Operands[0];
1067     Operands[0] = X86Operand::CreateToken(Name == "lcall" ? "lcalll" : "ljmpl",
1068                                           NameLoc);
1069   }
1070
1071   // call foo is not ambiguous with callw.
1072   if (Name == "call" && Operands.size() == 2) {
1073     const char *NewName = Is64Bit ? "callq" : "calll";
1074     delete Operands[0];
1075     Operands[0] = X86Operand::CreateToken(NewName, NameLoc);
1076     Name = NewName;
1077   }
1078
1079   // movsd -> movsl (when no operands are specified).
1080   if (Name == "movsd" && Operands.size() == 1) {
1081     delete Operands[0];
1082     Operands[0] = X86Operand::CreateToken("movsl", NameLoc);
1083   }
1084
1085   // fstp <mem> -> fstps <mem>.  Without this, we'll default to fstpl due to
1086   // suffix searching.
1087   if (Name == "fstp" && Operands.size() == 2 &&
1088       static_cast<X86Operand*>(Operands[1])->isMem()) {
1089     delete Operands[0];
1090     Operands[0] = X86Operand::CreateToken("fstps", NameLoc);
1091   }
1092
1093
1094   // "clr <reg>" -> "xor <reg>, <reg>".
1095   if ((Name == "clrb" || Name == "clrw" || Name == "clrl" || Name == "clrq" ||
1096        Name == "clr") && Operands.size() == 2 &&
1097       static_cast<X86Operand*>(Operands[1])->isReg()) {
1098     unsigned RegNo = static_cast<X86Operand*>(Operands[1])->getReg();
1099     Operands.push_back(X86Operand::CreateReg(RegNo, NameLoc, NameLoc));
1100     delete Operands[0];
1101     Operands[0] = X86Operand::CreateToken("xor", NameLoc);
1102   }
1103
1104   // FIXME: Hack to handle recognize "aa[dm]" -> "aa[dm] $0xA".
1105   if ((Name.startswith("aad") || Name.startswith("aam")) &&
1106       Operands.size() == 1) {
1107     const MCExpr *A = MCConstantExpr::Create(0xA, getParser().getContext());
1108     Operands.push_back(X86Operand::CreateImm(A, NameLoc, NameLoc));
1109   }
1110
1111   // "lgdtl" is not ambiguous 32-bit mode and is the same as "lgdt".
1112   // "lgdtq" is not ambiguous 64-bit mode and is the same as "lgdt".
1113   if ((Name == "lgdtl" && Is64Bit == false) ||
1114       (Name == "lgdtq" && Is64Bit == true)) {
1115     const char *NewName = "lgdt";
1116     delete Operands[0];
1117     Operands[0] = X86Operand::CreateToken(NewName, NameLoc);
1118     Name = NewName;
1119   }
1120
1121   // "lidtl" is not ambiguous 32-bit mode and is the same as "lidt".
1122   // "lidtq" is not ambiguous 64-bit mode and is the same as "lidt".
1123   if ((Name == "lidtl" && Is64Bit == false) ||
1124       (Name == "lidtq" && Is64Bit == true)) {
1125     const char *NewName = "lidt";
1126     delete Operands[0];
1127     Operands[0] = X86Operand::CreateToken(NewName, NameLoc);
1128     Name = NewName;
1129   }
1130
1131   // "sgdtl" is not ambiguous 32-bit mode and is the same as "sgdt".
1132   // "sgdtq" is not ambiguous 64-bit mode and is the same as "sgdt".
1133   if ((Name == "sgdtl" && Is64Bit == false) ||
1134       (Name == "sgdtq" && Is64Bit == true)) {
1135     const char *NewName = "sgdt";
1136     delete Operands[0];
1137     Operands[0] = X86Operand::CreateToken(NewName, NameLoc);
1138     Name = NewName;
1139   }
1140
1141   // "sidtl" is not ambiguous 32-bit mode and is the same as "sidt".
1142   // "sidtq" is not ambiguous 64-bit mode and is the same as "sidt".
1143   if ((Name == "sidtl" && Is64Bit == false) ||
1144       (Name == "sidtq" && Is64Bit == true)) {
1145     const char *NewName = "sidt";
1146     delete Operands[0];
1147     Operands[0] = X86Operand::CreateToken(NewName, NameLoc);
1148     Name = NewName;
1149   }
1150
1151   return false;
1152 }
1153
1154 bool X86ATTAsmParser::ParseDirective(AsmToken DirectiveID) {
1155   StringRef IDVal = DirectiveID.getIdentifier();
1156   if (IDVal == ".word")
1157     return ParseDirectiveWord(2, DirectiveID.getLoc());
1158   return true;
1159 }
1160
1161 /// ParseDirectiveWord
1162 ///  ::= .word [ expression (, expression)* ]
1163 bool X86ATTAsmParser::ParseDirectiveWord(unsigned Size, SMLoc L) {
1164   if (getLexer().isNot(AsmToken::EndOfStatement)) {
1165     for (;;) {
1166       const MCExpr *Value;
1167       if (getParser().ParseExpression(Value))
1168         return true;
1169
1170       getParser().getStreamer().EmitValue(Value, Size, 0 /*addrspace*/);
1171
1172       if (getLexer().is(AsmToken::EndOfStatement))
1173         break;
1174
1175       // FIXME: Improve diagnostic.
1176       if (getLexer().isNot(AsmToken::Comma))
1177         return Error(L, "unexpected token in directive");
1178       Parser.Lex();
1179     }
1180   }
1181
1182   Parser.Lex();
1183   return false;
1184 }
1185
1186
1187 bool X86ATTAsmParser::
1188 MatchAndEmitInstruction(SMLoc IDLoc,
1189                         SmallVectorImpl<MCParsedAsmOperand*> &Operands,
1190                         MCStreamer &Out) {
1191   assert(!Operands.empty() && "Unexpect empty operand list!");
1192   X86Operand *Op = static_cast<X86Operand*>(Operands[0]);
1193   assert(Op->isToken() && "Leading operand should always be a mnemonic!");
1194
1195   // First, handle aliases that expand to multiple instructions.
1196   // FIXME: This should be replaced with a real .td file alias mechanism.
1197   if (Op->getToken() == "fstsw" || Op->getToken() == "fstcw" ||
1198       Op->getToken() == "finit" || Op->getToken() == "fsave" ||
1199       Op->getToken() == "fstenv" || Op->getToken() == "fclex") {
1200     MCInst Inst;
1201     Inst.setOpcode(X86::WAIT);
1202     Out.EmitInstruction(Inst);
1203
1204     const char *Repl =
1205       StringSwitch<const char*>(Op->getToken())
1206         .Case("finit", "fninit")
1207         .Case("fsave", "fnsave")
1208         .Case("fstcw", "fnstcw")
1209         .Case("fstenv", "fnstenv")
1210         .Case("fstsw", "fnstsw")
1211         .Case("fclex", "fnclex")
1212         .Default(0);
1213     assert(Repl && "Unknown wait-prefixed instruction");
1214     delete Operands[0];
1215     Operands[0] = X86Operand::CreateToken(Repl, IDLoc);
1216   }
1217
1218   bool WasOriginallyInvalidOperand = false;
1219   unsigned OrigErrorInfo;
1220   MCInst Inst;
1221
1222   // First, try a direct match.
1223   switch (MatchInstructionImpl(Operands, Inst, OrigErrorInfo)) {
1224   case Match_Success:
1225     Out.EmitInstruction(Inst);
1226     return false;
1227   case Match_MissingFeature:
1228     Error(IDLoc, "instruction requires a CPU feature not currently enabled");
1229     return true;
1230   case Match_InvalidOperand:
1231     WasOriginallyInvalidOperand = true;
1232     break;
1233   case Match_MnemonicFail:
1234     break;
1235   }
1236
1237   // FIXME: Ideally, we would only attempt suffix matches for things which are
1238   // valid prefixes, and we could just infer the right unambiguous
1239   // type. However, that requires substantially more matcher support than the
1240   // following hack.
1241
1242   // Change the operand to point to a temporary token.
1243   StringRef Base = Op->getToken();
1244   SmallString<16> Tmp;
1245   Tmp += Base;
1246   Tmp += ' ';
1247   Op->setTokenValue(Tmp.str());
1248
1249   // Check for the various suffix matches.
1250   Tmp[Base.size()] = 'b';
1251   unsigned BErrorInfo, WErrorInfo, LErrorInfo, QErrorInfo;
1252   MatchResultTy MatchB = MatchInstructionImpl(Operands, Inst, BErrorInfo);
1253   Tmp[Base.size()] = 'w';
1254   MatchResultTy MatchW = MatchInstructionImpl(Operands, Inst, WErrorInfo);
1255   Tmp[Base.size()] = 'l';
1256   MatchResultTy MatchL = MatchInstructionImpl(Operands, Inst, LErrorInfo);
1257   Tmp[Base.size()] = 'q';
1258   MatchResultTy MatchQ = MatchInstructionImpl(Operands, Inst, QErrorInfo);
1259
1260   // Restore the old token.
1261   Op->setTokenValue(Base);
1262
1263   // If exactly one matched, then we treat that as a successful match (and the
1264   // instruction will already have been filled in correctly, since the failing
1265   // matches won't have modified it).
1266   unsigned NumSuccessfulMatches =
1267     (MatchB == Match_Success) + (MatchW == Match_Success) +
1268     (MatchL == Match_Success) + (MatchQ == Match_Success);
1269   if (NumSuccessfulMatches == 1) {
1270     Out.EmitInstruction(Inst);
1271     return false;
1272   }
1273
1274   // Otherwise, the match failed, try to produce a decent error message.
1275
1276   // If we had multiple suffix matches, then identify this as an ambiguous
1277   // match.
1278   if (NumSuccessfulMatches > 1) {
1279     char MatchChars[4];
1280     unsigned NumMatches = 0;
1281     if (MatchB == Match_Success)
1282       MatchChars[NumMatches++] = 'b';
1283     if (MatchW == Match_Success)
1284       MatchChars[NumMatches++] = 'w';
1285     if (MatchL == Match_Success)
1286       MatchChars[NumMatches++] = 'l';
1287     if (MatchQ == Match_Success)
1288       MatchChars[NumMatches++] = 'q';
1289
1290     SmallString<126> Msg;
1291     raw_svector_ostream OS(Msg);
1292     OS << "ambiguous instructions require an explicit suffix (could be ";
1293     for (unsigned i = 0; i != NumMatches; ++i) {
1294       if (i != 0)
1295         OS << ", ";
1296       if (i + 1 == NumMatches)
1297         OS << "or ";
1298       OS << "'" << Base << MatchChars[i] << "'";
1299     }
1300     OS << ")";
1301     Error(IDLoc, OS.str());
1302     return true;
1303   }
1304
1305   // Okay, we know that none of the variants matched successfully.
1306
1307   // If all of the instructions reported an invalid mnemonic, then the original
1308   // mnemonic was invalid.
1309   if ((MatchB == Match_MnemonicFail) && (MatchW == Match_MnemonicFail) &&
1310       (MatchL == Match_MnemonicFail) && (MatchQ == Match_MnemonicFail)) {
1311     if (!WasOriginallyInvalidOperand) {
1312       Error(IDLoc, "invalid instruction mnemonic '" + Base + "'");
1313       return true;
1314     }
1315
1316     // Recover location info for the operand if we know which was the problem.
1317     SMLoc ErrorLoc = IDLoc;
1318     if (OrigErrorInfo != ~0U) {
1319       if (OrigErrorInfo >= Operands.size())
1320         return Error(IDLoc, "too few operands for instruction");
1321
1322       ErrorLoc = ((X86Operand*)Operands[OrigErrorInfo])->getStartLoc();
1323       if (ErrorLoc == SMLoc()) ErrorLoc = IDLoc;
1324     }
1325
1326     return Error(ErrorLoc, "invalid operand for instruction");
1327   }
1328
1329   // If one instruction matched with a missing feature, report this as a
1330   // missing feature.
1331   if ((MatchB == Match_MissingFeature) + (MatchW == Match_MissingFeature) +
1332       (MatchL == Match_MissingFeature) + (MatchQ == Match_MissingFeature) == 1){
1333     Error(IDLoc, "instruction requires a CPU feature not currently enabled");
1334     return true;
1335   }
1336
1337   // If one instruction matched with an invalid operand, report this as an
1338   // operand failure.
1339   if ((MatchB == Match_InvalidOperand) + (MatchW == Match_InvalidOperand) +
1340       (MatchL == Match_InvalidOperand) + (MatchQ == Match_InvalidOperand) == 1){
1341     Error(IDLoc, "invalid operand for instruction");
1342     return true;
1343   }
1344
1345   // If all of these were an outright failure, report it in a useless way.
1346   // FIXME: We should give nicer diagnostics about the exact failure.
1347   Error(IDLoc, "unknown use of instruction mnemonic without a size suffix");
1348   return true;
1349 }
1350
1351
1352 extern "C" void LLVMInitializeX86AsmLexer();
1353
1354 // Force static initialization.
1355 extern "C" void LLVMInitializeX86AsmParser() {
1356   RegisterAsmParser<X86_32ATTAsmParser> X(TheX86_32Target);
1357   RegisterAsmParser<X86_64ATTAsmParser> Y(TheX86_64Target);
1358   LLVMInitializeX86AsmLexer();
1359 }
1360
1361 #define GET_REGISTER_MATCHER
1362 #define GET_MATCHER_IMPLEMENTATION
1363 #include "X86GenAsmMatcher.inc"