lib/Target/X86/AsmParser/X86AsmParser.cpp

   1 //===-- X86AsmParser.cpp - Parse X86 assembly to MCInst instructions ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 #include "MCTargetDesc/X86BaseInfo.h"
  11 #include "llvm/ADT/APFloat.h"
  12 #include "llvm/ADT/SmallString.h"
  13 #include "llvm/ADT/SmallVector.h"
  14 #include "llvm/ADT/StringSwitch.h"
  15 #include "llvm/ADT/Twine.h"
  16 #include "llvm/MC/MCContext.h"
  17 #include "llvm/MC/MCExpr.h"
  18 #include "llvm/MC/MCInst.h"
  19 #include "llvm/MC/MCParser/MCAsmLexer.h"
  20 #include "llvm/MC/MCParser/MCAsmParser.h"
  21 #include "llvm/MC/MCParser/MCParsedAsmOperand.h"
  22 #include "llvm/MC/MCRegisterInfo.h"
  23 #include "llvm/MC/MCStreamer.h"
  24 #include "llvm/MC/MCSubtargetInfo.h"
  25 #include "llvm/MC/MCSymbol.h"
  26 #include "llvm/MC/MCTargetAsmParser.h"
  27 #include "llvm/Support/SourceMgr.h"
  28 #include "llvm/Support/TargetRegistry.h"
  29 #include "llvm/Support/raw_ostream.h"
  30
  31 using namespace llvm;
  32
  33 namespace {
  34 struct X86Operand;
  35
  36 static const char OpPrecedence[] = {
  37   0, // IC_PLUS
  38   0, // IC_MINUS
  39   1, // IC_MULTIPLY
  40   1, // IC_DIVIDE
  41   2, // IC_RPAREN
  42   3, // IC_LPAREN
  43   0, // IC_IMM
  44   0  // IC_REGISTER
  45 };
  46
  47 class X86AsmParser : public MCTargetAsmParser {
  48   MCSubtargetInfo &STI;
  49   MCAsmParser &Parser;
  50   ParseInstructionInfo *InstInfo;
  51 private:
  52   enum InfixCalculatorTok {
  53     IC_PLUS = 0,
  54     IC_MINUS,
  55     IC_MULTIPLY,
  56     IC_DIVIDE,
  57     IC_RPAREN,
  58     IC_LPAREN,
  59     IC_IMM,
  60     IC_REGISTER
  61   };
  62
  63   class InfixCalculator {
  64     typedef std::pair< InfixCalculatorTok, int64_t > ICToken;
  65     SmallVector<InfixCalculatorTok, 4> InfixOperatorStack;
  66     SmallVector<ICToken, 4> PostfixStack;
  67
  68   public:
  69     int64_t popOperand() {
  70       assert (!PostfixStack.empty() && "Poped an empty stack!");
  71       ICToken Op = PostfixStack.pop_back_val();
  72       assert ((Op.first == IC_IMM || Op.first == IC_REGISTER)
  73               && "Expected and immediate or register!");
  74       return Op.second;
  75     }
  76     void pushOperand(InfixCalculatorTok Op, int64_t Val = 0) {
  77       assert ((Op == IC_IMM || Op == IC_REGISTER) &&
  78               "Unexpected operand!");
  79       PostfixStack.push_back(std::make_pair(Op, Val));
  80     }
  81
  82     void popOperator() { InfixOperatorStack.pop_back_val(); }
  83     void pushOperator(InfixCalculatorTok Op) {
  84       // Push the new operator if the stack is empty.
  85       if (InfixOperatorStack.empty()) {
  86         InfixOperatorStack.push_back(Op);
  87         return;
  88       }
  89
  90       // Push the new operator if it has a higher precedence than the operator
  91       // on the top of the stack or the operator on the top of the stack is a
  92       // left parentheses.
  93       unsigned Idx = InfixOperatorStack.size() - 1;
  94       InfixCalculatorTok StackOp = InfixOperatorStack[Idx];
  95       if (OpPrecedence[Op] > OpPrecedence[StackOp] || StackOp == IC_LPAREN) {
  96         InfixOperatorStack.push_back(Op);
  97         return;
  98       }
  99
 100       // The operator on the top of the stack has higher precedence than the
 101       // new operator.
 102       unsigned ParenCount = 0;
 103       while (1) {
 104         // Nothing to process.
 105         if (InfixOperatorStack.empty())
 106           break;
 107
 108         Idx = InfixOperatorStack.size() - 1;
 109         StackOp = InfixOperatorStack[Idx];
 110         if (!(OpPrecedence[StackOp] >= OpPrecedence[Op] || ParenCount))
 111           break;
 112
 113         // If we have an even parentheses count and we see a left parentheses,
 114         // then stop processing.
 115         if (!ParenCount && StackOp == IC_LPAREN)
 116           break;
 117
 118         if (StackOp == IC_RPAREN) {
 119           ++ParenCount;
 120           InfixOperatorStack.pop_back_val();
 121         } else if (StackOp == IC_LPAREN) {
 122           --ParenCount;
 123           InfixOperatorStack.pop_back_val();
 124         } else {
 125           InfixOperatorStack.pop_back_val();
 126           PostfixStack.push_back(std::make_pair(StackOp, 0));
 127         }
 128       }
 129       // Push the new operator.
 130       InfixOperatorStack.push_back(Op);
 131     }
 132     int64_t execute() {
 133       // Push any remaining operators onto the postfix stack.
 134       while (!InfixOperatorStack.empty()) {
 135         InfixCalculatorTok StackOp = InfixOperatorStack.pop_back_val();
 136         if (StackOp != IC_LPAREN && StackOp != IC_RPAREN)
 137           PostfixStack.push_back(std::make_pair(StackOp, 0));
 138       }
 139
 140       if (PostfixStack.empty())
 141         return 0;
 142
 143       SmallVector<ICToken, 16> OperandStack;
 144       for (unsigned i = 0, e = PostfixStack.size(); i != e; ++i) {
 145         ICToken Op = PostfixStack[i];
 146         if (Op.first == IC_IMM || Op.first == IC_REGISTER) {
 147           OperandStack.push_back(Op);
 148         } else {
 149           assert (OperandStack.size() > 1 && "Too few operands.");
 150           int64_t Val;
 151           ICToken Op2 = OperandStack.pop_back_val();
 152           ICToken Op1 = OperandStack.pop_back_val();
 153           switch (Op.first) {
 154           default:
 155             report_fatal_error("Unexpected operator!");
 156             break;
 157           case IC_PLUS:
 158             Val = Op1.second + Op2.second;
 159             OperandStack.push_back(std::make_pair(IC_IMM, Val));
 160             break;
 161           case IC_MINUS:
 162             Val = Op1.second - Op2.second;
 163             OperandStack.push_back(std::make_pair(IC_IMM, Val));
 164             break;
 165           case IC_MULTIPLY:
 166             assert (Op1.first == IC_IMM && Op2.first == IC_IMM &&
 167                     "Multiply operation with an immediate and a register!");
 168             Val = Op1.second * Op2.second;
 169             OperandStack.push_back(std::make_pair(IC_IMM, Val));
 170             break;
 171           case IC_DIVIDE:
 172             assert (Op1.first == IC_IMM && Op2.first == IC_IMM &&
 173                     "Divide operation with an immediate and a register!");
 174             assert (Op2.second != 0 && "Division by zero!");
 175             Val = Op1.second / Op2.second;
 176             OperandStack.push_back(std::make_pair(IC_IMM, Val));
 177             break;
 178           }
 179         }
 180       }
 181       assert (OperandStack.size() == 1 && "Expected a single result.");
 182       return OperandStack.pop_back_val().second;
 183     }
 184   };
 185
 186   enum IntelExprState {
 187     IES_PLUS,
 188     IES_MINUS,
 189     IES_MULTIPLY,
 190     IES_DIVIDE,
 191     IES_LBRAC,
 192     IES_RBRAC,
 193     IES_LPAREN,
 194     IES_RPAREN,
 195     IES_REGISTER,
 196     IES_INTEGER,
 197     IES_IDENTIFIER,
 198     IES_ERROR
 199   };
 200
 201   class IntelExprStateMachine {
 202     IntelExprState State, PrevState;
 203     unsigned BaseReg, IndexReg, TmpReg, Scale;
 204     int64_t Imm;
 205     const MCExpr *Sym;
 206     StringRef SymName;
 207     bool StopOnLBrac, AddImmPrefix;
 208     InfixCalculator IC;
 209   public:
 210     IntelExprStateMachine(int64_t imm, bool stoponlbrac, bool addimmprefix) :
 211       State(IES_PLUS), PrevState(IES_ERROR), BaseReg(0), IndexReg(0), TmpReg(0),
 212       Scale(1), Imm(imm), Sym(0), StopOnLBrac(stoponlbrac),
 213       AddImmPrefix(addimmprefix) {}
 214
 215     unsigned getBaseReg() { return BaseReg; }
 216     unsigned getIndexReg() { return IndexReg; }
 217     unsigned getScale() { return Scale; }
 218     const MCExpr *getSym() { return Sym; }
 219     StringRef getSymName() { return SymName; }
 220     int64_t getImm() { return Imm + IC.execute(); }
 221     bool isValidEndState() { return State == IES_RBRAC; }
 222     bool getStopOnLBrac() { return StopOnLBrac; }
 223     bool getAddImmPrefix() { return AddImmPrefix; }
 224     bool hadError() { return State == IES_ERROR; }
 225
 226     void onPlus() {
 227       IntelExprState CurrState = State;
 228       switch (State) {
 229       default:
 230         State = IES_ERROR;
 231         break;
 232       case IES_INTEGER:
 233       case IES_RPAREN:
 234       case IES_REGISTER:
 235         State = IES_PLUS;
 236         IC.pushOperator(IC_PLUS);
 237         if (CurrState == IES_REGISTER && PrevState != IES_MULTIPLY) {
 238           // If we already have a BaseReg, then assume this is the IndexReg with
 239           // a scale of 1.
 240           if (!BaseReg) {
 241             BaseReg = TmpReg;
 242           } else {
 243             assert (!IndexReg && "BaseReg/IndexReg already set!");
 244             IndexReg = TmpReg;
 245             Scale = 1;
 246           }
 247         }
 248         break;
 249       }
 250       PrevState = CurrState;
 251     }
 252     void onMinus() {
 253       IntelExprState CurrState = State;
 254       switch (State) {
 255       default:
 256         State = IES_ERROR;
 257         break;
 258       case IES_PLUS:
 259       case IES_MULTIPLY:
 260       case IES_DIVIDE:
 261       case IES_LPAREN:
 262       case IES_RPAREN:
 263       case IES_LBRAC:
 264       case IES_RBRAC:
 265       case IES_INTEGER:
 266       case IES_REGISTER:
 267         State = IES_MINUS;
 268         // Only push the minus operator if it is not a unary operator.
 269         if (!(CurrState == IES_PLUS || CurrState == IES_MINUS ||
 270               CurrState == IES_MULTIPLY || CurrState == IES_DIVIDE ||
 271               CurrState == IES_LPAREN || CurrState == IES_LBRAC))
 272           IC.pushOperator(IC_MINUS);
 273         if (CurrState == IES_REGISTER && PrevState != IES_MULTIPLY) {
 274           // If we already have a BaseReg, then assume this is the IndexReg with
 275           // a scale of 1.
 276           if (!BaseReg) {
 277             BaseReg = TmpReg;
 278           } else {
 279             assert (!IndexReg && "BaseReg/IndexReg already set!");
 280             IndexReg = TmpReg;
 281             Scale = 1;
 282           }
 283         }
 284         break;
 285       }
 286       PrevState = CurrState;
 287     }
 288     void onRegister(unsigned Reg) {
 289       IntelExprState CurrState = State;
 290       switch (State) {
 291       default:
 292         State = IES_ERROR;
 293         break;
 294       case IES_PLUS:
 295       case IES_LPAREN:
 296         State = IES_REGISTER;
 297         TmpReg = Reg;
 298         IC.pushOperand(IC_REGISTER);
 299         break;
 300       case IES_MULTIPLY:
 301         // Index Register - Scale * Register
 302         if (PrevState == IES_INTEGER) {
 303           assert (!IndexReg && "IndexReg already set!");
 304           State = IES_REGISTER;
 305           IndexReg = Reg;
 306           // Get the scale and replace the 'Scale * Register' with '0'.
 307           Scale = IC.popOperand();
 308           IC.pushOperand(IC_IMM);
 309           IC.popOperator();
 310         } else {
 311           State = IES_ERROR;
 312         }
 313         break;
 314       }
 315       PrevState = CurrState;
 316     }
 317     void onIdentifierExpr(const MCExpr *SymRef, StringRef SymRefName) {
 318       PrevState = State;
 319       switch (State) {
 320       default:
 321         State = IES_ERROR;
 322         break;
 323       case IES_PLUS:
 324       case IES_MINUS:
 325         State = IES_INTEGER;
 326         Sym = SymRef;
 327         SymName = SymRefName;
 328         IC.pushOperand(IC_IMM);
 329         break;
 330       }
 331     }
 332     void onInteger(int64_t TmpInt) {
 333       IntelExprState CurrState = State;
 334       switch (State) {
 335       default:
 336         State = IES_ERROR;
 337         break;
 338       case IES_PLUS:
 339       case IES_MINUS:
 340       case IES_DIVIDE:
 341       case IES_MULTIPLY:
 342       case IES_LPAREN:
 343         State = IES_INTEGER;
 344         if (PrevState == IES_REGISTER && CurrState == IES_MULTIPLY) {
 345           // Index Register - Register * Scale
 346           assert (!IndexReg && "IndexReg already set!");
 347           IndexReg = TmpReg;
 348           Scale = TmpInt;
 349           // Get the scale and replace the 'Register * Scale' with '0'.
 350           IC.popOperator();
 351         } else if ((PrevState == IES_PLUS || PrevState == IES_MINUS ||
 352                     PrevState == IES_MULTIPLY || PrevState == IES_DIVIDE ||
 353                     PrevState == IES_LPAREN || PrevState == IES_LBRAC) &&
 354                    CurrState == IES_MINUS) {
 355           // Unary minus.  No need to pop the minus operand because it was never
 356           // pushed.
 357           IC.pushOperand(IC_IMM, -TmpInt); // Push -Imm.
 358         } else {
 359           IC.pushOperand(IC_IMM, TmpInt);
 360         }
 361         break;
 362       }
 363       PrevState = CurrState;
 364     }
 365     void onStar() {
 366       PrevState = State;
 367       switch (State) {
 368       default:
 369         State = IES_ERROR;
 370         break;
 371       case IES_INTEGER:
 372       case IES_REGISTER:
 373       case IES_RPAREN:
 374         State = IES_MULTIPLY;
 375         IC.pushOperator(IC_MULTIPLY);
 376         break;
 377       }
 378     }
 379     void onDivide() {
 380       PrevState = State;
 381       switch (State) {
 382       default:
 383         State = IES_ERROR;
 384         break;
 385       case IES_INTEGER:
 386       case IES_RPAREN:
 387         State = IES_DIVIDE;
 388         IC.pushOperator(IC_DIVIDE);
 389         break;
 390       }
 391     }
 392     void onLBrac() {
 393       PrevState = State;
 394       switch (State) {
 395       default:
 396         State = IES_ERROR;
 397         break;
 398       case IES_RBRAC:
 399         State = IES_PLUS;
 400         IC.pushOperator(IC_PLUS);
 401         break;
 402       }
 403     }
 404     void onRBrac() {
 405       IntelExprState CurrState = State;
 406       switch (State) {
 407       default:
 408         State = IES_ERROR;
 409         break;
 410       case IES_INTEGER:
 411       case IES_REGISTER:
 412       case IES_RPAREN:
 413         State = IES_RBRAC;
 414         if (CurrState == IES_REGISTER && PrevState != IES_MULTIPLY) {
 415           // If we already have a BaseReg, then assume this is the IndexReg with
 416           // a scale of 1.
 417           if (!BaseReg) {
 418             BaseReg = TmpReg;
 419           } else {
 420             assert (!IndexReg && "BaseReg/IndexReg already set!");
 421             IndexReg = TmpReg;
 422             Scale = 1;
 423           }
 424         }
 425         break;
 426       }
 427       PrevState = CurrState;
 428     }
 429     void onLParen() {
 430       IntelExprState CurrState = State;
 431       switch (State) {
 432       default:
 433         State = IES_ERROR;
 434         break;
 435       case IES_PLUS:
 436       case IES_MINUS:
 437       case IES_MULTIPLY:
 438       case IES_DIVIDE:
 439       case IES_LPAREN:
 440         // FIXME: We don't handle this type of unary minus, yet.
 441         if ((PrevState == IES_PLUS || PrevState == IES_MINUS ||
 442             PrevState == IES_MULTIPLY || PrevState == IES_DIVIDE ||
 443             PrevState == IES_LPAREN || PrevState == IES_LBRAC) &&
 444             CurrState == IES_MINUS) {
 445           State = IES_ERROR;
 446           break;
 447         }
 448         State = IES_LPAREN;
 449         IC.pushOperator(IC_LPAREN);
 450         break;
 451       }
 452       PrevState = CurrState;
 453     }
 454     void onRParen() {
 455       PrevState = State;
 456       switch (State) {
 457       default:
 458         State = IES_ERROR;
 459         break;
 460       case IES_INTEGER:
 461       case IES_REGISTER:
 462       case IES_RPAREN:
 463         State = IES_RPAREN;
 464         IC.pushOperator(IC_RPAREN);
 465         break;
 466       }
 467     }
 468   };
 469
 470   MCAsmParser &getParser() const { return Parser; }
 471
 472   MCAsmLexer &getLexer() const { return Parser.getLexer(); }
 473
 474   bool Error(SMLoc L, const Twine &Msg,
 475              ArrayRef<SMRange> Ranges = ArrayRef<SMRange>(),
 476              bool MatchingInlineAsm = false) {
 477     if (MatchingInlineAsm) return true;
 478     return Parser.Error(L, Msg, Ranges);
 479   }
 480
 481   X86Operand *ErrorOperand(SMLoc Loc, StringRef Msg) {
 482     Error(Loc, Msg);
 483     return 0;
 484   }
 485
 486   X86Operand *ParseOperand();
 487   X86Operand *ParseATTOperand();
 488   X86Operand *ParseIntelOperand();
 489   X86Operand *ParseIntelOffsetOfOperator();
 490   X86Operand *ParseIntelDotOperator(const MCExpr *Disp, const MCExpr *&NewDisp);
 491   X86Operand *ParseIntelOperator(unsigned OpKind);
 492   X86Operand *ParseIntelMemOperand(unsigned SegReg, int64_t ImmDisp,
 493                                    SMLoc StartLoc);
 494   X86Operand *ParseIntelExpression(IntelExprStateMachine &SM, SMLoc &End);
 495   X86Operand *ParseIntelBracExpression(unsigned SegReg, SMLoc Start,
 496                                        int64_t ImmDisp, unsigned Size);
 497   X86Operand *ParseIntelIdentifier(const MCExpr *&Val, StringRef &Identifier,
 498                                    SMLoc &End);
 499   X86Operand *ParseMemOperand(unsigned SegReg, SMLoc StartLoc);
 500
 501   X86Operand *CreateMemForInlineAsm(unsigned SegReg, const MCExpr *Disp,
 502                                     unsigned BaseReg, unsigned IndexReg,
 503                                     unsigned Scale, SMLoc Start, SMLoc End,
 504                                     unsigned Size, StringRef SymName);
 505
 506   bool ParseDirectiveWord(unsigned Size, SMLoc L);
 507   bool ParseDirectiveCode(StringRef IDVal, SMLoc L);
 508
 509   bool processInstruction(MCInst &Inst,
 510                           const SmallVectorImpl<MCParsedAsmOperand*> &Ops);
 511
 512   bool MatchAndEmitInstruction(SMLoc IDLoc, unsigned &Opcode,
 513                                SmallVectorImpl<MCParsedAsmOperand*> &Operands,
 514                                MCStreamer &Out, unsigned &ErrorInfo,
 515                                bool MatchingInlineAsm);
 516
 517   /// isSrcOp - Returns true if operand is either (%rsi) or %ds:%(rsi)
 518   /// in 64bit mode or (%esi) or %es:(%esi) in 32bit mode.
 519   bool isSrcOp(X86Operand &Op);
 520
 521   /// isDstOp - Returns true if operand is either (%rdi) or %es:(%rdi)
 522   /// in 64bit mode or (%edi) or %es:(%edi) in 32bit mode.
 523   bool isDstOp(X86Operand &Op);
 524
 525   bool is64BitMode() const {
 526     // FIXME: Can tablegen auto-generate this?
 527     return (STI.getFeatureBits() & X86::Mode64Bit) != 0;
 528   }
 529   void SwitchMode() {
 530     unsigned FB = ComputeAvailableFeatures(STI.ToggleFeature(X86::Mode64Bit));
 531     setAvailableFeatures(FB);
 532   }
 533
 534   bool isParsingIntelSyntax() {
 535     return getParser().getAssemblerDialect();
 536   }
 537
 538   /// @name Auto-generated Matcher Functions
 539   /// {
 540
 541 #define GET_ASSEMBLER_HEADER
 542 #include "X86GenAsmMatcher.inc"
 543
 544   /// }
 545
 546 public:
 547   X86AsmParser(MCSubtargetInfo &sti, MCAsmParser &parser)
 548     : MCTargetAsmParser(), STI(sti), Parser(parser), InstInfo(0) {
 549
 550     // Initialize the set of available features.
 551     setAvailableFeatures(ComputeAvailableFeatures(STI.getFeatureBits()));
 552   }
 553   virtual bool ParseRegister(unsigned &RegNo, SMLoc &StartLoc, SMLoc &EndLoc);
 554
 555   virtual bool ParseInstruction(ParseInstructionInfo &Info, StringRef Name,
 556                                 SMLoc NameLoc,
 557                                 SmallVectorImpl<MCParsedAsmOperand*> &Operands);
 558
 559   virtual bool ParseDirective(AsmToken DirectiveID);
 560 };
 561 } // end anonymous namespace
 562
 563 /// @name Auto-generated Match Functions
 564 /// {
 565
 566 static unsigned MatchRegisterName(StringRef Name);
 567
 568 /// }
 569
 570 static bool isImmSExti16i8Value(uint64_t Value) {
 571   return ((                                  Value <= 0x000000000000007FULL)||
 572           (0x000000000000FF80ULL <= Value && Value <= 0x000000000000FFFFULL)||
 573           (0xFFFFFFFFFFFFFF80ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 574 }
 575
 576 static bool isImmSExti32i8Value(uint64_t Value) {
 577   return ((                                  Value <= 0x000000000000007FULL)||
 578           (0x00000000FFFFFF80ULL <= Value && Value <= 0x00000000FFFFFFFFULL)||
 579           (0xFFFFFFFFFFFFFF80ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 580 }
 581
 582 static bool isImmZExtu32u8Value(uint64_t Value) {
 583     return (Value <= 0x00000000000000FFULL);
 584 }
 585
 586 static bool isImmSExti64i8Value(uint64_t Value) {
 587   return ((                                  Value <= 0x000000000000007FULL)||
 588           (0xFFFFFFFFFFFFFF80ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 589 }
 590
 591 static bool isImmSExti64i32Value(uint64_t Value) {
 592   return ((                                  Value <= 0x000000007FFFFFFFULL)||
 593           (0xFFFFFFFF80000000ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 594 }
 595 namespace {
 596
 597 /// X86Operand - Instances of this class represent a parsed X86 machine
 598 /// instruction.
 599 struct X86Operand : public MCParsedAsmOperand {
 600   enum KindTy {
 601     Token,
 602     Register,
 603     Immediate,
 604     Memory
 605   } Kind;
 606
 607   SMLoc StartLoc, EndLoc;
 608   SMLoc OffsetOfLoc;
 609   StringRef SymName;
 610   bool AddressOf;
 611
 612   struct TokOp {
 613     const char *Data;
 614     unsigned Length;
 615   };
 616
 617   struct RegOp {
 618     unsigned RegNo;
 619   };
 620
 621   struct ImmOp {
 622     const MCExpr *Val;
 623   };
 624
 625   struct MemOp {
 626     unsigned SegReg;
 627     const MCExpr *Disp;
 628     unsigned BaseReg;
 629     unsigned IndexReg;
 630     unsigned Scale;
 631     unsigned Size;
 632   };
 633
 634   union {
 635     struct TokOp Tok;
 636     struct RegOp Reg;
 637     struct ImmOp Imm;
 638     struct MemOp Mem;
 639   };
 640
 641   X86Operand(KindTy K, SMLoc Start, SMLoc End)
 642     : Kind(K), StartLoc(Start), EndLoc(End) {}
 643
 644   StringRef getSymName() { return SymName; }
 645
 646   /// getStartLoc - Get the location of the first token of this operand.
 647   SMLoc getStartLoc() const { return StartLoc; }
 648   /// getEndLoc - Get the location of the last token of this operand.
 649   SMLoc getEndLoc() const { return EndLoc; }
 650   /// getLocRange - Get the range between the first and last token of this
 651   /// operand.
 652   SMRange getLocRange() const { return SMRange(StartLoc, EndLoc); }
 653   /// getOffsetOfLoc - Get the location of the offset operator.
 654   SMLoc getOffsetOfLoc() const { return OffsetOfLoc; }
 655
 656   virtual void print(raw_ostream &OS) const {}
 657
 658   StringRef getToken() const {
 659     assert(Kind == Token && "Invalid access!");
 660     return StringRef(Tok.Data, Tok.Length);
 661   }
 662   void setTokenValue(StringRef Value) {
 663     assert(Kind == Token && "Invalid access!");
 664     Tok.Data = Value.data();
 665     Tok.Length = Value.size();
 666   }
 667
 668   unsigned getReg() const {
 669     assert(Kind == Register && "Invalid access!");
 670     return Reg.RegNo;
 671   }
 672
 673   const MCExpr *getImm() const {
 674     assert(Kind == Immediate && "Invalid access!");
 675     return Imm.Val;
 676   }
 677
 678   const MCExpr *getMemDisp() const {
 679     assert(Kind == Memory && "Invalid access!");
 680     return Mem.Disp;
 681   }
 682   unsigned getMemSegReg() const {
 683     assert(Kind == Memory && "Invalid access!");
 684     return Mem.SegReg;
 685   }
 686   unsigned getMemBaseReg() const {
 687     assert(Kind == Memory && "Invalid access!");
 688     return Mem.BaseReg;
 689   }
 690   unsigned getMemIndexReg() const {
 691     assert(Kind == Memory && "Invalid access!");
 692     return Mem.IndexReg;
 693   }
 694   unsigned getMemScale() const {
 695     assert(Kind == Memory && "Invalid access!");
 696     return Mem.Scale;
 697   }
 698
 699   bool isToken() const {return Kind == Token; }
 700
 701   bool isImm() const { return Kind == Immediate; }
 702
 703   bool isImmSExti16i8() const {
 704     if (!isImm())
 705       return false;
 706
 707     // If this isn't a constant expr, just assume it fits and let relaxation
 708     // handle it.
 709     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 710     if (!CE)
 711       return true;
 712
 713     // Otherwise, check the value is in a range that makes sense for this
 714     // extension.
 715     return isImmSExti16i8Value(CE->getValue());
 716   }
 717   bool isImmSExti32i8() const {
 718     if (!isImm())
 719       return false;
 720
 721     // If this isn't a constant expr, just assume it fits and let relaxation
 722     // handle it.
 723     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 724     if (!CE)
 725       return true;
 726
 727     // Otherwise, check the value is in a range that makes sense for this
 728     // extension.
 729     return isImmSExti32i8Value(CE->getValue());
 730   }
 731   bool isImmZExtu32u8() const {
 732     if (!isImm())
 733       return false;
 734
 735     // If this isn't a constant expr, just assume it fits and let relaxation
 736     // handle it.
 737     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 738     if (!CE)
 739       return true;
 740
 741     // Otherwise, check the value is in a range that makes sense for this
 742     // extension.
 743     return isImmZExtu32u8Value(CE->getValue());
 744   }
 745   bool isImmSExti64i8() const {
 746     if (!isImm())
 747       return false;
 748
 749     // If this isn't a constant expr, just assume it fits and let relaxation
 750     // handle it.
 751     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 752     if (!CE)
 753       return true;
 754
 755     // Otherwise, check the value is in a range that makes sense for this
 756     // extension.
 757     return isImmSExti64i8Value(CE->getValue());
 758   }
 759   bool isImmSExti64i32() const {
 760     if (!isImm())
 761       return false;
 762
 763     // If this isn't a constant expr, just assume it fits and let relaxation
 764     // handle it.
 765     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 766     if (!CE)
 767       return true;
 768
 769     // Otherwise, check the value is in a range that makes sense for this
 770     // extension.
 771     return isImmSExti64i32Value(CE->getValue());
 772   }
 773
 774   bool isOffsetOf() const {
 775     return OffsetOfLoc.getPointer();
 776   }
 777
 778   bool needAddressOf() const {
 779     return AddressOf;
 780   }
 781
 782   bool isMem() const { return Kind == Memory; }
 783   bool isMem8() const {
 784     return Kind == Memory && (!Mem.Size || Mem.Size == 8);
 785   }
 786   bool isMem16() const {
 787     return Kind == Memory && (!Mem.Size || Mem.Size == 16);
 788   }
 789   bool isMem32() const {
 790     return Kind == Memory && (!Mem.Size || Mem.Size == 32);
 791   }
 792   bool isMem64() const {
 793     return Kind == Memory && (!Mem.Size || Mem.Size == 64);
 794   }
 795   bool isMem80() const {
 796     return Kind == Memory && (!Mem.Size || Mem.Size == 80);
 797   }
 798   bool isMem128() const {
 799     return Kind == Memory && (!Mem.Size || Mem.Size == 128);
 800   }
 801   bool isMem256() const {
 802     return Kind == Memory && (!Mem.Size || Mem.Size == 256);
 803   }
 804
 805   bool isMemVX32() const {
 806     return Kind == Memory && (!Mem.Size || Mem.Size == 32) &&
 807       getMemIndexReg() >= X86::XMM0 && getMemIndexReg() <= X86::XMM15;
 808   }
 809   bool isMemVY32() const {
 810     return Kind == Memory && (!Mem.Size || Mem.Size == 32) &&
 811       getMemIndexReg() >= X86::YMM0 && getMemIndexReg() <= X86::YMM15;
 812   }
 813   bool isMemVX64() const {
 814     return Kind == Memory && (!Mem.Size || Mem.Size == 64) &&
 815       getMemIndexReg() >= X86::XMM0 && getMemIndexReg() <= X86::XMM15;
 816   }
 817   bool isMemVY64() const {
 818     return Kind == Memory && (!Mem.Size || Mem.Size == 64) &&
 819       getMemIndexReg() >= X86::YMM0 && getMemIndexReg() <= X86::YMM15;
 820   }
 821
 822   bool isAbsMem() const {
 823     return Kind == Memory && !getMemSegReg() && !getMemBaseReg() &&
 824       !getMemIndexReg() && getMemScale() == 1;
 825   }
 826
 827   bool isReg() const { return Kind == Register; }
 828
 829   void addExpr(MCInst &Inst, const MCExpr *Expr) const {
 830     // Add as immediates when possible.
 831     if (const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(Expr))
 832       Inst.addOperand(MCOperand::CreateImm(CE->getValue()));
 833     else
 834       Inst.addOperand(MCOperand::CreateExpr(Expr));
 835   }
 836
 837   void addRegOperands(MCInst &Inst, unsigned N) const {
 838     assert(N == 1 && "Invalid number of operands!");
 839     Inst.addOperand(MCOperand::CreateReg(getReg()));
 840   }
 841
 842   void addImmOperands(MCInst &Inst, unsigned N) const {
 843     assert(N == 1 && "Invalid number of operands!");
 844     addExpr(Inst, getImm());
 845   }
 846
 847   void addMem8Operands(MCInst &Inst, unsigned N) const {
 848     addMemOperands(Inst, N);
 849   }
 850   void addMem16Operands(MCInst &Inst, unsigned N) const {
 851     addMemOperands(Inst, N);
 852   }
 853   void addMem32Operands(MCInst &Inst, unsigned N) const {
 854     addMemOperands(Inst, N);
 855   }
 856   void addMem64Operands(MCInst &Inst, unsigned N) const {
 857     addMemOperands(Inst, N);
 858   }
 859   void addMem80Operands(MCInst &Inst, unsigned N) const {
 860     addMemOperands(Inst, N);
 861   }
 862   void addMem128Operands(MCInst &Inst, unsigned N) const {
 863     addMemOperands(Inst, N);
 864   }
 865   void addMem256Operands(MCInst &Inst, unsigned N) const {
 866     addMemOperands(Inst, N);
 867   }
 868   void addMemVX32Operands(MCInst &Inst, unsigned N) const {
 869     addMemOperands(Inst, N);
 870   }
 871   void addMemVY32Operands(MCInst &Inst, unsigned N) const {
 872     addMemOperands(Inst, N);
 873   }
 874   void addMemVX64Operands(MCInst &Inst, unsigned N) const {
 875     addMemOperands(Inst, N);
 876   }
 877   void addMemVY64Operands(MCInst &Inst, unsigned N) const {
 878     addMemOperands(Inst, N);
 879   }
 880
 881   void addMemOperands(MCInst &Inst, unsigned N) const {
 882     assert((N == 5) && "Invalid number of operands!");
 883     Inst.addOperand(MCOperand::CreateReg(getMemBaseReg()));
 884     Inst.addOperand(MCOperand::CreateImm(getMemScale()));
 885     Inst.addOperand(MCOperand::CreateReg(getMemIndexReg()));
 886     addExpr(Inst, getMemDisp());
 887     Inst.addOperand(MCOperand::CreateReg(getMemSegReg()));
 888   }
 889
 890   void addAbsMemOperands(MCInst &Inst, unsigned N) const {
 891     assert((N == 1) && "Invalid number of operands!");
 892     // Add as immediates when possible.
 893     if (const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getMemDisp()))
 894       Inst.addOperand(MCOperand::CreateImm(CE->getValue()));
 895     else
 896       Inst.addOperand(MCOperand::CreateExpr(getMemDisp()));
 897   }
 898
 899   static X86Operand *CreateToken(StringRef Str, SMLoc Loc) {
 900     SMLoc EndLoc = SMLoc::getFromPointer(Loc.getPointer() + Str.size());
 901     X86Operand *Res = new X86Operand(Token, Loc, EndLoc);
 902     Res->Tok.Data = Str.data();
 903     Res->Tok.Length = Str.size();
 904     return Res;
 905   }
 906
 907   static X86Operand *CreateReg(unsigned RegNo, SMLoc StartLoc, SMLoc EndLoc,
 908                                bool AddressOf = false,
 909                                SMLoc OffsetOfLoc = SMLoc(),
 910                                StringRef SymName = StringRef()) {
 911     X86Operand *Res = new X86Operand(Register, StartLoc, EndLoc);
 912     Res->Reg.RegNo = RegNo;
 913     Res->AddressOf = AddressOf;
 914     Res->OffsetOfLoc = OffsetOfLoc;
 915     Res->SymName = SymName;
 916     return Res;
 917   }
 918
 919   static X86Operand *CreateImm(const MCExpr *Val, SMLoc StartLoc, SMLoc EndLoc){
 920     X86Operand *Res = new X86Operand(Immediate, StartLoc, EndLoc);
 921     Res->Imm.Val = Val;
 922     return Res;
 923   }
 924
 925   /// Create an absolute memory operand.
 926   static X86Operand *CreateMem(const MCExpr *Disp, SMLoc StartLoc, SMLoc EndLoc,
 927                                unsigned Size = 0,
 928                                StringRef SymName = StringRef()) {
 929     X86Operand *Res = new X86Operand(Memory, StartLoc, EndLoc);
 930     Res->Mem.SegReg   = 0;
 931     Res->Mem.Disp     = Disp;
 932     Res->Mem.BaseReg  = 0;
 933     Res->Mem.IndexReg = 0;
 934     Res->Mem.Scale    = 1;
 935     Res->Mem.Size     = Size;
 936     Res->SymName = SymName;
 937     Res->AddressOf = false;
 938     return Res;
 939   }
 940
 941   /// Create a generalized memory operand.
 942   static X86Operand *CreateMem(unsigned SegReg, const MCExpr *Disp,
 943                                unsigned BaseReg, unsigned IndexReg,
 944                                unsigned Scale, SMLoc StartLoc, SMLoc EndLoc,
 945                                unsigned Size = 0,
 946                                StringRef SymName = StringRef()) {
 947     // We should never just have a displacement, that should be parsed as an
 948     // absolute memory operand.
 949     assert((SegReg || BaseReg || IndexReg) && "Invalid memory operand!");
 950
 951     // The scale should always be one of {1,2,4,8}.
 952     assert(((Scale == 1 || Scale == 2 || Scale == 4 || Scale == 8)) &&
 953            "Invalid scale!");
 954     X86Operand *Res = new X86Operand(Memory, StartLoc, EndLoc);
 955     Res->Mem.SegReg   = SegReg;
 956     Res->Mem.Disp     = Disp;
 957     Res->Mem.BaseReg  = BaseReg;
 958     Res->Mem.IndexReg = IndexReg;
 959     Res->Mem.Scale    = Scale;
 960     Res->Mem.Size     = Size;
 961     Res->SymName = SymName;
 962     Res->AddressOf = false;
 963     return Res;
 964   }
 965 };
 966
 967 } // end anonymous namespace.
 968
 969 bool X86AsmParser::isSrcOp(X86Operand &Op) {
 970   unsigned basereg = is64BitMode() ? X86::RSI : X86::ESI;
 971
 972   return (Op.isMem() &&
 973     (Op.Mem.SegReg == 0 || Op.Mem.SegReg == X86::DS) &&
 974     isa<MCConstantExpr>(Op.Mem.Disp) &&
 975     cast<MCConstantExpr>(Op.Mem.Disp)->getValue() == 0 &&
 976     Op.Mem.BaseReg == basereg && Op.Mem.IndexReg == 0);
 977 }
 978
 979 bool X86AsmParser::isDstOp(X86Operand &Op) {
 980   unsigned basereg = is64BitMode() ? X86::RDI : X86::EDI;
 981
 982   return Op.isMem() &&
 983     (Op.Mem.SegReg == 0 || Op.Mem.SegReg == X86::ES) &&
 984     isa<MCConstantExpr>(Op.Mem.Disp) &&
 985     cast<MCConstantExpr>(Op.Mem.Disp)->getValue() == 0 &&
 986     Op.Mem.BaseReg == basereg && Op.Mem.IndexReg == 0;
 987 }
 988
 989 bool X86AsmParser::ParseRegister(unsigned &RegNo,
 990                                  SMLoc &StartLoc, SMLoc &EndLoc) {
 991   RegNo = 0;
 992   const AsmToken &PercentTok = Parser.getTok();
 993   StartLoc = PercentTok.getLoc();
 994
 995   // If we encounter a %, ignore it. This code handles registers with and
 996   // without the prefix, unprefixed registers can occur in cfi directives.
 997   if (!isParsingIntelSyntax() && PercentTok.is(AsmToken::Percent))
 998     Parser.Lex(); // Eat percent token.
 999
1000   const AsmToken &Tok = Parser.getTok();
1001   EndLoc = Tok.getEndLoc();
1002
1003   if (Tok.isNot(AsmToken::Identifier)) {
1004     if (isParsingIntelSyntax()) return true;
1005     return Error(StartLoc, "invalid register name",
1006                  SMRange(StartLoc, EndLoc));
1007   }
1008
1009   RegNo = MatchRegisterName(Tok.getString());
1010
1011   // If the match failed, try the register name as lowercase.
1012   if (RegNo == 0)
1013     RegNo = MatchRegisterName(Tok.getString().lower());
1014
1015   if (!is64BitMode()) {
1016     // FIXME: This should be done using Requires<In32BitMode> and
1017     // Requires<In64BitMode> so "eiz" usage in 64-bit instructions can be also
1018     // checked.
1019     // FIXME: Check AH, CH, DH, BH cannot be used in an instruction requiring a
1020     // REX prefix.
1021     if (RegNo == X86::RIZ ||
1022         X86MCRegisterClasses[X86::GR64RegClassID].contains(RegNo) ||
1023         X86II::isX86_64NonExtLowByteReg(RegNo) ||
1024         X86II::isX86_64ExtendedReg(RegNo))
1025       return Error(StartLoc, "register %"
1026                    + Tok.getString() + " is only available in 64-bit mode",
1027                    SMRange(StartLoc, EndLoc));
1028   }
1029
1030   // Parse "%st" as "%st(0)" and "%st(1)", which is multiple tokens.
1031   if (RegNo == 0 && (Tok.getString() == "st" || Tok.getString() == "ST")) {
1032     RegNo = X86::ST0;
1033     Parser.Lex(); // Eat 'st'
1034
1035     // Check to see if we have '(4)' after %st.
1036     if (getLexer().isNot(AsmToken::LParen))
1037       return false;
1038     // Lex the paren.
1039     getParser().Lex();
1040
1041     const AsmToken &IntTok = Parser.getTok();
1042     if (IntTok.isNot(AsmToken::Integer))
1043       return Error(IntTok.getLoc(), "expected stack index");
1044     switch (IntTok.getIntVal()) {
1045     case 0: RegNo = X86::ST0; break;
1046     case 1: RegNo = X86::ST1; break;
1047     case 2: RegNo = X86::ST2; break;
1048     case 3: RegNo = X86::ST3; break;
1049     case 4: RegNo = X86::ST4; break;
1050     case 5: RegNo = X86::ST5; break;
1051     case 6: RegNo = X86::ST6; break;
1052     case 7: RegNo = X86::ST7; break;
1053     default: return Error(IntTok.getLoc(), "invalid stack index");
1054     }
1055
1056     if (getParser().Lex().isNot(AsmToken::RParen))
1057       return Error(Parser.getTok().getLoc(), "expected ')'");
1058
1059     EndLoc = Parser.getTok().getEndLoc();
1060     Parser.Lex(); // Eat ')'
1061     return false;
1062   }
1063
1064   EndLoc = Parser.getTok().getEndLoc();
1065
1066   // If this is "db[0-7]", match it as an alias
1067   // for dr[0-7].
1068   if (RegNo == 0 && Tok.getString().size() == 3 &&
1069       Tok.getString().startswith("db")) {
1070     switch (Tok.getString()[2]) {
1071     case '0': RegNo = X86::DR0; break;
1072     case '1': RegNo = X86::DR1; break;
1073     case '2': RegNo = X86::DR2; break;
1074     case '3': RegNo = X86::DR3; break;
1075     case '4': RegNo = X86::DR4; break;
1076     case '5': RegNo = X86::DR5; break;
1077     case '6': RegNo = X86::DR6; break;
1078     case '7': RegNo = X86::DR7; break;
1079     }
1080
1081     if (RegNo != 0) {
1082       EndLoc = Parser.getTok().getEndLoc();
1083       Parser.Lex(); // Eat it.
1084       return false;
1085     }
1086   }
1087
1088   if (RegNo == 0) {
1089     if (isParsingIntelSyntax()) return true;
1090     return Error(StartLoc, "invalid register name",
1091                  SMRange(StartLoc, EndLoc));
1092   }
1093
1094   Parser.Lex(); // Eat identifier token.
1095   return false;
1096 }
1097
1098 X86Operand *X86AsmParser::ParseOperand() {
1099   if (isParsingIntelSyntax())
1100     return ParseIntelOperand();
1101   return ParseATTOperand();
1102 }
1103
1104 /// getIntelMemOperandSize - Return intel memory operand size.
1105 static unsigned getIntelMemOperandSize(StringRef OpStr) {
1106   unsigned Size = StringSwitch<unsigned>(OpStr)
1107     .Cases("BYTE", "byte", 8)
1108     .Cases("WORD", "word", 16)
1109     .Cases("DWORD", "dword", 32)
1110     .Cases("QWORD", "qword", 64)
1111     .Cases("XWORD", "xword", 80)
1112     .Cases("XMMWORD", "xmmword", 128)
1113     .Cases("YMMWORD", "ymmword", 256)
1114     .Default(0);
1115   return Size;
1116 }
1117
1118 X86Operand *
1119 X86AsmParser::CreateMemForInlineAsm(unsigned SegReg, const MCExpr *Disp,
1120                                     unsigned BaseReg, unsigned IndexReg,
1121                                     unsigned Scale, SMLoc Start, SMLoc End,
1122                                     unsigned Size, StringRef Identifier) {
1123   bool NeedSizeDir = false;
1124   if (const MCSymbolRefExpr *SymRef = dyn_cast<MCSymbolRefExpr>(Disp)) {
1125     const MCSymbol &Sym = SymRef->getSymbol();
1126     StringRef SymName = Sym.getName();
1127     MCAsmParserSemaCallback::InlineAsmIdentifierInfo Info;
1128     SemaCallback->LookupInlineAsmIdentifier(SymName, Info);
1129
1130     if (!Size) {
1131       Size = Info.Type * 8; // Size is in terms of bits in this context.
1132       NeedSizeDir = Size > 0;
1133     }
1134     // If this is not a VarDecl then assume it is a FuncDecl or some other label
1135     // reference.  We need an 'r' constraint here, so we need to create register
1136     // operand to ensure proper matching.  Just pick a GPR based on the size of
1137     // a pointer.
1138     if (!Info.IsVarDecl) {
1139       unsigned RegNo = is64BitMode() ? X86::RBX : X86::EBX;
1140       return X86Operand::CreateReg(RegNo, Start, End, /*AddressOf=*/true,
1141                                    SMLoc(), Identifier);
1142     }
1143   }
1144
1145   if (NeedSizeDir)
1146     InstInfo->AsmRewrites->push_back(AsmRewrite(AOK_SizeDirective, Start,
1147                                                 /*Len=*/0, Size));
1148
1149   // When parsing inline assembly we set the base register to a non-zero value
1150   // if we don't know the actual value at this time.  This is necessary to
1151   // get the matching correct in some cases.
1152   BaseReg = BaseReg ? BaseReg : 1;
1153   return X86Operand::CreateMem(SegReg, Disp, BaseReg, IndexReg, Scale, Start,
1154                                End, Size, Identifier);
1155 }
1156
1157 static void
1158 RewriteIntelBracExpression(SmallVectorImpl<AsmRewrite> *AsmRewrites,
1159                            StringRef SymName, int64_t ImmDisp,
1160                            int64_t FinalImmDisp, SMLoc &BracLoc,
1161                            SMLoc &StartInBrac, SMLoc &End) {
1162   // Remove the '[' and ']' from the IR string.
1163   AsmRewrites->push_back(AsmRewrite(AOK_Skip, BracLoc, 1));
1164   AsmRewrites->push_back(AsmRewrite(AOK_Skip, End, 1));
1165
1166   // If ImmDisp is non-zero, then we parsed a displacement before the
1167   // bracketed expression (i.e., ImmDisp [ BaseReg + Scale*IndexReg + Disp])
1168   // If ImmDisp doesn't match the displacement computed by the state machine
1169   // then we have an additional displacement in the bracketed expression.
1170   if (ImmDisp != FinalImmDisp) {
1171     if (ImmDisp) {
1172       // We have an immediate displacement before the bracketed expression.
1173       // Adjust this to match the final immediate displacement.
1174       bool Found = false;
1175       for (SmallVectorImpl<AsmRewrite>::iterator I = AsmRewrites->begin(),
1176              E = AsmRewrites->end(); I != E; ++I) {
1177         if ((*I).Loc.getPointer() > BracLoc.getPointer())
1178           continue;
1179         if ((*I).Kind == AOK_ImmPrefix || (*I).Kind == AOK_Imm) {
1180           assert (!Found && "ImmDisp already rewritten.");
1181           (*I).Kind = AOK_Imm;
1182           (*I).Len = BracLoc.getPointer() - (*I).Loc.getPointer();
1183           (*I).Val = FinalImmDisp;
1184           Found = true;
1185           break;
1186         }
1187       }
1188       assert (Found && "Unable to rewrite ImmDisp.");
1189     } else {
1190       // We have a symbolic and an immediate displacement, but no displacement
1191       // before the bracketed expression.  Put the immediate displacement
1192       // before the bracketed expression.
1193       AsmRewrites->push_back(AsmRewrite(AOK_Imm, BracLoc, 0, FinalImmDisp));
1194     }
1195   }
1196   // Remove all the ImmPrefix rewrites within the brackets.
1197   for (SmallVectorImpl<AsmRewrite>::iterator I = AsmRewrites->begin(),
1198          E = AsmRewrites->end(); I != E; ++I) {
1199     if ((*I).Loc.getPointer() < StartInBrac.getPointer())
1200       continue;
1201     if ((*I).Kind == AOK_ImmPrefix)
1202       (*I).Kind = AOK_Delete;
1203   }
1204   const char *SymLocPtr = SymName.data();
1205   // Skip everything before the symbol.
1206   if (unsigned Len = SymLocPtr - StartInBrac.getPointer()) {
1207     assert(Len > 0 && "Expected a non-negative length.");
1208     AsmRewrites->push_back(AsmRewrite(AOK_Skip, StartInBrac, Len));
1209   }
1210   // Skip everything after the symbol.
1211   if (unsigned Len = End.getPointer() - (SymLocPtr + SymName.size())) {
1212     SMLoc Loc = SMLoc::getFromPointer(SymLocPtr + SymName.size());
1213     assert(Len > 0 && "Expected a non-negative length.");
1214     AsmRewrites->push_back(AsmRewrite(AOK_Skip, Loc, Len));
1215   }
1216 }
1217
1218 X86Operand *
1219 X86AsmParser::ParseIntelExpression(IntelExprStateMachine &SM, SMLoc &End) {
1220   const AsmToken &Tok = Parser.getTok();
1221
1222   bool Done = false;
1223   while (!Done) {
1224     bool UpdateLocLex = true;
1225
1226     // The period in the dot operator (e.g., [ebx].foo.bar) is parsed as an
1227     // identifier.  Don't try an parse it as a register.
1228     if (Tok.getString().startswith("."))
1229       break;
1230
1231     // If we're parsing an immediate expression, we don't expect a '['.
1232     if (SM.getStopOnLBrac() && getLexer().getKind() == AsmToken::LBrac)
1233       break;
1234
1235     switch (getLexer().getKind()) {
1236     default: {
1237       if (SM.isValidEndState()) {
1238         Done = true;
1239         break;
1240       }
1241       return ErrorOperand(Tok.getLoc(), "Unexpected token!");
1242     }
1243     case AsmToken::EndOfStatement: {
1244       Done = true;
1245       break;
1246     }
1247     case AsmToken::Identifier: {
1248       // This could be a register or a symbolic displacement.
1249       unsigned TmpReg;
1250       const MCExpr *Val;
1251       SMLoc IdentLoc = Tok.getLoc();
1252       StringRef Identifier = Tok.getString();
1253       if(!ParseRegister(TmpReg, IdentLoc, End)) {
1254         SM.onRegister(TmpReg);
1255         UpdateLocLex = false;
1256         break;
1257       } else {
1258         if (!isParsingInlineAsm()) {
1259           if (getParser().parsePrimaryExpr(Val, End))
1260             return ErrorOperand(Tok.getLoc(), "Unexpected identifier!");
1261         } else {
1262           if (X86Operand *Err = ParseIntelIdentifier(Val, Identifier, End))
1263             return Err;
1264         }
1265         SM.onIdentifierExpr(Val, Identifier);
1266         UpdateLocLex = false;
1267         break;
1268       }
1269       return ErrorOperand(Tok.getLoc(), "Unexpected identifier!");
1270     }
1271     case AsmToken::Integer:
1272       if (isParsingInlineAsm() && SM.getAddImmPrefix())
1273         InstInfo->AsmRewrites->push_back(AsmRewrite(AOK_ImmPrefix,
1274                                                     Tok.getLoc()));
1275       SM.onInteger(Tok.getIntVal());
1276       break;
1277     case AsmToken::Plus:    SM.onPlus(); break;
1278     case AsmToken::Minus:   SM.onMinus(); break;
1279     case AsmToken::Star:    SM.onStar(); break;
1280     case AsmToken::Slash:   SM.onDivide(); break;
1281     case AsmToken::LBrac:   SM.onLBrac(); break;
1282     case AsmToken::RBrac:   SM.onRBrac(); break;
1283     case AsmToken::LParen:  SM.onLParen(); break;
1284     case AsmToken::RParen:  SM.onRParen(); break;
1285     }
1286     if (SM.hadError())
1287       return ErrorOperand(Tok.getLoc(), "Unexpected token!");
1288
1289     if (!Done && UpdateLocLex) {
1290       End = Tok.getLoc();
1291       Parser.Lex(); // Consume the token.
1292     }
1293   }
1294   return 0;
1295 }
1296
1297 X86Operand *X86AsmParser::ParseIntelBracExpression(unsigned SegReg, SMLoc Start,
1298                                                    int64_t ImmDisp,
1299                                                    unsigned Size) {
1300   const AsmToken &Tok = Parser.getTok();
1301   SMLoc BracLoc = Tok.getLoc(), End = Tok.getEndLoc();
1302   if (getLexer().isNot(AsmToken::LBrac))
1303     return ErrorOperand(BracLoc, "Expected '[' token!");
1304   Parser.Lex(); // Eat '['
1305
1306   SMLoc StartInBrac = Tok.getLoc();
1307   // Parse [ Symbol + ImmDisp ] and [ BaseReg + Scale*IndexReg + ImmDisp ].  We
1308   // may have already parsed an immediate displacement before the bracketed
1309   // expression.
1310   IntelExprStateMachine SM(ImmDisp, /*StopOnLBrac=*/false, /*AddImmPrefix=*/true);
1311   if (X86Operand *Err = ParseIntelExpression(SM, End))
1312     return Err;
1313
1314   const MCExpr *Disp;
1315   if (const MCExpr *Sym = SM.getSym()) {
1316     // A symbolic displacement.
1317     Disp = Sym;
1318     if (isParsingInlineAsm())
1319       RewriteIntelBracExpression(InstInfo->AsmRewrites, SM.getSymName(),
1320                                  ImmDisp, SM.getImm(), BracLoc, StartInBrac,
1321                                  End);
1322   } else {
1323     // An immediate displacement only.
1324     Disp = MCConstantExpr::Create(SM.getImm(), getContext());
1325   }
1326
1327   // Parse the dot operator (e.g., [ebx].foo.bar).
1328   if (Tok.getString().startswith(".")) {
1329     const MCExpr *NewDisp;
1330     if (X86Operand *Err = ParseIntelDotOperator(Disp, NewDisp))
1331       return Err;
1332
1333     End = Tok.getEndLoc();
1334     Parser.Lex();  // Eat the field.
1335     Disp = NewDisp;
1336   }
1337
1338   int BaseReg = SM.getBaseReg();
1339   int IndexReg = SM.getIndexReg();
1340   int Scale = SM.getScale();
1341   if (!isParsingInlineAsm()) {
1342     // handle [-42]
1343     if (!BaseReg && !IndexReg) {
1344       if (!SegReg)
1345         return X86Operand::CreateMem(Disp, Start, End, Size);
1346       else
1347         return X86Operand::CreateMem(SegReg, Disp, 0, 0, 1, Start, End, Size);
1348     }
1349     return X86Operand::CreateMem(SegReg, Disp, BaseReg, IndexReg, Scale, Start,
1350                                  End, Size);
1351   }
1352
1353   return CreateMemForInlineAsm(SegReg, Disp, BaseReg, IndexReg, Scale, Start,
1354                                End, Size, SM.getSymName());
1355 }
1356
1357 // Inline assembly may use variable names with namespace alias qualifiers.
1358 X86Operand *X86AsmParser::ParseIntelIdentifier(const MCExpr *&Val,
1359                                                StringRef &Identifier,
1360                                                SMLoc &End) {
1361   assert (isParsingInlineAsm() && "Expected to be parsing inline assembly.");
1362   Val = 0;
1363
1364   bool Done = false;
1365   const AsmToken &Tok = Parser.getTok();
1366   AsmToken IdentEnd = Tok;
1367   while (!Done) {
1368     switch (getLexer().getKind()) {
1369     default:
1370       Done = true;
1371       break;
1372     case AsmToken::Colon:
1373       IdentEnd = Tok;
1374       getLexer().Lex(); // Consume ':'.
1375       if (getLexer().isNot(AsmToken::Colon))
1376         return ErrorOperand(Tok.getLoc(), "Expected ':' token!");
1377       getLexer().Lex(); // Consume second ':'.
1378       if (getLexer().isNot(AsmToken::Identifier))
1379         return ErrorOperand(Tok.getLoc(), "Expected an identifier token!");
1380       break;
1381     case AsmToken::Identifier:
1382       IdentEnd = Tok;
1383       getLexer().Lex(); // Consume the identifier.
1384       break;
1385     }
1386   }
1387   End = IdentEnd.getEndLoc();
1388   unsigned Len = IdentEnd.getLoc().getPointer() - Identifier.data();
1389   Identifier = StringRef(Identifier.data(), Len + IdentEnd.getString().size());
1390   MCSymbol *Sym = getContext().GetOrCreateSymbol(Identifier);
1391   MCSymbolRefExpr::VariantKind Variant = MCSymbolRefExpr::VK_None;
1392   Val = MCSymbolRefExpr::Create(Sym, Variant, getParser().getContext());
1393   return 0;
1394 }
1395
1396 /// ParseIntelMemOperand - Parse intel style memory operand.
1397 X86Operand *X86AsmParser::ParseIntelMemOperand(unsigned SegReg,
1398                                                int64_t ImmDisp,
1399                                                SMLoc Start) {
1400   const AsmToken &Tok = Parser.getTok();
1401   SMLoc End;
1402
1403   unsigned Size = getIntelMemOperandSize(Tok.getString());
1404   if (Size) {
1405     Parser.Lex(); // Eat operand size (e.g., byte, word).
1406     if (Tok.getString() != "PTR" && Tok.getString() != "ptr")
1407       return ErrorOperand(Start, "Expected 'PTR' or 'ptr' token!");
1408     Parser.Lex(); // Eat ptr.
1409   }
1410
1411   // Parse ImmDisp [ BaseReg + Scale*IndexReg + Disp ].
1412   if (getLexer().is(AsmToken::Integer)) {
1413     if (isParsingInlineAsm())
1414       InstInfo->AsmRewrites->push_back(AsmRewrite(AOK_ImmPrefix,
1415                                                   Tok.getLoc()));
1416     int64_t ImmDisp = Tok.getIntVal();
1417     Parser.Lex(); // Eat the integer.
1418     if (getLexer().isNot(AsmToken::LBrac))
1419       return ErrorOperand(Start, "Expected '[' token!");
1420     return ParseIntelBracExpression(SegReg, Start, ImmDisp, Size);
1421   }
1422
1423   if (getLexer().is(AsmToken::LBrac))
1424     return ParseIntelBracExpression(SegReg, Start, ImmDisp, Size);
1425
1426   if (!ParseRegister(SegReg, Start, End)) {
1427     // Handel SegReg : [ ... ]
1428     if (getLexer().isNot(AsmToken::Colon))
1429       return ErrorOperand(Start, "Expected ':' token!");
1430     Parser.Lex(); // Eat :
1431     if (getLexer().isNot(AsmToken::LBrac))
1432       return ErrorOperand(Start, "Expected '[' token!");
1433     return ParseIntelBracExpression(SegReg, Start, ImmDisp, Size);
1434   }
1435
1436   const MCExpr *Val;
1437   if (!isParsingInlineAsm()) {
1438     if (getParser().parsePrimaryExpr(Val, End))
1439       return ErrorOperand(Tok.getLoc(), "Unexpected token!");
1440
1441     return X86Operand::CreateMem(Val, Start, End, Size);
1442   }
1443
1444   StringRef Identifier = Tok.getString();
1445   if (X86Operand *Err = ParseIntelIdentifier(Val, Identifier, End))
1446     return Err;
1447   return CreateMemForInlineAsm(/*SegReg=*/0, Val, /*BaseReg=*/0,/*IndexReg=*/0,
1448                                /*Scale=*/1, Start, End, Size, Identifier);
1449 }
1450
1451 /// Parse the '.' operator.
1452 X86Operand *X86AsmParser::ParseIntelDotOperator(const MCExpr *Disp,
1453                                                 const MCExpr *&NewDisp) {
1454   const AsmToken &Tok = Parser.getTok();
1455   int64_t OrigDispVal, DotDispVal;
1456
1457   // FIXME: Handle non-constant expressions.
1458   if (const MCConstantExpr *OrigDisp = dyn_cast<MCConstantExpr>(Disp))
1459     OrigDispVal = OrigDisp->getValue();
1460   else
1461     return ErrorOperand(Tok.getLoc(), "Non-constant offsets are not supported!");
1462
1463   // Drop the '.'.
1464   StringRef DotDispStr = Tok.getString().drop_front(1);
1465
1466   // .Imm gets lexed as a real.
1467   if (Tok.is(AsmToken::Real)) {
1468     APInt DotDisp;
1469     DotDispStr.getAsInteger(10, DotDisp);
1470     DotDispVal = DotDisp.getZExtValue();
1471   } else if (isParsingInlineAsm() && Tok.is(AsmToken::Identifier)) {
1472     unsigned DotDisp;
1473     std::pair<StringRef, StringRef> BaseMember = DotDispStr.split('.');
1474     if (SemaCallback->LookupInlineAsmField(BaseMember.first, BaseMember.second,
1475                                            DotDisp))
1476       return ErrorOperand(Tok.getLoc(), "Unable to lookup field reference!");
1477     DotDispVal = DotDisp;
1478   } else
1479     return ErrorOperand(Tok.getLoc(), "Unexpected token type!");
1480
1481   if (isParsingInlineAsm() && Tok.is(AsmToken::Identifier)) {
1482     SMLoc Loc = SMLoc::getFromPointer(DotDispStr.data());
1483     unsigned Len = DotDispStr.size();
1484     unsigned Val = OrigDispVal + DotDispVal;
1485     InstInfo->AsmRewrites->push_back(AsmRewrite(AOK_DotOperator, Loc, Len,
1486                                                 Val));
1487   }
1488
1489   NewDisp = MCConstantExpr::Create(OrigDispVal + DotDispVal, getContext());
1490   return 0;
1491 }
1492
1493 /// Parse the 'offset' operator.  This operator is used to specify the
1494 /// location rather then the content of a variable.
1495 X86Operand *X86AsmParser::ParseIntelOffsetOfOperator() {
1496   const AsmToken &Tok = Parser.getTok();
1497   SMLoc OffsetOfLoc = Tok.getLoc();
1498   Parser.Lex(); // Eat offset.
1499
1500   const MCExpr *Val;
1501   SMLoc Start = Tok.getLoc(), End;
1502   StringRef Identifier = Tok.getString();
1503   if (X86Operand *Err = ParseIntelIdentifier(Val, Identifier, End))
1504     return Err;
1505
1506   // Don't emit the offset operator.
1507   InstInfo->AsmRewrites->push_back(AsmRewrite(AOK_Skip, OffsetOfLoc, 7));
1508
1509   // The offset operator will have an 'r' constraint, thus we need to create
1510   // register operand to ensure proper matching.  Just pick a GPR based on
1511   // the size of a pointer.
1512   unsigned RegNo = is64BitMode() ? X86::RBX : X86::EBX;
1513   return X86Operand::CreateReg(RegNo, Start, End, /*GetAddress=*/true,
1514                                OffsetOfLoc, Identifier);
1515 }
1516
1517 enum IntelOperatorKind {
1518   IOK_LENGTH,
1519   IOK_SIZE,
1520   IOK_TYPE
1521 };
1522
1523 /// Parse the 'LENGTH', 'TYPE' and 'SIZE' operators.  The LENGTH operator
1524 /// returns the number of elements in an array.  It returns the value 1 for
1525 /// non-array variables.  The SIZE operator returns the size of a C or C++
1526 /// variable.  A variable's size is the product of its LENGTH and TYPE.  The
1527 /// TYPE operator returns the size of a C or C++ type or variable. If the
1528 /// variable is an array, TYPE returns the size of a single element.
1529 X86Operand *X86AsmParser::ParseIntelOperator(unsigned OpKind) {
1530   const AsmToken &Tok = Parser.getTok();
1531   SMLoc TypeLoc = Tok.getLoc();
1532   Parser.Lex(); // Eat operator.
1533
1534   const MCExpr *Val = 0;
1535   SMLoc Start = Tok.getLoc(), End;
1536   StringRef Identifier = Tok.getString();
1537   if (X86Operand *Err = ParseIntelIdentifier(Val, Identifier, End))
1538     return Err;
1539
1540   unsigned CVal = 0;
1541   if (const MCSymbolRefExpr *SymRef = dyn_cast<MCSymbolRefExpr>(Val)) {
1542     const MCSymbol &Sym = SymRef->getSymbol();
1543     StringRef SymName = Sym.getName();
1544     MCAsmParserSemaCallback::InlineAsmIdentifierInfo Info;
1545     SemaCallback->LookupInlineAsmIdentifier(SymName, Info);
1546
1547     switch(OpKind) {
1548     default: llvm_unreachable("Unexpected operand kind!");
1549     case IOK_LENGTH: CVal = Info.Length; break;
1550     case IOK_SIZE: CVal = Info.Size; break;
1551     case IOK_TYPE: CVal = Info.Type; break;
1552     }
1553   } else
1554     return ErrorOperand(Start, "Expected a MCSymbolRefExpr!");
1555
1556   // Rewrite the type operator and the C or C++ type or variable in terms of an
1557   // immediate.  E.g. TYPE foo -> $$4
1558   unsigned Len = End.getPointer() - TypeLoc.getPointer();
1559   InstInfo->AsmRewrites->push_back(AsmRewrite(AOK_Imm, TypeLoc, Len, CVal));
1560
1561   const MCExpr *Imm = MCConstantExpr::Create(CVal, getContext());
1562   return X86Operand::CreateImm(Imm, Start, End);
1563 }
1564
1565 X86Operand *X86AsmParser::ParseIntelOperand() {
1566   const AsmToken &Tok = Parser.getTok();
1567   SMLoc Start = Tok.getLoc(), End;
1568
1569   // Offset, length, type and size operators.
1570   if (isParsingInlineAsm()) {
1571     StringRef AsmTokStr = Tok.getString();
1572     if (AsmTokStr == "offset" || AsmTokStr == "OFFSET")
1573       return ParseIntelOffsetOfOperator();
1574     if (AsmTokStr == "length" || AsmTokStr == "LENGTH")
1575       return ParseIntelOperator(IOK_LENGTH);
1576     if (AsmTokStr == "size" || AsmTokStr == "SIZE")
1577       return ParseIntelOperator(IOK_SIZE);
1578     if (AsmTokStr == "type" || AsmTokStr == "TYPE")
1579       return ParseIntelOperator(IOK_TYPE);
1580   }
1581
1582   // Immediate.
1583   if (getLexer().is(AsmToken::Integer) || getLexer().is(AsmToken::Minus) ||
1584       getLexer().is(AsmToken::LParen)) {
1585     AsmToken StartTok = Tok;
1586     IntelExprStateMachine SM(/*Imm=*/0, /*StopOnLBrac=*/true,
1587                              /*AddImmPrefix=*/false);
1588     if (X86Operand *Err = ParseIntelExpression(SM, End))
1589       return Err;
1590
1591     int64_t Imm = SM.getImm();
1592     if (isParsingInlineAsm()) {
1593       unsigned Len = Tok.getLoc().getPointer() - Start.getPointer();
1594       if (StartTok.getString().size() == Len)
1595         // Just add a prefix if this wasn't a complex immediate expression.
1596         InstInfo->AsmRewrites->push_back(AsmRewrite(AOK_ImmPrefix, Start));
1597       else
1598         // Otherwise, rewrite the complex expression as a single immediate.
1599         InstInfo->AsmRewrites->push_back(AsmRewrite(AOK_Imm, Start, Len, Imm));
1600     }
1601
1602     if (getLexer().isNot(AsmToken::LBrac)) {
1603       const MCExpr *ImmExpr = MCConstantExpr::Create(Imm, getContext());
1604       return X86Operand::CreateImm(ImmExpr, Start, End);
1605     }
1606
1607     // Only positive immediates are valid.
1608     if (Imm < 0)
1609       return ErrorOperand(Start, "expected a positive immediate displacement "
1610                           "before bracketed expr.");
1611
1612     // Parse ImmDisp [ BaseReg + Scale*IndexReg + Disp ].
1613     return ParseIntelMemOperand(/*SegReg=*/0, Imm, Start);
1614   }
1615
1616   // Register.
1617   unsigned RegNo = 0;
1618   if (!ParseRegister(RegNo, Start, End)) {
1619     // If this is a segment register followed by a ':', then this is the start
1620     // of a memory reference, otherwise this is a normal register reference.
1621     if (getLexer().isNot(AsmToken::Colon))
1622       return X86Operand::CreateReg(RegNo, Start, End);
1623
1624     getParser().Lex(); // Eat the colon.
1625     return ParseIntelMemOperand(/*SegReg=*/RegNo, /*Disp=*/0, Start);
1626   }
1627
1628   // Memory operand.
1629   return ParseIntelMemOperand(/*SegReg=*/0, /*Disp=*/0, Start);
1630 }
1631
1632 X86Operand *X86AsmParser::ParseATTOperand() {
1633   switch (getLexer().getKind()) {
1634   default:
1635     // Parse a memory operand with no segment register.
1636     return ParseMemOperand(0, Parser.getTok().getLoc());
1637   case AsmToken::Percent: {
1638     // Read the register.
1639     unsigned RegNo;
1640     SMLoc Start, End;
1641     if (ParseRegister(RegNo, Start, End)) return 0;
1642     if (RegNo == X86::EIZ || RegNo == X86::RIZ) {
1643       Error(Start, "%eiz and %riz can only be used as index registers",
1644             SMRange(Start, End));
1645       return 0;
1646     }
1647
1648     // If this is a segment register followed by a ':', then this is the start
1649     // of a memory reference, otherwise this is a normal register reference.
1650     if (getLexer().isNot(AsmToken::Colon))
1651       return X86Operand::CreateReg(RegNo, Start, End);
1652
1653     getParser().Lex(); // Eat the colon.
1654     return ParseMemOperand(RegNo, Start);
1655   }
1656   case AsmToken::Dollar: {
1657     // $42 -> immediate.
1658     SMLoc Start = Parser.getTok().getLoc(), End;
1659     Parser.Lex();
1660     const MCExpr *Val;
1661     if (getParser().parseExpression(Val, End))
1662       return 0;
1663     return X86Operand::CreateImm(Val, Start, End);
1664   }
1665   }
1666 }
1667
1668 /// ParseMemOperand: segment: disp(basereg, indexreg, scale).  The '%ds:' prefix
1669 /// has already been parsed if present.
1670 X86Operand *X86AsmParser::ParseMemOperand(unsigned SegReg, SMLoc MemStart) {
1671
1672   // We have to disambiguate a parenthesized expression "(4+5)" from the start
1673   // of a memory operand with a missing displacement "(%ebx)" or "(,%eax)".  The
1674   // only way to do this without lookahead is to eat the '(' and see what is
1675   // after it.
1676   const MCExpr *Disp = MCConstantExpr::Create(0, getParser().getContext());
1677   if (getLexer().isNot(AsmToken::LParen)) {
1678     SMLoc ExprEnd;
1679     if (getParser().parseExpression(Disp, ExprEnd)) return 0;
1680
1681     // After parsing the base expression we could either have a parenthesized
1682     // memory address or not.  If not, return now.  If so, eat the (.
1683     if (getLexer().isNot(AsmToken::LParen)) {
1684       // Unless we have a segment register, treat this as an immediate.
1685       if (SegReg == 0)
1686         return X86Operand::CreateMem(Disp, MemStart, ExprEnd);
1687       return X86Operand::CreateMem(SegReg, Disp, 0, 0, 1, MemStart, ExprEnd);
1688     }
1689
1690     // Eat the '('.
1691     Parser.Lex();
1692   } else {
1693     // Okay, we have a '('.  We don't know if this is an expression or not, but
1694     // so we have to eat the ( to see beyond it.
1695     SMLoc LParenLoc = Parser.getTok().getLoc();
1696     Parser.Lex(); // Eat the '('.
1697
1698     if (getLexer().is(AsmToken::Percent) || getLexer().is(AsmToken::Comma)) {
1699       // Nothing to do here, fall into the code below with the '(' part of the
1700       // memory operand consumed.
1701     } else {
1702       SMLoc ExprEnd;
1703
1704       // It must be an parenthesized expression, parse it now.
1705       if (getParser().parseParenExpression(Disp, ExprEnd))
1706         return 0;
1707
1708       // After parsing the base expression we could either have a parenthesized
1709       // memory address or not.  If not, return now.  If so, eat the (.
1710       if (getLexer().isNot(AsmToken::LParen)) {
1711         // Unless we have a segment register, treat this as an immediate.
1712         if (SegReg == 0)
1713           return X86Operand::CreateMem(Disp, LParenLoc, ExprEnd);
1714         return X86Operand::CreateMem(SegReg, Disp, 0, 0, 1, MemStart, ExprEnd);
1715       }
1716
1717       // Eat the '('.
1718       Parser.Lex();
1719     }
1720   }
1721
1722   // If we reached here, then we just ate the ( of the memory operand.  Process
1723   // the rest of the memory operand.
1724   unsigned BaseReg = 0, IndexReg = 0, Scale = 1;
1725   SMLoc IndexLoc;
1726
1727   if (getLexer().is(AsmToken::Percent)) {
1728     SMLoc StartLoc, EndLoc;
1729     if (ParseRegister(BaseReg, StartLoc, EndLoc)) return 0;
1730     if (BaseReg == X86::EIZ || BaseReg == X86::RIZ) {
1731       Error(StartLoc, "eiz and riz can only be used as index registers",
1732             SMRange(StartLoc, EndLoc));
1733       return 0;
1734     }
1735   }
1736
1737   if (getLexer().is(AsmToken::Comma)) {
1738     Parser.Lex(); // Eat the comma.
1739     IndexLoc = Parser.getTok().getLoc();
1740
1741     // Following the comma we should have either an index register, or a scale
1742     // value. We don't support the later form, but we want to parse it
1743     // correctly.
1744     //
1745     // Not that even though it would be completely consistent to support syntax
1746     // like "1(%eax,,1)", the assembler doesn't. Use "eiz" or "riz" for this.
1747     if (getLexer().is(AsmToken::Percent)) {
1748       SMLoc L;
1749       if (ParseRegister(IndexReg, L, L)) return 0;
1750
1751       if (getLexer().isNot(AsmToken::RParen)) {
1752         // Parse the scale amount:
1753         //  ::= ',' [scale-expression]
1754         if (getLexer().isNot(AsmToken::Comma)) {
1755           Error(Parser.getTok().getLoc(),
1756                 "expected comma in scale expression");
1757           return 0;
1758         }
1759         Parser.Lex(); // Eat the comma.
1760
1761         if (getLexer().isNot(AsmToken::RParen)) {
1762           SMLoc Loc = Parser.getTok().getLoc();
1763
1764           int64_t ScaleVal;
1765           if (getParser().parseAbsoluteExpression(ScaleVal)){
1766             Error(Loc, "expected scale expression");
1767             return 0;
1768           }
1769
1770           // Validate the scale amount.
1771           if (ScaleVal != 1 && ScaleVal != 2 && ScaleVal != 4 && ScaleVal != 8){
1772             Error(Loc, "scale factor in address must be 1, 2, 4 or 8");
1773             return 0;
1774           }
1775           Scale = (unsigned)ScaleVal;
1776         }
1777       }
1778     } else if (getLexer().isNot(AsmToken::RParen)) {
1779       // A scale amount without an index is ignored.
1780       // index.
1781       SMLoc Loc = Parser.getTok().getLoc();
1782
1783       int64_t Value;
1784       if (getParser().parseAbsoluteExpression(Value))
1785         return 0;
1786
1787       if (Value != 1)
1788         Warning(Loc, "scale factor without index register is ignored");
1789       Scale = 1;
1790     }
1791   }
1792
1793   // Ok, we've eaten the memory operand, verify we have a ')' and eat it too.
1794   if (getLexer().isNot(AsmToken::RParen)) {
1795     Error(Parser.getTok().getLoc(), "unexpected token in memory operand");
1796     return 0;
1797   }
1798   SMLoc MemEnd = Parser.getTok().getEndLoc();
1799   Parser.Lex(); // Eat the ')'.
1800
1801   // If we have both a base register and an index register make sure they are
1802   // both 64-bit or 32-bit registers.
1803   // To support VSIB, IndexReg can be 128-bit or 256-bit registers.
1804   if (BaseReg != 0 && IndexReg != 0) {
1805     if (X86MCRegisterClasses[X86::GR64RegClassID].contains(BaseReg) &&
1806         (X86MCRegisterClasses[X86::GR16RegClassID].contains(IndexReg) ||
1807          X86MCRegisterClasses[X86::GR32RegClassID].contains(IndexReg)) &&
1808         IndexReg != X86::RIZ) {
1809       Error(IndexLoc, "index register is 32-bit, but base register is 64-bit");
1810       return 0;
1811     }
1812     if (X86MCRegisterClasses[X86::GR32RegClassID].contains(BaseReg) &&
1813         (X86MCRegisterClasses[X86::GR16RegClassID].contains(IndexReg) ||
1814          X86MCRegisterClasses[X86::GR64RegClassID].contains(IndexReg)) &&
1815         IndexReg != X86::EIZ){
1816       Error(IndexLoc, "index register is 64-bit, but base register is 32-bit");
1817       return 0;
1818     }
1819   }
1820
1821   return X86Operand::CreateMem(SegReg, Disp, BaseReg, IndexReg, Scale,
1822                                MemStart, MemEnd);
1823 }
1824
1825 bool X86AsmParser::
1826 ParseInstruction(ParseInstructionInfo &Info, StringRef Name, SMLoc NameLoc,
1827                  SmallVectorImpl<MCParsedAsmOperand*> &Operands) {
1828   InstInfo = &Info;
1829   StringRef PatchedName = Name;
1830
1831   // FIXME: Hack to recognize setneb as setne.
1832   if (PatchedName.startswith("set") && PatchedName.endswith("b") &&
1833       PatchedName != "setb" && PatchedName != "setnb")
1834     PatchedName = PatchedName.substr(0, Name.size()-1);
1835
1836   // FIXME: Hack to recognize cmp<comparison code>{ss,sd,ps,pd}.
1837   const MCExpr *ExtraImmOp = 0;
1838   if ((PatchedName.startswith("cmp") || PatchedName.startswith("vcmp")) &&
1839       (PatchedName.endswith("ss") || PatchedName.endswith("sd") ||
1840        PatchedName.endswith("ps") || PatchedName.endswith("pd"))) {
1841     bool IsVCMP = PatchedName[0] == 'v';
1842     unsigned SSECCIdx = IsVCMP ? 4 : 3;
1843     unsigned SSEComparisonCode = StringSwitch<unsigned>(
1844       PatchedName.slice(SSECCIdx, PatchedName.size() - 2))
1845       .Case("eq",       0x00)
1846       .Case("lt",       0x01)
1847       .Case("le",       0x02)
1848       .Case("unord",    0x03)
1849       .Case("neq",      0x04)
1850       .Case("nlt",      0x05)
1851       .Case("nle",      0x06)
1852       .Case("ord",      0x07)
1853       /* AVX only from here */
1854       .Case("eq_uq",    0x08)
1855       .Case("nge",      0x09)
1856       .Case("ngt",      0x0A)
1857       .Case("false",    0x0B)
1858       .Case("neq_oq",   0x0C)
1859       .Case("ge",       0x0D)
1860       .Case("gt",       0x0E)
1861       .Case("true",     0x0F)
1862       .Case("eq_os",    0x10)
1863       .Case("lt_oq",    0x11)
1864       .Case("le_oq",    0x12)
1865       .Case("unord_s",  0x13)
1866       .Case("neq_us",   0x14)
1867       .Case("nlt_uq",   0x15)
1868       .Case("nle_uq",   0x16)
1869       .Case("ord_s",    0x17)
1870       .Case("eq_us",    0x18)
1871       .Case("nge_uq",   0x19)
1872       .Case("ngt_uq",   0x1A)
1873       .Case("false_os", 0x1B)
1874       .Case("neq_os",   0x1C)
1875       .Case("ge_oq",    0x1D)
1876       .Case("gt_oq",    0x1E)
1877       .Case("true_us",  0x1F)
1878       .Default(~0U);
1879     if (SSEComparisonCode != ~0U && (IsVCMP || SSEComparisonCode < 8)) {
1880       ExtraImmOp = MCConstantExpr::Create(SSEComparisonCode,
1881                                           getParser().getContext());
1882       if (PatchedName.endswith("ss")) {
1883         PatchedName = IsVCMP ? "vcmpss" : "cmpss";
1884       } else if (PatchedName.endswith("sd")) {
1885         PatchedName = IsVCMP ? "vcmpsd" : "cmpsd";
1886       } else if (PatchedName.endswith("ps")) {
1887         PatchedName = IsVCMP ? "vcmpps" : "cmpps";
1888       } else {
1889         assert(PatchedName.endswith("pd") && "Unexpected mnemonic!");
1890         PatchedName = IsVCMP ? "vcmppd" : "cmppd";
1891       }
1892     }
1893   }
1894
1895   Operands.push_back(X86Operand::CreateToken(PatchedName, NameLoc));
1896
1897   if (ExtraImmOp && !isParsingIntelSyntax())
1898     Operands.push_back(X86Operand::CreateImm(ExtraImmOp, NameLoc, NameLoc));
1899
1900   // Determine whether this is an instruction prefix.
1901   bool isPrefix =
1902     Name == "lock" || Name == "rep" ||
1903     Name == "repe" || Name == "repz" ||
1904     Name == "repne" || Name == "repnz" ||
1905     Name == "rex64" || Name == "data16";
1906
1907
1908   // This does the actual operand parsing.  Don't parse any more if we have a
1909   // prefix juxtaposed with an operation like "lock incl 4(%rax)", because we
1910   // just want to parse the "lock" as the first instruction and the "incl" as
1911   // the next one.
1912   if (getLexer().isNot(AsmToken::EndOfStatement) && !isPrefix) {
1913
1914     // Parse '*' modifier.
1915     if (getLexer().is(AsmToken::Star)) {
1916       SMLoc Loc = Parser.getTok().getLoc();
1917       Operands.push_back(X86Operand::CreateToken("*", Loc));
1918       Parser.Lex(); // Eat the star.
1919     }
1920
1921     // Read the first operand.
1922     if (X86Operand *Op = ParseOperand())
1923       Operands.push_back(Op);
1924     else {
1925       Parser.eatToEndOfStatement();
1926       return true;
1927     }
1928
1929     while (getLexer().is(AsmToken::Comma)) {
1930       Parser.Lex();  // Eat the comma.
1931
1932       // Parse and remember the operand.
1933       if (X86Operand *Op = ParseOperand())
1934         Operands.push_back(Op);
1935       else {
1936         Parser.eatToEndOfStatement();
1937         return true;
1938       }
1939     }
1940
1941     if (getLexer().isNot(AsmToken::EndOfStatement)) {
1942       SMLoc Loc = getLexer().getLoc();
1943       Parser.eatToEndOfStatement();
1944       return Error(Loc, "unexpected token in argument list");
1945     }
1946   }
1947
1948   if (getLexer().is(AsmToken::EndOfStatement))
1949     Parser.Lex(); // Consume the EndOfStatement
1950   else if (isPrefix && getLexer().is(AsmToken::Slash))
1951     Parser.Lex(); // Consume the prefix separator Slash
1952
1953   if (ExtraImmOp && isParsingIntelSyntax())
1954     Operands.push_back(X86Operand::CreateImm(ExtraImmOp, NameLoc, NameLoc));
1955
1956   // This is a terrible hack to handle "out[bwl]? %al, (%dx)" ->
1957   // "outb %al, %dx".  Out doesn't take a memory form, but this is a widely
1958   // documented form in various unofficial manuals, so a lot of code uses it.
1959   if ((Name == "outb" || Name == "outw" || Name == "outl" || Name == "out") &&
1960       Operands.size() == 3) {
1961     X86Operand &Op = *(X86Operand*)Operands.back();
1962     if (Op.isMem() && Op.Mem.SegReg == 0 &&
1963         isa<MCConstantExpr>(Op.Mem.Disp) &&
1964         cast<MCConstantExpr>(Op.Mem.Disp)->getValue() == 0 &&
1965         Op.Mem.BaseReg == MatchRegisterName("dx") && Op.Mem.IndexReg == 0) {
1966       SMLoc Loc = Op.getEndLoc();
1967       Operands.back() = X86Operand::CreateReg(Op.Mem.BaseReg, Loc, Loc);
1968       delete &Op;
1969     }
1970   }
1971   // Same hack for "in[bwl]? (%dx), %al" -> "inb %dx, %al".
1972   if ((Name == "inb" || Name == "inw" || Name == "inl" || Name == "in") &&
1973       Operands.size() == 3) {
1974     X86Operand &Op = *(X86Operand*)Operands.begin()[1];
1975     if (Op.isMem() && Op.Mem.SegReg == 0 &&
1976         isa<MCConstantExpr>(Op.Mem.Disp) &&
1977         cast<MCConstantExpr>(Op.Mem.Disp)->getValue() == 0 &&
1978         Op.Mem.BaseReg == MatchRegisterName("dx") && Op.Mem.IndexReg == 0) {
1979       SMLoc Loc = Op.getEndLoc();
1980       Operands.begin()[1] = X86Operand::CreateReg(Op.Mem.BaseReg, Loc, Loc);
1981       delete &Op;
1982     }
1983   }
1984   // Transform "ins[bwl] %dx, %es:(%edi)" into "ins[bwl]"
1985   if (Name.startswith("ins") && Operands.size() == 3 &&
1986       (Name == "insb" || Name == "insw" || Name == "insl")) {
1987     X86Operand &Op = *(X86Operand*)Operands.begin()[1];
1988     X86Operand &Op2 = *(X86Operand*)Operands.begin()[2];
1989     if (Op.isReg() && Op.getReg() == X86::DX && isDstOp(Op2)) {
1990       Operands.pop_back();
1991       Operands.pop_back();
1992       delete &Op;
1993       delete &Op2;
1994     }
1995   }
1996
1997   // Transform "outs[bwl] %ds:(%esi), %dx" into "out[bwl]"
1998   if (Name.startswith("outs") && Operands.size() == 3 &&
1999       (Name == "outsb" || Name == "outsw" || Name == "outsl")) {
2000     X86Operand &Op = *(X86Operand*)Operands.begin()[1];
2001     X86Operand &Op2 = *(X86Operand*)Operands.begin()[2];
2002     if (isSrcOp(Op) && Op2.isReg() && Op2.getReg() == X86::DX) {
2003       Operands.pop_back();
2004       Operands.pop_back();
2005       delete &Op;
2006       delete &Op2;
2007     }
2008   }
2009
2010   // Transform "movs[bwl] %ds:(%esi), %es:(%edi)" into "movs[bwl]"
2011   if (Name.startswith("movs") && Operands.size() == 3 &&
2012       (Name == "movsb" || Name == "movsw" || Name == "movsl" ||
2013        (is64BitMode() && Name == "movsq"))) {
2014     X86Operand &Op = *(X86Operand*)Operands.begin()[1];
2015     X86Operand &Op2 = *(X86Operand*)Operands.begin()[2];
2016     if (isSrcOp(Op) && isDstOp(Op2)) {
2017       Operands.pop_back();
2018       Operands.pop_back();
2019       delete &Op;
2020       delete &Op2;
2021     }
2022   }
2023   // Transform "lods[bwl] %ds:(%esi),{%al,%ax,%eax,%rax}" into "lods[bwl]"
2024   if (Name.startswith("lods") && Operands.size() == 3 &&
2025       (Name == "lods" || Name == "lodsb" || Name == "lodsw" ||
2026        Name == "lodsl" || (is64BitMode() && Name == "lodsq"))) {
2027     X86Operand *Op1 = static_cast<X86Operand*>(Operands[1]);
2028     X86Operand *Op2 = static_cast<X86Operand*>(Operands[2]);
2029     if (isSrcOp(*Op1) && Op2->isReg()) {
2030       const char *ins;
2031       unsigned reg = Op2->getReg();
2032       bool isLods = Name == "lods";
2033       if (reg == X86::AL && (isLods || Name == "lodsb"))
2034         ins = "lodsb";
2035       else if (reg == X86::AX && (isLods || Name == "lodsw"))
2036         ins = "lodsw";
2037       else if (reg == X86::EAX && (isLods || Name == "lodsl"))
2038         ins = "lodsl";
2039       else if (reg == X86::RAX && (isLods || Name == "lodsq"))
2040         ins = "lodsq";
2041       else
2042         ins = NULL;
2043       if (ins != NULL) {
2044         Operands.pop_back();
2045         Operands.pop_back();
2046         delete Op1;
2047         delete Op2;
2048         if (Name != ins)
2049           static_cast<X86Operand*>(Operands[0])->setTokenValue(ins);
2050       }
2051     }
2052   }
2053   // Transform "stos[bwl] {%al,%ax,%eax,%rax},%es:(%edi)" into "stos[bwl]"
2054   if (Name.startswith("stos") && Operands.size() == 3 &&
2055       (Name == "stos" || Name == "stosb" || Name == "stosw" ||
2056        Name == "stosl" || (is64BitMode() && Name == "stosq"))) {
2057     X86Operand *Op1 = static_cast<X86Operand*>(Operands[1]);
2058     X86Operand *Op2 = static_cast<X86Operand*>(Operands[2]);
2059     if (isDstOp(*Op2) && Op1->isReg()) {
2060       const char *ins;
2061       unsigned reg = Op1->getReg();
2062       bool isStos = Name == "stos";
2063       if (reg == X86::AL && (isStos || Name == "stosb"))
2064         ins = "stosb";
2065       else if (reg == X86::AX && (isStos || Name == "stosw"))
2066         ins = "stosw";
2067       else if (reg == X86::EAX && (isStos || Name == "stosl"))
2068         ins = "stosl";
2069       else if (reg == X86::RAX && (isStos || Name == "stosq"))
2070         ins = "stosq";
2071       else
2072         ins = NULL;
2073       if (ins != NULL) {
2074         Operands.pop_back();
2075         Operands.pop_back();
2076         delete Op1;
2077         delete Op2;
2078         if (Name != ins)
2079           static_cast<X86Operand*>(Operands[0])->setTokenValue(ins);
2080       }
2081     }
2082   }
2083
2084   // FIXME: Hack to handle recognize s{hr,ar,hl} $1, <op>.  Canonicalize to
2085   // "shift <op>".
2086   if ((Name.startswith("shr") || Name.startswith("sar") ||
2087        Name.startswith("shl") || Name.startswith("sal") ||
2088        Name.startswith("rcl") || Name.startswith("rcr") ||
2089        Name.startswith("rol") || Name.startswith("ror")) &&
2090       Operands.size() == 3) {
2091     if (isParsingIntelSyntax()) {
2092       // Intel syntax
2093       X86Operand *Op1 = static_cast<X86Operand*>(Operands[2]);
2094       if (Op1->isImm() && isa<MCConstantExpr>(Op1->getImm()) &&
2095           cast<MCConstantExpr>(Op1->getImm())->getValue() == 1) {
2096         delete Operands[2];
2097         Operands.pop_back();
2098       }
2099     } else {
2100       X86Operand *Op1 = static_cast<X86Operand*>(Operands[1]);
2101       if (Op1->isImm() && isa<MCConstantExpr>(Op1->getImm()) &&
2102           cast<MCConstantExpr>(Op1->getImm())->getValue() == 1) {
2103         delete Operands[1];
2104         Operands.erase(Operands.begin() + 1);
2105       }
2106     }
2107   }
2108
2109   // Transforms "int $3" into "int3" as a size optimization.  We can't write an
2110   // instalias with an immediate operand yet.
2111   if (Name == "int" && Operands.size() == 2) {
2112     X86Operand *Op1 = static_cast<X86Operand*>(Operands[1]);
2113     if (Op1->isImm() && isa<MCConstantExpr>(Op1->getImm()) &&
2114         cast<MCConstantExpr>(Op1->getImm())->getValue() == 3) {
2115       delete Operands[1];
2116       Operands.erase(Operands.begin() + 1);
2117       static_cast<X86Operand*>(Operands[0])->setTokenValue("int3");
2118     }
2119   }
2120
2121   return false;
2122 }
2123
2124 static bool convertToSExti8(MCInst &Inst, unsigned Opcode, unsigned Reg,
2125                             bool isCmp) {
2126   MCInst TmpInst;
2127   TmpInst.setOpcode(Opcode);
2128   if (!isCmp)
2129     TmpInst.addOperand(MCOperand::CreateReg(Reg));
2130   TmpInst.addOperand(MCOperand::CreateReg(Reg));
2131   TmpInst.addOperand(Inst.getOperand(0));
2132   Inst = TmpInst;
2133   return true;
2134 }
2135
2136 static bool convert16i16to16ri8(MCInst &Inst, unsigned Opcode,
2137                                 bool isCmp = false) {
2138   if (!Inst.getOperand(0).isImm() ||
2139       !isImmSExti16i8Value(Inst.getOperand(0).getImm()))
2140     return false;
2141
2142   return convertToSExti8(Inst, Opcode, X86::AX, isCmp);
2143 }
2144
2145 static bool convert32i32to32ri8(MCInst &Inst, unsigned Opcode,
2146                                 bool isCmp = false) {
2147   if (!Inst.getOperand(0).isImm() ||
2148       !isImmSExti32i8Value(Inst.getOperand(0).getImm()))
2149     return false;
2150
2151   return convertToSExti8(Inst, Opcode, X86::EAX, isCmp);
2152 }
2153
2154 static bool convert64i32to64ri8(MCInst &Inst, unsigned Opcode,
2155                                 bool isCmp = false) {
2156   if (!Inst.getOperand(0).isImm() ||
2157       !isImmSExti64i8Value(Inst.getOperand(0).getImm()))
2158     return false;
2159
2160   return convertToSExti8(Inst, Opcode, X86::RAX, isCmp);
2161 }
2162
2163 bool X86AsmParser::
2164 processInstruction(MCInst &Inst,
2165                    const SmallVectorImpl<MCParsedAsmOperand*> &Ops) {
2166   switch (Inst.getOpcode()) {
2167   default: return false;
2168   case X86::AND16i16: return convert16i16to16ri8(Inst, X86::AND16ri8);
2169   case X86::AND32i32: return convert32i32to32ri8(Inst, X86::AND32ri8);
2170   case X86::AND64i32: return convert64i32to64ri8(Inst, X86::AND64ri8);
2171   case X86::XOR16i16: return convert16i16to16ri8(Inst, X86::XOR16ri8);
2172   case X86::XOR32i32: return convert32i32to32ri8(Inst, X86::XOR32ri8);
2173   case X86::XOR64i32: return convert64i32to64ri8(Inst, X86::XOR64ri8);
2174   case X86::OR16i16:  return convert16i16to16ri8(Inst, X86::OR16ri8);
2175   case X86::OR32i32:  return convert32i32to32ri8(Inst, X86::OR32ri8);
2176   case X86::OR64i32:  return convert64i32to64ri8(Inst, X86::OR64ri8);
2177   case X86::CMP16i16: return convert16i16to16ri8(Inst, X86::CMP16ri8, true);
2178   case X86::CMP32i32: return convert32i32to32ri8(Inst, X86::CMP32ri8, true);
2179   case X86::CMP64i32: return convert64i32to64ri8(Inst, X86::CMP64ri8, true);
2180   case X86::ADD16i16: return convert16i16to16ri8(Inst, X86::ADD16ri8);
2181   case X86::ADD32i32: return convert32i32to32ri8(Inst, X86::ADD32ri8);
2182   case X86::ADD64i32: return convert64i32to64ri8(Inst, X86::ADD64ri8);
2183   case X86::SUB16i16: return convert16i16to16ri8(Inst, X86::SUB16ri8);
2184   case X86::SUB32i32: return convert32i32to32ri8(Inst, X86::SUB32ri8);
2185   case X86::SUB64i32: return convert64i32to64ri8(Inst, X86::SUB64ri8);
2186   case X86::ADC16i16: return convert16i16to16ri8(Inst, X86::ADC16ri8);
2187   case X86::ADC32i32: return convert32i32to32ri8(Inst, X86::ADC32ri8);
2188   case X86::ADC64i32: return convert64i32to64ri8(Inst, X86::ADC64ri8);
2189   case X86::SBB16i16: return convert16i16to16ri8(Inst, X86::SBB16ri8);
2190   case X86::SBB32i32: return convert32i32to32ri8(Inst, X86::SBB32ri8);
2191   case X86::SBB64i32: return convert64i32to64ri8(Inst, X86::SBB64ri8);
2192   }
2193 }
2194
2195 static const char *getSubtargetFeatureName(unsigned Val);
2196 bool X86AsmParser::
2197 MatchAndEmitInstruction(SMLoc IDLoc, unsigned &Opcode,
2198                         SmallVectorImpl<MCParsedAsmOperand*> &Operands,
2199                         MCStreamer &Out, unsigned &ErrorInfo,
2200                         bool MatchingInlineAsm) {
2201   assert(!Operands.empty() && "Unexpect empty operand list!");
2202   X86Operand *Op = static_cast<X86Operand*>(Operands[0]);
2203   assert(Op->isToken() && "Leading operand should always be a mnemonic!");
2204   ArrayRef<SMRange> EmptyRanges = ArrayRef<SMRange>();
2205
2206   // First, handle aliases that expand to multiple instructions.
2207   // FIXME: This should be replaced with a real .td file alias mechanism.
2208   // Also, MatchInstructionImpl should actually *do* the EmitInstruction
2209   // call.
2210   if (Op->getToken() == "fstsw" || Op->getToken() == "fstcw" ||
2211       Op->getToken() == "fstsww" || Op->getToken() == "fstcww" ||
2212       Op->getToken() == "finit" || Op->getToken() == "fsave" ||
2213       Op->getToken() == "fstenv" || Op->getToken() == "fclex") {
2214     MCInst Inst;
2215     Inst.setOpcode(X86::WAIT);
2216     Inst.setLoc(IDLoc);
2217     if (!MatchingInlineAsm)
2218       Out.EmitInstruction(Inst);
2219
2220     const char *Repl =
2221       StringSwitch<const char*>(Op->getToken())
2222         .Case("finit",  "fninit")
2223         .Case("fsave",  "fnsave")
2224         .Case("fstcw",  "fnstcw")
2225         .Case("fstcww",  "fnstcw")
2226         .Case("fstenv", "fnstenv")
2227         .Case("fstsw",  "fnstsw")
2228         .Case("fstsww", "fnstsw")
2229         .Case("fclex",  "fnclex")
2230         .Default(0);
2231     assert(Repl && "Unknown wait-prefixed instruction");
2232     delete Operands[0];
2233     Operands[0] = X86Operand::CreateToken(Repl, IDLoc);
2234   }
2235
2236   bool WasOriginallyInvalidOperand = false;
2237   MCInst Inst;
2238
2239   // First, try a direct match.
2240   switch (MatchInstructionImpl(Operands, Inst,
2241                                ErrorInfo, MatchingInlineAsm,
2242                                isParsingIntelSyntax())) {
2243   default: break;
2244   case Match_Success:
2245     // Some instructions need post-processing to, for example, tweak which
2246     // encoding is selected. Loop on it while changes happen so the
2247     // individual transformations can chain off each other.
2248     if (!MatchingInlineAsm)
2249       while (processInstruction(Inst, Operands))
2250         ;
2251
2252     Inst.setLoc(IDLoc);
2253     if (!MatchingInlineAsm)
2254       Out.EmitInstruction(Inst);
2255     Opcode = Inst.getOpcode();
2256     return false;
2257   case Match_MissingFeature: {
2258     assert(ErrorInfo && "Unknown missing feature!");
2259     // Special case the error message for the very common case where only
2260     // a single subtarget feature is missing.
2261     std::string Msg = "instruction requires:";
2262     unsigned Mask = 1;
2263     for (unsigned i = 0; i < (sizeof(ErrorInfo)*8-1); ++i) {
2264       if (ErrorInfo & Mask) {
2265         Msg += " ";
2266         Msg += getSubtargetFeatureName(ErrorInfo & Mask);
2267       }
2268       Mask <<= 1;
2269     }
2270     return Error(IDLoc, Msg, EmptyRanges, MatchingInlineAsm);
2271   }
2272   case Match_InvalidOperand:
2273     WasOriginallyInvalidOperand = true;
2274     break;
2275   case Match_MnemonicFail:
2276     break;
2277   }
2278
2279   // FIXME: Ideally, we would only attempt suffix matches for things which are
2280   // valid prefixes, and we could just infer the right unambiguous
2281   // type. However, that requires substantially more matcher support than the
2282   // following hack.
2283
2284   // Change the operand to point to a temporary token.
2285   StringRef Base = Op->getToken();
2286   SmallString<16> Tmp;
2287   Tmp += Base;
2288   Tmp += ' ';
2289   Op->setTokenValue(Tmp.str());
2290
2291   // If this instruction starts with an 'f', then it is a floating point stack
2292   // instruction.  These come in up to three forms for 32-bit, 64-bit, and
2293   // 80-bit floating point, which use the suffixes s,l,t respectively.
2294   //
2295   // Otherwise, we assume that this may be an integer instruction, which comes
2296   // in 8/16/32/64-bit forms using the b,w,l,q suffixes respectively.
2297   const char *Suffixes = Base[0] != 'f' ? "bwlq" : "slt\0";
2298
2299   // Check for the various suffix matches.
2300   Tmp[Base.size()] = Suffixes[0];
2301   unsigned ErrorInfoIgnore;
2302   unsigned ErrorInfoMissingFeature = 0; // Init suppresses compiler warnings.
2303   unsigned Match1, Match2, Match3, Match4;
2304
2305   Match1 = MatchInstructionImpl(Operands, Inst, ErrorInfoIgnore,
2306                                 isParsingIntelSyntax());
2307   // If this returned as a missing feature failure, remember that.
2308   if (Match1 == Match_MissingFeature)
2309     ErrorInfoMissingFeature = ErrorInfoIgnore;
2310   Tmp[Base.size()] = Suffixes[1];
2311   Match2 = MatchInstructionImpl(Operands, Inst, ErrorInfoIgnore,
2312                                 isParsingIntelSyntax());
2313   // If this returned as a missing feature failure, remember that.
2314   if (Match2 == Match_MissingFeature)
2315     ErrorInfoMissingFeature = ErrorInfoIgnore;
2316   Tmp[Base.size()] = Suffixes[2];
2317   Match3 = MatchInstructionImpl(Operands, Inst, ErrorInfoIgnore,
2318                                 isParsingIntelSyntax());
2319   // If this returned as a missing feature failure, remember that.
2320   if (Match3 == Match_MissingFeature)
2321     ErrorInfoMissingFeature = ErrorInfoIgnore;
2322   Tmp[Base.size()] = Suffixes[3];
2323   Match4 = MatchInstructionImpl(Operands, Inst, ErrorInfoIgnore,
2324                                 isParsingIntelSyntax());
2325   // If this returned as a missing feature failure, remember that.
2326   if (Match4 == Match_MissingFeature)
2327     ErrorInfoMissingFeature = ErrorInfoIgnore;
2328
2329   // Restore the old token.
2330   Op->setTokenValue(Base);
2331
2332   // If exactly one matched, then we treat that as a successful match (and the
2333   // instruction will already have been filled in correctly, since the failing
2334   // matches won't have modified it).
2335   unsigned NumSuccessfulMatches =
2336     (Match1 == Match_Success) + (Match2 == Match_Success) +
2337     (Match3 == Match_Success) + (Match4 == Match_Success);
2338   if (NumSuccessfulMatches == 1) {
2339     Inst.setLoc(IDLoc);
2340     if (!MatchingInlineAsm)
2341       Out.EmitInstruction(Inst);
2342     Opcode = Inst.getOpcode();
2343     return false;
2344   }
2345
2346   // Otherwise, the match failed, try to produce a decent error message.
2347
2348   // If we had multiple suffix matches, then identify this as an ambiguous
2349   // match.
2350   if (NumSuccessfulMatches > 1) {
2351     char MatchChars[4];
2352     unsigned NumMatches = 0;
2353     if (Match1 == Match_Success) MatchChars[NumMatches++] = Suffixes[0];
2354     if (Match2 == Match_Success) MatchChars[NumMatches++] = Suffixes[1];
2355     if (Match3 == Match_Success) MatchChars[NumMatches++] = Suffixes[2];
2356     if (Match4 == Match_Success) MatchChars[NumMatches++] = Suffixes[3];
2357
2358     SmallString<126> Msg;
2359     raw_svector_ostream OS(Msg);
2360     OS << "ambiguous instructions require an explicit suffix (could be ";
2361     for (unsigned i = 0; i != NumMatches; ++i) {
2362       if (i != 0)
2363         OS << ", ";
2364       if (i + 1 == NumMatches)
2365         OS << "or ";
2366       OS << "'" << Base << MatchChars[i] << "'";
2367     }
2368     OS << ")";
2369     Error(IDLoc, OS.str(), EmptyRanges, MatchingInlineAsm);
2370     return true;
2371   }
2372
2373   // Okay, we know that none of the variants matched successfully.
2374
2375   // If all of the instructions reported an invalid mnemonic, then the original
2376   // mnemonic was invalid.
2377   if ((Match1 == Match_MnemonicFail) && (Match2 == Match_MnemonicFail) &&
2378       (Match3 == Match_MnemonicFail) && (Match4 == Match_MnemonicFail)) {
2379     if (!WasOriginallyInvalidOperand) {
2380       ArrayRef<SMRange> Ranges = MatchingInlineAsm ? EmptyRanges :
2381         Op->getLocRange();
2382       return Error(IDLoc, "invalid instruction mnemonic '" + Base + "'",
2383                    Ranges, MatchingInlineAsm);
2384     }
2385
2386     // Recover location info for the operand if we know which was the problem.
2387     if (ErrorInfo != ~0U) {
2388       if (ErrorInfo >= Operands.size())
2389         return Error(IDLoc, "too few operands for instruction",
2390                      EmptyRanges, MatchingInlineAsm);
2391
2392       X86Operand *Operand = (X86Operand*)Operands[ErrorInfo];
2393       if (Operand->getStartLoc().isValid()) {
2394         SMRange OperandRange = Operand->getLocRange();
2395         return Error(Operand->getStartLoc(), "invalid operand for instruction",
2396                      OperandRange, MatchingInlineAsm);
2397       }
2398     }
2399
2400     return Error(IDLoc, "invalid operand for instruction", EmptyRanges,
2401                  MatchingInlineAsm);
2402   }
2403
2404   // If one instruction matched with a missing feature, report this as a
2405   // missing feature.
2406   if ((Match1 == Match_MissingFeature) + (Match2 == Match_MissingFeature) +
2407       (Match3 == Match_MissingFeature) + (Match4 == Match_MissingFeature) == 1){
2408     std::string Msg = "instruction requires:";
2409     unsigned Mask = 1;
2410     for (unsigned i = 0; i < (sizeof(ErrorInfoMissingFeature)*8-1); ++i) {
2411       if (ErrorInfoMissingFeature & Mask) {
2412         Msg += " ";
2413         Msg += getSubtargetFeatureName(ErrorInfoMissingFeature & Mask);
2414       }
2415       Mask <<= 1;
2416     }
2417     return Error(IDLoc, Msg, EmptyRanges, MatchingInlineAsm);
2418   }
2419
2420   // If one instruction matched with an invalid operand, report this as an
2421   // operand failure.
2422   if ((Match1 == Match_InvalidOperand) + (Match2 == Match_InvalidOperand) +
2423       (Match3 == Match_InvalidOperand) + (Match4 == Match_InvalidOperand) == 1){
2424     Error(IDLoc, "invalid operand for instruction", EmptyRanges,
2425           MatchingInlineAsm);
2426     return true;
2427   }
2428
2429   // If all of these were an outright failure, report it in a useless way.
2430   Error(IDLoc, "unknown use of instruction mnemonic without a size suffix",
2431         EmptyRanges, MatchingInlineAsm);
2432   return true;
2433 }
2434
2435
2436 bool X86AsmParser::ParseDirective(AsmToken DirectiveID) {
2437   StringRef IDVal = DirectiveID.getIdentifier();
2438   if (IDVal == ".word")
2439     return ParseDirectiveWord(2, DirectiveID.getLoc());
2440   else if (IDVal.startswith(".code"))
2441     return ParseDirectiveCode(IDVal, DirectiveID.getLoc());
2442   else if (IDVal.startswith(".att_syntax")) {
2443     getParser().setAssemblerDialect(0);
2444     return false;
2445   } else if (IDVal.startswith(".intel_syntax")) {
2446     getParser().setAssemblerDialect(1);
2447     if (getLexer().isNot(AsmToken::EndOfStatement)) {
2448       if(Parser.getTok().getString() == "noprefix") {
2449         // FIXME : Handle noprefix
2450         Parser.Lex();
2451       } else
2452         return true;
2453     }
2454     return false;
2455   }
2456   return true;
2457 }
2458
2459 /// ParseDirectiveWord
2460 ///  ::= .word [ expression (, expression)* ]
2461 bool X86AsmParser::ParseDirectiveWord(unsigned Size, SMLoc L) {
2462   if (getLexer().isNot(AsmToken::EndOfStatement)) {
2463     for (;;) {
2464       const MCExpr *Value;
2465       if (getParser().parseExpression(Value))
2466         return true;
2467
2468       getParser().getStreamer().EmitValue(Value, Size);
2469
2470       if (getLexer().is(AsmToken::EndOfStatement))
2471         break;
2472
2473       // FIXME: Improve diagnostic.
2474       if (getLexer().isNot(AsmToken::Comma))
2475         return Error(L, "unexpected token in directive");
2476       Parser.Lex();
2477     }
2478   }
2479
2480   Parser.Lex();
2481   return false;
2482 }
2483
2484 /// ParseDirectiveCode
2485 ///  ::= .code32 | .code64
2486 bool X86AsmParser::ParseDirectiveCode(StringRef IDVal, SMLoc L) {
2487   if (IDVal == ".code32") {
2488     Parser.Lex();
2489     if (is64BitMode()) {
2490       SwitchMode();
2491       getParser().getStreamer().EmitAssemblerFlag(MCAF_Code32);
2492     }
2493   } else if (IDVal == ".code64") {
2494     Parser.Lex();
2495     if (!is64BitMode()) {
2496       SwitchMode();
2497       getParser().getStreamer().EmitAssemblerFlag(MCAF_Code64);
2498     }
2499   } else {
2500     return Error(L, "unexpected directive " + IDVal);
2501   }
2502
2503   return false;
2504 }
2505
2506 // Force static initialization.
2507 extern "C" void LLVMInitializeX86AsmParser() {
2508   RegisterMCAsmParser<X86AsmParser> X(TheX86_32Target);
2509   RegisterMCAsmParser<X86AsmParser> Y(TheX86_64Target);
2510 }
2511
2512 #define GET_REGISTER_MATCHER
2513 #define GET_MATCHER_IMPLEMENTATION
2514 #define GET_SUBTARGET_FEATURE_NAME
2515 #include "X86GenAsmMatcher.inc"