lib/Target/X86/AsmParser/X86AsmParser.cpp

   1 //===-- X86AsmParser.cpp - Parse X86 assembly to MCInst instructions ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 #include "llvm/Target/TargetAsmParser.h"
  11 #include "X86.h"
  12 #include "X86Subtarget.h"
  13 #include "llvm/Target/TargetRegistry.h"
  14 #include "llvm/Target/TargetAsmParser.h"
  15 #include "llvm/MC/MCStreamer.h"
  16 #include "llvm/MC/MCExpr.h"
  17 #include "llvm/MC/MCInst.h"
  18 #include "llvm/MC/MCParser/MCAsmLexer.h"
  19 #include "llvm/MC/MCParser/MCAsmParser.h"
  20 #include "llvm/MC/MCParser/MCParsedAsmOperand.h"
  21 #include "llvm/ADT/SmallString.h"
  22 #include "llvm/ADT/SmallVector.h"
  23 #include "llvm/ADT/StringExtras.h"
  24 #include "llvm/ADT/StringSwitch.h"
  25 #include "llvm/ADT/Twine.h"
  26 #include "llvm/Support/SourceMgr.h"
  27 #include "llvm/Support/raw_ostream.h"
  28 using namespace llvm;
  29
  30 namespace {
  31 struct X86Operand;
  32
  33 class X86ATTAsmParser : public TargetAsmParser {
  34   MCAsmParser &Parser;
  35   TargetMachine &TM;
  36
  37 protected:
  38   unsigned Is64Bit : 1;
  39
  40 private:
  41   MCAsmParser &getParser() const { return Parser; }
  42
  43   MCAsmLexer &getLexer() const { return Parser.getLexer(); }
  44
  45   bool Error(SMLoc L, const Twine &Msg) { return Parser.Error(L, Msg); }
  46
  47   bool ParseRegister(unsigned &RegNo, SMLoc &StartLoc, SMLoc &EndLoc);
  48
  49   X86Operand *ParseOperand();
  50   X86Operand *ParseMemOperand(unsigned SegReg, SMLoc StartLoc);
  51
  52   bool ParseDirectiveWord(unsigned Size, SMLoc L);
  53
  54   bool MatchInstruction(SMLoc IDLoc,
  55                         const SmallVectorImpl<MCParsedAsmOperand*> &Operands,
  56                         MCInst &Inst);
  57
  58   /// @name Auto-generated Matcher Functions
  59   /// {
  60
  61 #define GET_ASSEMBLER_HEADER
  62 #include "X86GenAsmMatcher.inc"
  63
  64   /// }
  65
  66 public:
  67   X86ATTAsmParser(const Target &T, MCAsmParser &_Parser, TargetMachine &TM)
  68     : TargetAsmParser(T), Parser(_Parser), TM(TM) {
  69
  70     // Initialize the set of available features.
  71     setAvailableFeatures(ComputeAvailableFeatures(
  72                            &TM.getSubtarget<X86Subtarget>()));
  73   }
  74
  75   virtual bool ParseInstruction(StringRef Name, SMLoc NameLoc,
  76                                 SmallVectorImpl<MCParsedAsmOperand*> &Operands);
  77
  78   virtual bool ParseDirective(AsmToken DirectiveID);
  79 };
  80
  81 class X86_32ATTAsmParser : public X86ATTAsmParser {
  82 public:
  83   X86_32ATTAsmParser(const Target &T, MCAsmParser &_Parser, TargetMachine &TM)
  84     : X86ATTAsmParser(T, _Parser, TM) {
  85     Is64Bit = false;
  86   }
  87 };
  88
  89 class X86_64ATTAsmParser : public X86ATTAsmParser {
  90 public:
  91   X86_64ATTAsmParser(const Target &T, MCAsmParser &_Parser, TargetMachine &TM)
  92     : X86ATTAsmParser(T, _Parser, TM) {
  93     Is64Bit = true;
  94   }
  95 };
  96
  97 } // end anonymous namespace
  98
  99 /// @name Auto-generated Match Functions
 100 /// {
 101
 102 static unsigned MatchRegisterName(StringRef Name);
 103
 104 /// }
 105
 106 namespace {
 107
 108 /// X86Operand - Instances of this class represent a parsed X86 machine
 109 /// instruction.
 110 struct X86Operand : public MCParsedAsmOperand {
 111   enum KindTy {
 112     Token,
 113     Register,
 114     Immediate,
 115     Memory
 116   } Kind;
 117
 118   SMLoc StartLoc, EndLoc;
 119
 120   union {
 121     struct {
 122       const char *Data;
 123       unsigned Length;
 124     } Tok;
 125
 126     struct {
 127       unsigned RegNo;
 128     } Reg;
 129
 130     struct {
 131       const MCExpr *Val;
 132     } Imm;
 133
 134     struct {
 135       unsigned SegReg;
 136       const MCExpr *Disp;
 137       unsigned BaseReg;
 138       unsigned IndexReg;
 139       unsigned Scale;
 140     } Mem;
 141   };
 142
 143   X86Operand(KindTy K, SMLoc Start, SMLoc End)
 144     : Kind(K), StartLoc(Start), EndLoc(End) {}
 145
 146   /// getStartLoc - Get the location of the first token of this operand.
 147   SMLoc getStartLoc() const { return StartLoc; }
 148   /// getEndLoc - Get the location of the last token of this operand.
 149   SMLoc getEndLoc() const { return EndLoc; }
 150
 151   virtual void dump(raw_ostream &OS) const {}
 152
 153   StringRef getToken() const {
 154     assert(Kind == Token && "Invalid access!");
 155     return StringRef(Tok.Data, Tok.Length);
 156   }
 157   void setTokenValue(StringRef Value) {
 158     assert(Kind == Token && "Invalid access!");
 159     Tok.Data = Value.data();
 160     Tok.Length = Value.size();
 161   }
 162
 163   unsigned getReg() const {
 164     assert(Kind == Register && "Invalid access!");
 165     return Reg.RegNo;
 166   }
 167
 168   const MCExpr *getImm() const {
 169     assert(Kind == Immediate && "Invalid access!");
 170     return Imm.Val;
 171   }
 172
 173   const MCExpr *getMemDisp() const {
 174     assert(Kind == Memory && "Invalid access!");
 175     return Mem.Disp;
 176   }
 177   unsigned getMemSegReg() const {
 178     assert(Kind == Memory && "Invalid access!");
 179     return Mem.SegReg;
 180   }
 181   unsigned getMemBaseReg() const {
 182     assert(Kind == Memory && "Invalid access!");
 183     return Mem.BaseReg;
 184   }
 185   unsigned getMemIndexReg() const {
 186     assert(Kind == Memory && "Invalid access!");
 187     return Mem.IndexReg;
 188   }
 189   unsigned getMemScale() const {
 190     assert(Kind == Memory && "Invalid access!");
 191     return Mem.Scale;
 192   }
 193
 194   bool isToken() const {return Kind == Token; }
 195
 196   bool isImm() const { return Kind == Immediate; }
 197
 198   bool isImmSExti16i8() const {
 199     if (!isImm())
 200       return false;
 201
 202     // If this isn't a constant expr, just assume it fits and let relaxation
 203     // handle it.
 204     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 205     if (!CE)
 206       return true;
 207
 208     // Otherwise, check the value is in a range that makes sense for this
 209     // extension.
 210     uint64_t Value = CE->getValue();
 211     return ((                                  Value <= 0x000000000000007FULL)||
 212             (0x000000000000FF80ULL <= Value && Value <= 0x000000000000FFFFULL)||
 213             (0xFFFFFFFFFFFFFF80ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 214   }
 215   bool isImmSExti32i8() const {
 216     if (!isImm())
 217       return false;
 218
 219     // If this isn't a constant expr, just assume it fits and let relaxation
 220     // handle it.
 221     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 222     if (!CE)
 223       return true;
 224
 225     // Otherwise, check the value is in a range that makes sense for this
 226     // extension.
 227     uint64_t Value = CE->getValue();
 228     return ((                                  Value <= 0x000000000000007FULL)||
 229             (0x00000000FFFFFF80ULL <= Value && Value <= 0x00000000FFFFFFFFULL)||
 230             (0xFFFFFFFFFFFFFF80ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 231   }
 232   bool isImmSExti64i8() const {
 233     if (!isImm())
 234       return false;
 235
 236     // If this isn't a constant expr, just assume it fits and let relaxation
 237     // handle it.
 238     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 239     if (!CE)
 240       return true;
 241
 242     // Otherwise, check the value is in a range that makes sense for this
 243     // extension.
 244     uint64_t Value = CE->getValue();
 245     return ((                                  Value <= 0x000000000000007FULL)||
 246             (0xFFFFFFFFFFFFFF80ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 247   }
 248   bool isImmSExti64i32() const {
 249     if (!isImm())
 250       return false;
 251
 252     // If this isn't a constant expr, just assume it fits and let relaxation
 253     // handle it.
 254     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 255     if (!CE)
 256       return true;
 257
 258     // Otherwise, check the value is in a range that makes sense for this
 259     // extension.
 260     uint64_t Value = CE->getValue();
 261     return ((                                  Value <= 0x000000007FFFFFFFULL)||
 262             (0xFFFFFFFF80000000ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 263   }
 264
 265   bool isMem() const { return Kind == Memory; }
 266
 267   bool isAbsMem() const {
 268     return Kind == Memory && !getMemSegReg() && !getMemBaseReg() &&
 269       !getMemIndexReg() && getMemScale() == 1;
 270   }
 271
 272   bool isReg() const { return Kind == Register; }
 273
 274   void addExpr(MCInst &Inst, const MCExpr *Expr) const {
 275     // Add as immediates when possible.
 276     if (const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(Expr))
 277       Inst.addOperand(MCOperand::CreateImm(CE->getValue()));
 278     else
 279       Inst.addOperand(MCOperand::CreateExpr(Expr));
 280   }
 281
 282   void addRegOperands(MCInst &Inst, unsigned N) const {
 283     assert(N == 1 && "Invalid number of operands!");
 284     Inst.addOperand(MCOperand::CreateReg(getReg()));
 285   }
 286
 287   void addImmOperands(MCInst &Inst, unsigned N) const {
 288     assert(N == 1 && "Invalid number of operands!");
 289     addExpr(Inst, getImm());
 290   }
 291
 292   void addMemOperands(MCInst &Inst, unsigned N) const {
 293     assert((N == 5) && "Invalid number of operands!");
 294     Inst.addOperand(MCOperand::CreateReg(getMemBaseReg()));
 295     Inst.addOperand(MCOperand::CreateImm(getMemScale()));
 296     Inst.addOperand(MCOperand::CreateReg(getMemIndexReg()));
 297     addExpr(Inst, getMemDisp());
 298     Inst.addOperand(MCOperand::CreateReg(getMemSegReg()));
 299   }
 300
 301   void addAbsMemOperands(MCInst &Inst, unsigned N) const {
 302     assert((N == 1) && "Invalid number of operands!");
 303     Inst.addOperand(MCOperand::CreateExpr(getMemDisp()));
 304   }
 305
 306   static X86Operand *CreateToken(StringRef Str, SMLoc Loc) {
 307     X86Operand *Res = new X86Operand(Token, Loc, Loc);
 308     Res->Tok.Data = Str.data();
 309     Res->Tok.Length = Str.size();
 310     return Res;
 311   }
 312
 313   static X86Operand *CreateReg(unsigned RegNo, SMLoc StartLoc, SMLoc EndLoc) {
 314     X86Operand *Res = new X86Operand(Register, StartLoc, EndLoc);
 315     Res->Reg.RegNo = RegNo;
 316     return Res;
 317   }
 318
 319   static X86Operand *CreateImm(const MCExpr *Val, SMLoc StartLoc, SMLoc EndLoc){
 320     X86Operand *Res = new X86Operand(Immediate, StartLoc, EndLoc);
 321     Res->Imm.Val = Val;
 322     return Res;
 323   }
 324
 325   /// Create an absolute memory operand.
 326   static X86Operand *CreateMem(const MCExpr *Disp, SMLoc StartLoc,
 327                                SMLoc EndLoc) {
 328     X86Operand *Res = new X86Operand(Memory, StartLoc, EndLoc);
 329     Res->Mem.SegReg   = 0;
 330     Res->Mem.Disp     = Disp;
 331     Res->Mem.BaseReg  = 0;
 332     Res->Mem.IndexReg = 0;
 333     Res->Mem.Scale    = 1;
 334     return Res;
 335   }
 336
 337   /// Create a generalized memory operand.
 338   static X86Operand *CreateMem(unsigned SegReg, const MCExpr *Disp,
 339                                unsigned BaseReg, unsigned IndexReg,
 340                                unsigned Scale, SMLoc StartLoc, SMLoc EndLoc) {
 341     // We should never just have a displacement, that should be parsed as an
 342     // absolute memory operand.
 343     assert((SegReg || BaseReg || IndexReg) && "Invalid memory operand!");
 344
 345     // The scale should always be one of {1,2,4,8}.
 346     assert(((Scale == 1 || Scale == 2 || Scale == 4 || Scale == 8)) &&
 347            "Invalid scale!");
 348     X86Operand *Res = new X86Operand(Memory, StartLoc, EndLoc);
 349     Res->Mem.SegReg   = SegReg;
 350     Res->Mem.Disp     = Disp;
 351     Res->Mem.BaseReg  = BaseReg;
 352     Res->Mem.IndexReg = IndexReg;
 353     Res->Mem.Scale    = Scale;
 354     return Res;
 355   }
 356 };
 357
 358 } // end anonymous namespace.
 359
 360
 361 bool X86ATTAsmParser::ParseRegister(unsigned &RegNo,
 362                                     SMLoc &StartLoc, SMLoc &EndLoc) {
 363   RegNo = 0;
 364   const AsmToken &TokPercent = Parser.getTok();
 365   assert(TokPercent.is(AsmToken::Percent) && "Invalid token kind!");
 366   StartLoc = TokPercent.getLoc();
 367   Parser.Lex(); // Eat percent token.
 368
 369   const AsmToken &Tok = Parser.getTok();
 370   if (Tok.isNot(AsmToken::Identifier))
 371     return Error(Tok.getLoc(), "invalid register name");
 372
 373   // FIXME: Validate register for the current architecture; we have to do
 374   // validation later, so maybe there is no need for this here.
 375   RegNo = MatchRegisterName(Tok.getString());
 376
 377   // If the match failed, try the register name as lowercase.
 378   if (RegNo == 0)
 379     RegNo = MatchRegisterName(LowercaseString(Tok.getString()));
 380
 381   // FIXME: This should be done using Requires<In32BitMode> and
 382   // Requires<In64BitMode> so "eiz" usage in 64-bit instructions
 383   // can be also checked.
 384   if (RegNo == X86::RIZ && !Is64Bit)
 385     return Error(Tok.getLoc(), "riz register in 64-bit mode only");
 386
 387   // Parse "%st" as "%st(0)" and "%st(1)", which is multiple tokens.
 388   if (RegNo == 0 && (Tok.getString() == "st" || Tok.getString() == "ST")) {
 389     RegNo = X86::ST0;
 390     EndLoc = Tok.getLoc();
 391     Parser.Lex(); // Eat 'st'
 392
 393     // Check to see if we have '(4)' after %st.
 394     if (getLexer().isNot(AsmToken::LParen))
 395       return false;
 396     // Lex the paren.
 397     getParser().Lex();
 398
 399     const AsmToken &IntTok = Parser.getTok();
 400     if (IntTok.isNot(AsmToken::Integer))
 401       return Error(IntTok.getLoc(), "expected stack index");
 402     switch (IntTok.getIntVal()) {
 403     case 0: RegNo = X86::ST0; break;
 404     case 1: RegNo = X86::ST1; break;
 405     case 2: RegNo = X86::ST2; break;
 406     case 3: RegNo = X86::ST3; break;
 407     case 4: RegNo = X86::ST4; break;
 408     case 5: RegNo = X86::ST5; break;
 409     case 6: RegNo = X86::ST6; break;
 410     case 7: RegNo = X86::ST7; break;
 411     default: return Error(IntTok.getLoc(), "invalid stack index");
 412     }
 413
 414     if (getParser().Lex().isNot(AsmToken::RParen))
 415       return Error(Parser.getTok().getLoc(), "expected ')'");
 416
 417     EndLoc = Tok.getLoc();
 418     Parser.Lex(); // Eat ')'
 419     return false;
 420   }
 421
 422   // If this is "db[0-7]", match it as an alias
 423   // for dr[0-7].
 424   if (RegNo == 0 && Tok.getString().size() == 3 &&
 425       Tok.getString().startswith("db")) {
 426     switch (Tok.getString()[2]) {
 427     case '0': RegNo = X86::DR0; break;
 428     case '1': RegNo = X86::DR1; break;
 429     case '2': RegNo = X86::DR2; break;
 430     case '3': RegNo = X86::DR3; break;
 431     case '4': RegNo = X86::DR4; break;
 432     case '5': RegNo = X86::DR5; break;
 433     case '6': RegNo = X86::DR6; break;
 434     case '7': RegNo = X86::DR7; break;
 435     }
 436
 437     if (RegNo != 0) {
 438       EndLoc = Tok.getLoc();
 439       Parser.Lex(); // Eat it.
 440       return false;
 441     }
 442   }
 443
 444   if (RegNo == 0)
 445     return Error(Tok.getLoc(), "invalid register name");
 446
 447   EndLoc = Tok.getLoc();
 448   Parser.Lex(); // Eat identifier token.
 449   return false;
 450 }
 451
 452 X86Operand *X86ATTAsmParser::ParseOperand() {
 453   switch (getLexer().getKind()) {
 454   default:
 455     // Parse a memory operand with no segment register.
 456     return ParseMemOperand(0, Parser.getTok().getLoc());
 457   case AsmToken::Percent: {
 458     // Read the register.
 459     unsigned RegNo;
 460     SMLoc Start, End;
 461     if (ParseRegister(RegNo, Start, End)) return 0;
 462     if (RegNo == X86::EIZ || RegNo == X86::RIZ) {
 463       Error(Start, "eiz and riz can only be used as index registers");
 464       return 0;
 465     }
 466
 467     // If this is a segment register followed by a ':', then this is the start
 468     // of a memory reference, otherwise this is a normal register reference.
 469     if (getLexer().isNot(AsmToken::Colon))
 470       return X86Operand::CreateReg(RegNo, Start, End);
 471
 472
 473     getParser().Lex(); // Eat the colon.
 474     return ParseMemOperand(RegNo, Start);
 475   }
 476   case AsmToken::Dollar: {
 477     // $42 -> immediate.
 478     SMLoc Start = Parser.getTok().getLoc(), End;
 479     Parser.Lex();
 480     const MCExpr *Val;
 481     if (getParser().ParseExpression(Val, End))
 482       return 0;
 483     return X86Operand::CreateImm(Val, Start, End);
 484   }
 485   }
 486 }
 487
 488 /// ParseMemOperand: segment: disp(basereg, indexreg, scale).  The '%ds:' prefix
 489 /// has already been parsed if present.
 490 X86Operand *X86ATTAsmParser::ParseMemOperand(unsigned SegReg, SMLoc MemStart) {
 491
 492   // We have to disambiguate a parenthesized expression "(4+5)" from the start
 493   // of a memory operand with a missing displacement "(%ebx)" or "(,%eax)".  The
 494   // only way to do this without lookahead is to eat the '(' and see what is
 495   // after it.
 496   const MCExpr *Disp = MCConstantExpr::Create(0, getParser().getContext());
 497   if (getLexer().isNot(AsmToken::LParen)) {
 498     SMLoc ExprEnd;
 499     if (getParser().ParseExpression(Disp, ExprEnd)) return 0;
 500
 501     // After parsing the base expression we could either have a parenthesized
 502     // memory address or not.  If not, return now.  If so, eat the (.
 503     if (getLexer().isNot(AsmToken::LParen)) {
 504       // Unless we have a segment register, treat this as an immediate.
 505       if (SegReg == 0)
 506         return X86Operand::CreateMem(Disp, MemStart, ExprEnd);
 507       return X86Operand::CreateMem(SegReg, Disp, 0, 0, 1, MemStart, ExprEnd);
 508     }
 509
 510     // Eat the '('.
 511     Parser.Lex();
 512   } else {
 513     // Okay, we have a '('.  We don't know if this is an expression or not, but
 514     // so we have to eat the ( to see beyond it.
 515     SMLoc LParenLoc = Parser.getTok().getLoc();
 516     Parser.Lex(); // Eat the '('.
 517
 518     if (getLexer().is(AsmToken::Percent) || getLexer().is(AsmToken::Comma)) {
 519       // Nothing to do here, fall into the code below with the '(' part of the
 520       // memory operand consumed.
 521     } else {
 522       SMLoc ExprEnd;
 523
 524       // It must be an parenthesized expression, parse it now.
 525       if (getParser().ParseParenExpression(Disp, ExprEnd))
 526         return 0;
 527
 528       // After parsing the base expression we could either have a parenthesized
 529       // memory address or not.  If not, return now.  If so, eat the (.
 530       if (getLexer().isNot(AsmToken::LParen)) {
 531         // Unless we have a segment register, treat this as an immediate.
 532         if (SegReg == 0)
 533           return X86Operand::CreateMem(Disp, LParenLoc, ExprEnd);
 534         return X86Operand::CreateMem(SegReg, Disp, 0, 0, 1, MemStart, ExprEnd);
 535       }
 536
 537       // Eat the '('.
 538       Parser.Lex();
 539     }
 540   }
 541
 542   // If we reached here, then we just ate the ( of the memory operand.  Process
 543   // the rest of the memory operand.
 544   unsigned BaseReg = 0, IndexReg = 0, Scale = 1;
 545
 546   if (getLexer().is(AsmToken::Percent)) {
 547     SMLoc L;
 548     if (ParseRegister(BaseReg, L, L)) return 0;
 549     if (BaseReg == X86::EIZ || BaseReg == X86::RIZ) {
 550       Error(L, "eiz and riz can only be used as index registers");
 551       return 0;
 552     }
 553   }
 554
 555   if (getLexer().is(AsmToken::Comma)) {
 556     Parser.Lex(); // Eat the comma.
 557
 558     // Following the comma we should have either an index register, or a scale
 559     // value. We don't support the later form, but we want to parse it
 560     // correctly.
 561     //
 562     // Not that even though it would be completely consistent to support syntax
 563     // like "1(%eax,,1)", the assembler doesn't. Use "eiz" or "riz" for this.
 564     if (getLexer().is(AsmToken::Percent)) {
 565       SMLoc L;
 566       if (ParseRegister(IndexReg, L, L)) return 0;
 567
 568       if (getLexer().isNot(AsmToken::RParen)) {
 569         // Parse the scale amount:
 570         //  ::= ',' [scale-expression]
 571         if (getLexer().isNot(AsmToken::Comma)) {
 572           Error(Parser.getTok().getLoc(),
 573                 "expected comma in scale expression");
 574           return 0;
 575         }
 576         Parser.Lex(); // Eat the comma.
 577
 578         if (getLexer().isNot(AsmToken::RParen)) {
 579           SMLoc Loc = Parser.getTok().getLoc();
 580
 581           int64_t ScaleVal;
 582           if (getParser().ParseAbsoluteExpression(ScaleVal))
 583             return 0;
 584
 585           // Validate the scale amount.
 586           if (ScaleVal != 1 && ScaleVal != 2 && ScaleVal != 4 && ScaleVal != 8){
 587             Error(Loc, "scale factor in address must be 1, 2, 4 or 8");
 588             return 0;
 589           }
 590           Scale = (unsigned)ScaleVal;
 591         }
 592       }
 593     } else if (getLexer().isNot(AsmToken::RParen)) {
 594       // A scale amount without an index is ignored.
 595       // index.
 596       SMLoc Loc = Parser.getTok().getLoc();
 597
 598       int64_t Value;
 599       if (getParser().ParseAbsoluteExpression(Value))
 600         return 0;
 601
 602       if (Value != 1)
 603         Warning(Loc, "scale factor without index register is ignored");
 604       Scale = 1;
 605     }
 606   }
 607
 608   // Ok, we've eaten the memory operand, verify we have a ')' and eat it too.
 609   if (getLexer().isNot(AsmToken::RParen)) {
 610     Error(Parser.getTok().getLoc(), "unexpected token in memory operand");
 611     return 0;
 612   }
 613   SMLoc MemEnd = Parser.getTok().getLoc();
 614   Parser.Lex(); // Eat the ')'.
 615
 616   return X86Operand::CreateMem(SegReg, Disp, BaseReg, IndexReg, Scale,
 617                                MemStart, MemEnd);
 618 }
 619
 620 bool X86ATTAsmParser::
 621 ParseInstruction(StringRef Name, SMLoc NameLoc,
 622                  SmallVectorImpl<MCParsedAsmOperand*> &Operands) {
 623   // FIXME: Hack to recognize "sal..." and "rep..." for now. We need a way to
 624   // represent alternative syntaxes in the .td file, without requiring
 625   // instruction duplication.
 626   StringRef PatchedName = StringSwitch<StringRef>(Name)
 627     .Case("sal", "shl")
 628     .Case("salb", "shlb")
 629     .Case("sall", "shll")
 630     .Case("salq", "shlq")
 631     .Case("salw", "shlw")
 632     .Case("repe", "rep")
 633     .Case("repz", "rep")
 634     .Case("repnz", "repne")
 635     .Case("iret", "iretl")
 636     .Case("sysret", "sysretl")
 637     .Case("cwde", "cwtl")
 638     .Case("cdqe", "cltq")
 639     .Case("smovb", "movsb")
 640     .Case("smovw", "movsw")
 641     .Case("smovl", "movsl")
 642     .Case("smovq", "movsq")
 643     .Case("push", Is64Bit ? "pushq" : "pushl")
 644     .Case("pop", Is64Bit ? "popq" : "popl")
 645     .Case("pushf", Is64Bit ? "pushfq" : "pushfl")
 646     .Case("popf",  Is64Bit ? "popfq"  : "popfl")
 647     .Case("pushfd", "pushfl")
 648     .Case("popfd",  "popfl")
 649     .Case("retl", Is64Bit ? "retl" : "ret")
 650     .Case("retq", Is64Bit ? "ret" : "retq")
 651     .Case("setz", "sete")  .Case("setnz", "setne")
 652     .Case("setc", "setb")  .Case("setna", "setbe")
 653     .Case("setnae", "setb").Case("setnb", "setae")
 654     .Case("setnbe", "seta").Case("setnc", "setae")
 655     .Case("setng", "setle").Case("setnge", "setl")
 656     .Case("setnl", "setge").Case("setnle", "setg")
 657     .Case("setpe", "setp") .Case("setpo", "setnp")
 658     .Case("jz", "je")  .Case("jnz", "jne")
 659     .Case("jc", "jb")  .Case("jna", "jbe")
 660     .Case("jnae", "jb").Case("jnb", "jae")
 661     .Case("jnbe", "ja").Case("jnc", "jae")
 662     .Case("jng", "jle").Case("jnge", "jl")
 663     .Case("jnl", "jge").Case("jnle", "jg")
 664     .Case("jpe", "jp") .Case("jpo", "jnp")
 665     // Condition code aliases for 16-bit, 32-bit, 64-bit and unspec operands.
 666     .Case("cmovcw",  "cmovbw") .Case("cmovcl",  "cmovbl")
 667     .Case("cmovcq",  "cmovbq") .Case("cmovc",   "cmovb")
 668     .Case("cmovnaew","cmovbw") .Case("cmovnael","cmovbl")
 669     .Case("cmovnaeq","cmovbq") .Case("cmovnae", "cmovb")
 670     .Case("cmovnaw", "cmovbew").Case("cmovnal", "cmovbel")
 671     .Case("cmovnaq", "cmovbeq").Case("cmovna",  "cmovbe")
 672     .Case("cmovnbw", "cmovaew").Case("cmovnbl", "cmovael")
 673     .Case("cmovnbq", "cmovaeq").Case("cmovnb",  "cmovae")
 674     .Case("cmovnbew","cmovaw") .Case("cmovnbel","cmoval")
 675     .Case("cmovnbeq","cmovaq") .Case("cmovnbe", "cmova")
 676     .Case("cmovncw", "cmovaew").Case("cmovncl", "cmovael")
 677     .Case("cmovncq", "cmovaeq").Case("cmovnc",  "cmovae")
 678     .Case("cmovngw", "cmovlew").Case("cmovngl", "cmovlel")
 679     .Case("cmovngq", "cmovleq").Case("cmovng",  "cmovle")
 680     .Case("cmovnw",  "cmovgew").Case("cmovnl",  "cmovgel")
 681     .Case("cmovnq",  "cmovgeq").Case("cmovn",   "cmovge")
 682     .Case("cmovngw", "cmovlew").Case("cmovngl", "cmovlel")
 683     .Case("cmovngq", "cmovleq").Case("cmovng",  "cmovle")
 684     .Case("cmovngew","cmovlw") .Case("cmovngel","cmovll")
 685     .Case("cmovngeq","cmovlq") .Case("cmovnge", "cmovl")
 686     .Case("cmovnlw", "cmovgew").Case("cmovnll", "cmovgel")
 687     .Case("cmovnlq", "cmovgeq").Case("cmovnl",  "cmovge")
 688     .Case("cmovnlew","cmovgw") .Case("cmovnlel","cmovgl")
 689     .Case("cmovnleq","cmovgq") .Case("cmovnle", "cmovg")
 690     .Case("cmovnzw", "cmovnew").Case("cmovnzl", "cmovnel")
 691     .Case("cmovnzq", "cmovneq").Case("cmovnz",  "cmovne")
 692     .Case("cmovzw",  "cmovew") .Case("cmovzl",  "cmovel")
 693     .Case("cmovzq",  "cmoveq") .Case("cmovz",   "cmove")
 694     // Floating point stack cmov aliases.
 695     .Case("fcmovz", "fcmove")
 696     .Case("fcmova", "fcmovnbe")
 697     .Case("fcmovnae", "fcmovb")
 698     .Case("fcmovna", "fcmovbe")
 699     .Case("fcmovae", "fcmovnb")
 700     .Case("fwait", "wait")
 701     .Case("movzx", "movzb")  // FIXME: Not correct.
 702     .Case("fildq", "fildll")
 703     .Default(Name);
 704
 705   // FIXME: Hack to recognize cmp<comparison code>{ss,sd,ps,pd}.
 706   const MCExpr *ExtraImmOp = 0;
 707   if ((PatchedName.startswith("cmp") || PatchedName.startswith("vcmp")) &&
 708       (PatchedName.endswith("ss") || PatchedName.endswith("sd") ||
 709        PatchedName.endswith("ps") || PatchedName.endswith("pd"))) {
 710     bool IsVCMP = PatchedName.startswith("vcmp");
 711     unsigned SSECCIdx = IsVCMP ? 4 : 3;
 712     unsigned SSEComparisonCode = StringSwitch<unsigned>(
 713       PatchedName.slice(SSECCIdx, PatchedName.size() - 2))
 714       .Case("eq",          0)
 715       .Case("lt",          1)
 716       .Case("le",          2)
 717       .Case("unord",       3)
 718       .Case("neq",         4)
 719       .Case("nlt",         5)
 720       .Case("nle",         6)
 721       .Case("ord",         7)
 722       .Case("eq_uq",       8)
 723       .Case("nge",         9)
 724       .Case("ngt",      0x0A)
 725       .Case("false",    0x0B)
 726       .Case("neq_oq",   0x0C)
 727       .Case("ge",       0x0D)
 728       .Case("gt",       0x0E)
 729       .Case("true",     0x0F)
 730       .Case("eq_os",    0x10)
 731       .Case("lt_oq",    0x11)
 732       .Case("le_oq",    0x12)
 733       .Case("unord_s",  0x13)
 734       .Case("neq_us",   0x14)
 735       .Case("nlt_uq",   0x15)
 736       .Case("nle_uq",   0x16)
 737       .Case("ord_s",    0x17)
 738       .Case("eq_us",    0x18)
 739       .Case("nge_uq",   0x19)
 740       .Case("ngt_uq",   0x1A)
 741       .Case("false_os", 0x1B)
 742       .Case("neq_os",   0x1C)
 743       .Case("ge_oq",    0x1D)
 744       .Case("gt_oq",    0x1E)
 745       .Case("true_us",  0x1F)
 746       .Default(~0U);
 747     if (SSEComparisonCode != ~0U) {
 748       ExtraImmOp = MCConstantExpr::Create(SSEComparisonCode,
 749                                           getParser().getContext());
 750       if (PatchedName.endswith("ss")) {
 751         PatchedName = IsVCMP ? "vcmpss" : "cmpss";
 752       } else if (PatchedName.endswith("sd")) {
 753         PatchedName = IsVCMP ? "vcmpsd" : "cmpsd";
 754       } else if (PatchedName.endswith("ps")) {
 755         PatchedName = IsVCMP ? "vcmpps" : "cmpps";
 756       } else {
 757         assert(PatchedName.endswith("pd") && "Unexpected mnemonic!");
 758         PatchedName = IsVCMP ? "vcmppd" : "cmppd";
 759       }
 760     }
 761   }
 762
 763   // FIXME: Hack to recognize vpclmul<src1_quadword, src2_quadword>dq
 764   if (PatchedName.startswith("vpclmul")) {
 765     unsigned CLMULQuadWordSelect = StringSwitch<unsigned>(
 766       PatchedName.slice(7, PatchedName.size() - 2))
 767       .Case("lqlq", 0x00) // src1[63:0],   src2[63:0]
 768       .Case("hqlq", 0x01) // src1[127:64], src2[63:0]
 769       .Case("lqhq", 0x10) // src1[63:0],   src2[127:64]
 770       .Case("hqhq", 0x11) // src1[127:64], src2[127:64]
 771       .Default(~0U);
 772     if (CLMULQuadWordSelect != ~0U) {
 773       ExtraImmOp = MCConstantExpr::Create(CLMULQuadWordSelect,
 774                                           getParser().getContext());
 775       assert(PatchedName.endswith("dq") && "Unexpected mnemonic!");
 776       PatchedName = "vpclmulqdq";
 777     }
 778   }
 779
 780   Operands.push_back(X86Operand::CreateToken(PatchedName, NameLoc));
 781
 782   if (ExtraImmOp)
 783     Operands.push_back(X86Operand::CreateImm(ExtraImmOp, NameLoc, NameLoc));
 784
 785
 786   // Determine whether this is an instruction prefix.
 787   bool isPrefix =
 788     PatchedName == "lock" || PatchedName == "rep" ||
 789     PatchedName == "repne";
 790
 791
 792   // This does the actual operand parsing.  Don't parse any more if we have a
 793   // prefix juxtaposed with an operation like "lock incl 4(%rax)", because we
 794   // just want to parse the "lock" as the first instruction and the "incl" as
 795   // the next one.
 796   if (getLexer().isNot(AsmToken::EndOfStatement) && !isPrefix) {
 797
 798     // Parse '*' modifier.
 799     if (getLexer().is(AsmToken::Star)) {
 800       SMLoc Loc = Parser.getTok().getLoc();
 801       Operands.push_back(X86Operand::CreateToken("*", Loc));
 802       Parser.Lex(); // Eat the star.
 803     }
 804
 805     // Read the first operand.
 806     if (X86Operand *Op = ParseOperand())
 807       Operands.push_back(Op);
 808     else {
 809       Parser.EatToEndOfStatement();
 810       return true;
 811     }
 812
 813     while (getLexer().is(AsmToken::Comma)) {
 814       Parser.Lex();  // Eat the comma.
 815
 816       // Parse and remember the operand.
 817       if (X86Operand *Op = ParseOperand())
 818         Operands.push_back(Op);
 819       else {
 820         Parser.EatToEndOfStatement();
 821         return true;
 822       }
 823     }
 824
 825     if (getLexer().isNot(AsmToken::EndOfStatement)) {
 826       Parser.EatToEndOfStatement();
 827       return TokError("unexpected token in argument list");
 828     }
 829   }
 830
 831   if (getLexer().is(AsmToken::EndOfStatement))
 832     Parser.Lex(); // Consume the EndOfStatement
 833
 834   // FIXME: Hack to handle recognize s{hr,ar,hl} $1, <op>.  Canonicalize to
 835   // "shift <op>".
 836   if ((Name.startswith("shr") || Name.startswith("sar") ||
 837        Name.startswith("shl")) &&
 838       Operands.size() == 3) {
 839     X86Operand *Op1 = static_cast<X86Operand*>(Operands[1]);
 840     if (Op1->isImm() && isa<MCConstantExpr>(Op1->getImm()) &&
 841         cast<MCConstantExpr>(Op1->getImm())->getValue() == 1) {
 842       delete Operands[1];
 843       Operands.erase(Operands.begin() + 1);
 844     }
 845   }
 846
 847   // FIXME: Hack to handle recognize "rc[lr] <op>" -> "rcl $1, <op>".
 848   if ((Name.startswith("rcl") || Name.startswith("rcr")) &&
 849       Operands.size() == 2) {
 850     const MCExpr *One = MCConstantExpr::Create(1, getParser().getContext());
 851     Operands.push_back(X86Operand::CreateImm(One, NameLoc, NameLoc));
 852     std::swap(Operands[1], Operands[2]);
 853   }
 854
 855   // FIXME: Hack to handle recognize "sh[lr]d op,op" -> "shld $1, op,op".
 856   if ((Name.startswith("shld") || Name.startswith("shrd")) &&
 857       Operands.size() == 3) {
 858     const MCExpr *One = MCConstantExpr::Create(1, getParser().getContext());
 859     Operands.insert(Operands.begin()+1,
 860                     X86Operand::CreateImm(One, NameLoc, NameLoc));
 861   }
 862
 863
 864   // FIXME: Hack to handle recognize "in[bwl] <op>".  Canonicalize it to
 865   // "inb <op>, %al".
 866   if ((Name == "inb" || Name == "inw" || Name == "inl") &&
 867       Operands.size() == 2) {
 868     unsigned Reg;
 869     if (Name[2] == 'b')
 870       Reg = MatchRegisterName("al");
 871     else if (Name[2] == 'w')
 872       Reg = MatchRegisterName("ax");
 873     else
 874       Reg = MatchRegisterName("eax");
 875     SMLoc Loc = Operands.back()->getEndLoc();
 876     Operands.push_back(X86Operand::CreateReg(Reg, Loc, Loc));
 877   }
 878
 879   // FIXME: Hack to handle recognize "out[bwl] <op>".  Canonicalize it to
 880   // "outb %al, <op>".
 881   if ((Name == "outb" || Name == "outw" || Name == "outl") &&
 882       Operands.size() == 2) {
 883     unsigned Reg;
 884     if (Name[3] == 'b')
 885       Reg = MatchRegisterName("al");
 886     else if (Name[3] == 'w')
 887       Reg = MatchRegisterName("ax");
 888     else
 889       Reg = MatchRegisterName("eax");
 890     SMLoc Loc = Operands.back()->getEndLoc();
 891     Operands.push_back(X86Operand::CreateReg(Reg, Loc, Loc));
 892     std::swap(Operands[1], Operands[2]);
 893   }
 894
 895   // FIXME: Hack to handle "out[bwl]? %al, (%dx)" -> "outb %al, %dx".
 896   if ((Name == "outb" || Name == "outw" || Name == "outl" || Name == "out") &&
 897       Operands.size() == 3) {
 898     X86Operand &Op = *(X86Operand*)Operands.back();
 899     if (Op.isMem() && Op.Mem.SegReg == 0 &&
 900         isa<MCConstantExpr>(Op.Mem.Disp) &&
 901         cast<MCConstantExpr>(Op.Mem.Disp)->getValue() == 0 &&
 902         Op.Mem.BaseReg == MatchRegisterName("dx") && Op.Mem.IndexReg == 0) {
 903       SMLoc Loc = Op.getEndLoc();
 904       Operands.back() = X86Operand::CreateReg(Op.Mem.BaseReg, Loc, Loc);
 905       delete &Op;
 906     }
 907   }
 908
 909   // FIXME: Hack to handle "f{mul*,add*,sub*,div*} $op, st(0)" the same as
 910   // "f{mul*,add*,sub*,div*} $op"
 911   if ((Name.startswith("fmul") || Name.startswith("fadd") ||
 912        Name.startswith("fsub") || Name.startswith("fdiv")) &&
 913       Operands.size() == 3 &&
 914       static_cast<X86Operand*>(Operands[2])->isReg() &&
 915       static_cast<X86Operand*>(Operands[2])->getReg() == X86::ST0) {
 916     delete Operands[2];
 917     Operands.erase(Operands.begin() + 2);
 918   }
 919
 920   // FIXME: Hack to handle "f{mulp,addp} st(0), $op" the same as
 921   // "f{mulp,addp} $op", since they commute.
 922   if ((Name == "fmulp" || Name == "faddp") && Operands.size() == 3 &&
 923       static_cast<X86Operand*>(Operands[1])->isReg() &&
 924       static_cast<X86Operand*>(Operands[1])->getReg() == X86::ST0) {
 925     delete Operands[1];
 926     Operands.erase(Operands.begin() + 1);
 927   }
 928
 929   // FIXME: Hack to handle "imul <imm>, B" which is an alias for "imul <imm>, B,
 930   // B".
 931   if (Name.startswith("imul") && Operands.size() == 3 &&
 932       static_cast<X86Operand*>(Operands[1])->isImm() &&
 933       static_cast<X86Operand*>(Operands.back())->isReg()) {
 934     X86Operand *Op = static_cast<X86Operand*>(Operands.back());
 935     Operands.push_back(X86Operand::CreateReg(Op->getReg(), Op->getStartLoc(),
 936                                              Op->getEndLoc()));
 937   }
 938
 939   // 'sldt <mem>' can be encoded with either sldtw or sldtq with the same
 940   // effect (both store to a 16-bit mem).  Force to sldtw to avoid ambiguity
 941   // errors, since its encoding is the most compact.
 942   if (Name == "sldt" && Operands.size() == 2 &&
 943       static_cast<X86Operand*>(Operands[1])->isMem()) {
 944     delete Operands[0];
 945     Operands[0] = X86Operand::CreateToken("sldtw", NameLoc);
 946   }
 947
 948   // The assembler accepts "xchgX <reg>, <mem>" and "xchgX <mem>, <reg>" as
 949   // synonyms.  Our tables only have the "<reg>, <mem>" form, so if we see the
 950   // other operand order, swap them.
 951   if (Name == "xchgb" || Name == "xchgw" || Name == "xchgl" || Name == "xchgq"||
 952       Name == "xchg")
 953     if (Operands.size() == 3 &&
 954         static_cast<X86Operand*>(Operands[1])->isMem() &&
 955         static_cast<X86Operand*>(Operands[2])->isReg()) {
 956       std::swap(Operands[1], Operands[2]);
 957     }
 958
 959   // The assembler accepts "testX <reg>, <mem>" and "testX <mem>, <reg>" as
 960   // synonyms.  Our tables only have the "<mem>, <reg>" form, so if we see the
 961   // other operand order, swap them.
 962   if (Name == "testb" || Name == "testw" || Name == "testl" || Name == "testq"||
 963       Name == "test")
 964     if (Operands.size() == 3 &&
 965         static_cast<X86Operand*>(Operands[1])->isReg() &&
 966         static_cast<X86Operand*>(Operands[2])->isMem()) {
 967       std::swap(Operands[1], Operands[2]);
 968     }
 969
 970   // The assembler accepts these instructions with no operand as a synonym for
 971   // an instruction acting on st(1).  e.g. "fxch" -> "fxch %st(1)".
 972   if ((Name == "fxch" || Name == "fucom" || Name == "fucomp" ||
 973        Name == "faddp" || Name == "fsubp" || Name == "fsubrp" ||
 974        Name == "fmulp" || Name == "fdivp" || Name == "fdivrp") &&
 975       Operands.size() == 1) {
 976     Operands.push_back(X86Operand::CreateReg(MatchRegisterName("st(1)"),
 977                                              NameLoc, NameLoc));
 978   }
 979
 980   // The assembler accepts these instructions with two few operands as a synonym
 981   // for taking %st(1),%st(0) or X, %st(0).
 982   if ((Name == "fcomi" || Name == "fucomi") && Operands.size() < 3) {
 983     if (Operands.size() == 1)
 984       Operands.push_back(X86Operand::CreateReg(MatchRegisterName("st(1)"),
 985                                                NameLoc, NameLoc));
 986     Operands.push_back(X86Operand::CreateReg(MatchRegisterName("st(0)"),
 987                                              NameLoc, NameLoc));
 988   }
 989
 990   // The assembler accepts various amounts of brokenness for fnstsw.
 991   if (Name == "fnstsw") {
 992     if (Operands.size() == 2 &&
 993         static_cast<X86Operand*>(Operands[1])->isReg()) {
 994       // "fnstsw al" and "fnstsw eax" -> "fnstw"
 995       unsigned Reg = static_cast<X86Operand*>(Operands[1])->Reg.RegNo;
 996       if (Reg == MatchRegisterName("eax") ||
 997           Reg == MatchRegisterName("al")) {
 998         delete Operands[1];
 999         Operands.pop_back();
1000       }
1001     }
1002
1003     // "fnstw" -> "fnstw %ax"
1004     if (Operands.size() == 1)
1005       Operands.push_back(X86Operand::CreateReg(MatchRegisterName("ax"),
1006                                                NameLoc, NameLoc));
1007   }
1008
1009   // jmp $42,$5 -> ljmp, similarly for call.
1010   if ((Name.startswith("call") || Name.startswith("jmp")) &&
1011       Operands.size() == 3 &&
1012       static_cast<X86Operand*>(Operands[1])->isImm() &&
1013       static_cast<X86Operand*>(Operands[2])->isImm()) {
1014     const char *NewOpName = StringSwitch<const char *>(Name)
1015       .Case("jmp", "ljmp")
1016       .Case("jmpw", "ljmpw")
1017       .Case("jmpl", "ljmpl")
1018       .Case("jmpq", "ljmpq")
1019       .Case("call", "lcall")
1020       .Case("callw", "lcallw")
1021       .Case("calll", "lcalll")
1022       .Case("callq", "lcallq")
1023     .Default(0);
1024     if (NewOpName) {
1025       delete Operands[0];
1026       Operands[0] = X86Operand::CreateToken(NewOpName, NameLoc);
1027       Name = NewOpName;
1028     }
1029   }
1030
1031   // lcall  and ljmp  -> lcalll and ljmpl
1032   if ((Name == "lcall" || Name == "ljmp") && Operands.size() == 3) {
1033     delete Operands[0];
1034     Operands[0] = X86Operand::CreateToken(Name == "lcall" ? "lcalll" : "ljmpl",
1035                                           NameLoc);
1036   }
1037
1038   // call foo is not ambiguous with callw.
1039   if (Name == "call" && Operands.size() == 2) {
1040     const char *NewName = Is64Bit ? "callq" : "calll";
1041     delete Operands[0];
1042     Operands[0] = X86Operand::CreateToken(NewName, NameLoc);
1043     Name = NewName;
1044   }
1045
1046   // movsd -> movsl (when no operands are specified).
1047   if (Name == "movsd" && Operands.size() == 1) {
1048     delete Operands[0];
1049     Operands[0] = X86Operand::CreateToken("movsl", NameLoc);
1050   }
1051
1052   // fstp <mem> -> fstps <mem>.  Without this, we'll default to fstpl due to
1053   // suffix searching.
1054   if (Name == "fstp" && Operands.size() == 2 &&
1055       static_cast<X86Operand*>(Operands[1])->isMem()) {
1056     delete Operands[0];
1057     Operands[0] = X86Operand::CreateToken("fstps", NameLoc);
1058   }
1059
1060
1061   // "clr <reg>" -> "xor <reg>, <reg>".
1062   if ((Name == "clrb" || Name == "clrw" || Name == "clrl" || Name == "clrq" ||
1063        Name == "clr") && Operands.size() == 2 &&
1064       static_cast<X86Operand*>(Operands[1])->isReg()) {
1065     unsigned RegNo = static_cast<X86Operand*>(Operands[1])->getReg();
1066     Operands.push_back(X86Operand::CreateReg(RegNo, NameLoc, NameLoc));
1067     delete Operands[0];
1068     Operands[0] = X86Operand::CreateToken("xor", NameLoc);
1069   }
1070
1071   return false;
1072 }
1073
1074 bool X86ATTAsmParser::ParseDirective(AsmToken DirectiveID) {
1075   StringRef IDVal = DirectiveID.getIdentifier();
1076   if (IDVal == ".word")
1077     return ParseDirectiveWord(2, DirectiveID.getLoc());
1078   return true;
1079 }
1080
1081 /// ParseDirectiveWord
1082 ///  ::= .word [ expression (, expression)* ]
1083 bool X86ATTAsmParser::ParseDirectiveWord(unsigned Size, SMLoc L) {
1084   if (getLexer().isNot(AsmToken::EndOfStatement)) {
1085     for (;;) {
1086       const MCExpr *Value;
1087       if (getParser().ParseExpression(Value))
1088         return true;
1089
1090       getParser().getStreamer().EmitValue(Value, Size, 0 /*addrspace*/);
1091
1092       if (getLexer().is(AsmToken::EndOfStatement))
1093         break;
1094
1095       // FIXME: Improve diagnostic.
1096       if (getLexer().isNot(AsmToken::Comma))
1097         return Error(L, "unexpected token in directive");
1098       Parser.Lex();
1099     }
1100   }
1101
1102   Parser.Lex();
1103   return false;
1104 }
1105
1106
1107 bool X86ATTAsmParser::
1108 MatchInstruction(SMLoc IDLoc,
1109                  const SmallVectorImpl<MCParsedAsmOperand*> &Operands,
1110                  MCInst &Inst) {
1111   assert(!Operands.empty() && "Unexpect empty operand list!");
1112
1113   bool WasOriginallyInvalidOperand = false;
1114   unsigned OrigErrorInfo;
1115
1116   // First, try a direct match.
1117   switch (MatchInstructionImpl(Operands, Inst, OrigErrorInfo)) {
1118   case Match_Success:
1119     return false;
1120   case Match_MissingFeature:
1121     Error(IDLoc, "instruction requires a CPU feature not currently enabled");
1122     return true;
1123   case Match_InvalidOperand:
1124     WasOriginallyInvalidOperand = true;
1125     break;
1126   case Match_MnemonicFail:
1127     break;
1128   }
1129
1130   // FIXME: Ideally, we would only attempt suffix matches for things which are
1131   // valid prefixes, and we could just infer the right unambiguous
1132   // type. However, that requires substantially more matcher support than the
1133   // following hack.
1134
1135   X86Operand *Op = static_cast<X86Operand*>(Operands[0]);
1136   assert(Op->isToken() && "Leading operand should always be a mnemonic!");
1137
1138   // Change the operand to point to a temporary token.
1139   StringRef Base = Op->getToken();
1140   SmallString<16> Tmp;
1141   Tmp += Base;
1142   Tmp += ' ';
1143   Op->setTokenValue(Tmp.str());
1144
1145   // Check for the various suffix matches.
1146   Tmp[Base.size()] = 'b';
1147   unsigned BErrorInfo, WErrorInfo, LErrorInfo, QErrorInfo;
1148   MatchResultTy MatchB = MatchInstructionImpl(Operands, Inst, BErrorInfo);
1149   Tmp[Base.size()] = 'w';
1150   MatchResultTy MatchW = MatchInstructionImpl(Operands, Inst, WErrorInfo);
1151   Tmp[Base.size()] = 'l';
1152   MatchResultTy MatchL = MatchInstructionImpl(Operands, Inst, LErrorInfo);
1153   Tmp[Base.size()] = 'q';
1154   MatchResultTy MatchQ = MatchInstructionImpl(Operands, Inst, QErrorInfo);
1155
1156   // Restore the old token.
1157   Op->setTokenValue(Base);
1158
1159   // If exactly one matched, then we treat that as a successful match (and the
1160   // instruction will already have been filled in correctly, since the failing
1161   // matches won't have modified it).
1162   unsigned NumSuccessfulMatches =
1163     (MatchB == Match_Success) + (MatchW == Match_Success) +
1164     (MatchL == Match_Success) + (MatchQ == Match_Success);
1165   if (NumSuccessfulMatches == 1)
1166     return false;
1167
1168   // Otherwise, the match failed, try to produce a decent error message.
1169
1170   // If we had multiple suffix matches, then identify this as an ambiguous
1171   // match.
1172   if (NumSuccessfulMatches > 1) {
1173     char MatchChars[4];
1174     unsigned NumMatches = 0;
1175     if (MatchB == Match_Success)
1176       MatchChars[NumMatches++] = 'b';
1177     if (MatchW == Match_Success)
1178       MatchChars[NumMatches++] = 'w';
1179     if (MatchL == Match_Success)
1180       MatchChars[NumMatches++] = 'l';
1181     if (MatchQ == Match_Success)
1182       MatchChars[NumMatches++] = 'q';
1183
1184     SmallString<126> Msg;
1185     raw_svector_ostream OS(Msg);
1186     OS << "ambiguous instructions require an explicit suffix (could be ";
1187     for (unsigned i = 0; i != NumMatches; ++i) {
1188       if (i != 0)
1189         OS << ", ";
1190       if (i + 1 == NumMatches)
1191         OS << "or ";
1192       OS << "'" << Base << MatchChars[i] << "'";
1193     }
1194     OS << ")";
1195     Error(IDLoc, OS.str());
1196     return true;
1197   }
1198
1199   // Okay, we know that none of the variants matched successfully.
1200
1201   // If all of the instructions reported an invalid mnemonic, then the original
1202   // mnemonic was invalid.
1203   if ((MatchB == Match_MnemonicFail) && (MatchW == Match_MnemonicFail) &&
1204       (MatchL == Match_MnemonicFail) && (MatchQ == Match_MnemonicFail)) {
1205     if (!WasOriginallyInvalidOperand) {
1206       Error(IDLoc, "invalid instruction mnemonic '" + Base + "'");
1207       return true;
1208     }
1209
1210     // Recover location info for the operand if we know which was the problem.
1211     SMLoc ErrorLoc = IDLoc;
1212     if (OrigErrorInfo != ~0U) {
1213       if (OrigErrorInfo >= Operands.size())
1214         return Error(IDLoc, "too few operands for instruction");
1215
1216       ErrorLoc = ((X86Operand*)Operands[OrigErrorInfo])->getStartLoc();
1217       if (ErrorLoc == SMLoc()) ErrorLoc = IDLoc;
1218     }
1219
1220     return Error(ErrorLoc, "invalid operand for instruction");
1221   }
1222
1223   // If one instruction matched with a missing feature, report this as a
1224   // missing feature.
1225   if ((MatchB == Match_MissingFeature) + (MatchW == Match_MissingFeature) +
1226       (MatchL == Match_MissingFeature) + (MatchQ == Match_MissingFeature) == 1){
1227     Error(IDLoc, "instruction requires a CPU feature not currently enabled");
1228     return true;
1229   }
1230
1231   // If one instruction matched with an invalid operand, report this as an
1232   // operand failure.
1233   if ((MatchB == Match_InvalidOperand) + (MatchW == Match_InvalidOperand) +
1234       (MatchL == Match_InvalidOperand) + (MatchQ == Match_InvalidOperand) == 1){
1235     Error(IDLoc, "invalid operand for instruction");
1236     return true;
1237   }
1238
1239   // If all of these were an outright failure, report it in a useless way.
1240   // FIXME: We should give nicer diagnostics about the exact failure.
1241   Error(IDLoc, "unknown use of instruction mnemonic without a size suffix");
1242   return true;
1243 }
1244
1245
1246 extern "C" void LLVMInitializeX86AsmLexer();
1247
1248 // Force static initialization.
1249 extern "C" void LLVMInitializeX86AsmParser() {
1250   RegisterAsmParser<X86_32ATTAsmParser> X(TheX86_32Target);
1251   RegisterAsmParser<X86_64ATTAsmParser> Y(TheX86_64Target);
1252   LLVMInitializeX86AsmLexer();
1253 }
1254
1255 #define GET_REGISTER_MATCHER
1256 #define GET_MATCHER_IMPLEMENTATION
1257 #include "X86GenAsmMatcher.inc"