lib/Target/X86/AsmParser/X86AsmParser.cpp

   1 //===-- X86AsmParser.cpp - Parse X86 assembly to MCInst instructions ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 #include "MCTargetDesc/X86BaseInfo.h"
  11 #include "llvm/ADT/APFloat.h"
  12 #include "llvm/ADT/SmallString.h"
  13 #include "llvm/ADT/SmallVector.h"
  14 #include "llvm/ADT/StringSwitch.h"
  15 #include "llvm/ADT/Twine.h"
  16 #include "llvm/MC/MCExpr.h"
  17 #include "llvm/MC/MCInst.h"
  18 #include "llvm/MC/MCParser/MCAsmLexer.h"
  19 #include "llvm/MC/MCParser/MCAsmParser.h"
  20 #include "llvm/MC/MCParser/MCParsedAsmOperand.h"
  21 #include "llvm/MC/MCRegisterInfo.h"
  22 #include "llvm/MC/MCStreamer.h"
  23 #include "llvm/MC/MCSubtargetInfo.h"
  24 #include "llvm/MC/MCSymbol.h"
  25 #include "llvm/MC/MCTargetAsmParser.h"
  26 #include "llvm/Support/SourceMgr.h"
  27 #include "llvm/Support/TargetRegistry.h"
  28 #include "llvm/Support/raw_ostream.h"
  29
  30 using namespace llvm;
  31
  32 namespace {
  33 struct X86Operand;
  34
  35 class X86AsmParser : public MCTargetAsmParser {
  36   MCSubtargetInfo &STI;
  37   MCAsmParser &Parser;
  38   ParseInstructionInfo *InstInfo;
  39 private:
  40   MCAsmParser &getParser() const { return Parser; }
  41
  42   MCAsmLexer &getLexer() const { return Parser.getLexer(); }
  43
  44   bool Error(SMLoc L, const Twine &Msg,
  45              ArrayRef<SMRange> Ranges = ArrayRef<SMRange>(),
  46              bool MatchingInlineAsm = false) {
  47     if (MatchingInlineAsm) return true;
  48     return Parser.Error(L, Msg, Ranges);
  49   }
  50
  51   X86Operand *ErrorOperand(SMLoc Loc, StringRef Msg) {
  52     Error(Loc, Msg);
  53     return 0;
  54   }
  55
  56   X86Operand *ParseOperand();
  57   X86Operand *ParseATTOperand();
  58   X86Operand *ParseIntelOperand();
  59   X86Operand *ParseIntelOffsetOfOperator(SMLoc StartLoc);
  60   X86Operand *ParseIntelOperator(SMLoc StartLoc, unsigned OpKind);
  61   X86Operand *ParseIntelMemOperand(unsigned SegReg, SMLoc StartLoc);
  62   X86Operand *ParseIntelBracExpression(unsigned SegReg, unsigned Size);
  63   X86Operand *ParseMemOperand(unsigned SegReg, SMLoc StartLoc);
  64
  65   bool ParseIntelDotOperator(const MCExpr *Disp, const MCExpr **NewDisp,
  66                              SmallString<64> &Err);
  67
  68   bool ParseDirectiveWord(unsigned Size, SMLoc L);
  69   bool ParseDirectiveCode(StringRef IDVal, SMLoc L);
  70
  71   bool processInstruction(MCInst &Inst,
  72                           const SmallVectorImpl<MCParsedAsmOperand*> &Ops);
  73
  74   bool MatchAndEmitInstruction(SMLoc IDLoc, unsigned &Opcode,
  75                                SmallVectorImpl<MCParsedAsmOperand*> &Operands,
  76                                MCStreamer &Out, unsigned &ErrorInfo,
  77                                bool MatchingInlineAsm);
  78
  79   /// isSrcOp - Returns true if operand is either (%rsi) or %ds:%(rsi)
  80   /// in 64bit mode or (%esi) or %es:(%esi) in 32bit mode.
  81   bool isSrcOp(X86Operand &Op);
  82
  83   /// isDstOp - Returns true if operand is either (%rdi) or %es:(%rdi)
  84   /// in 64bit mode or (%edi) or %es:(%edi) in 32bit mode.
  85   bool isDstOp(X86Operand &Op);
  86
  87   bool is64BitMode() const {
  88     // FIXME: Can tablegen auto-generate this?
  89     return (STI.getFeatureBits() & X86::Mode64Bit) != 0;
  90   }
  91   void SwitchMode() {
  92     unsigned FB = ComputeAvailableFeatures(STI.ToggleFeature(X86::Mode64Bit));
  93     setAvailableFeatures(FB);
  94   }
  95
  96   /// @name Auto-generated Matcher Functions
  97   /// {
  98
  99 #define GET_ASSEMBLER_HEADER
 100 #include "X86GenAsmMatcher.inc"
 101
 102   /// }
 103
 104 public:
 105   X86AsmParser(MCSubtargetInfo &sti, MCAsmParser &parser)
 106     : MCTargetAsmParser(), STI(sti), Parser(parser), InstInfo(0) {
 107
 108     // Initialize the set of available features.
 109     setAvailableFeatures(ComputeAvailableFeatures(STI.getFeatureBits()));
 110   }
 111   virtual bool ParseRegister(unsigned &RegNo, SMLoc &StartLoc, SMLoc &EndLoc);
 112
 113   virtual bool ParseInstruction(ParseInstructionInfo &Info, StringRef Name,
 114                                 SMLoc NameLoc,
 115                                 SmallVectorImpl<MCParsedAsmOperand*> &Operands);
 116
 117   virtual bool ParseDirective(AsmToken DirectiveID);
 118
 119   bool isParsingIntelSyntax() {
 120     return getParser().getAssemblerDialect();
 121   }
 122 };
 123 } // end anonymous namespace
 124
 125 /// @name Auto-generated Match Functions
 126 /// {
 127
 128 static unsigned MatchRegisterName(StringRef Name);
 129
 130 /// }
 131
 132 static bool isImmSExti16i8Value(uint64_t Value) {
 133   return ((                                  Value <= 0x000000000000007FULL)||
 134           (0x000000000000FF80ULL <= Value && Value <= 0x000000000000FFFFULL)||
 135           (0xFFFFFFFFFFFFFF80ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 136 }
 137
 138 static bool isImmSExti32i8Value(uint64_t Value) {
 139   return ((                                  Value <= 0x000000000000007FULL)||
 140           (0x00000000FFFFFF80ULL <= Value && Value <= 0x00000000FFFFFFFFULL)||
 141           (0xFFFFFFFFFFFFFF80ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 142 }
 143
 144 static bool isImmZExtu32u8Value(uint64_t Value) {
 145     return (Value <= 0x00000000000000FFULL);
 146 }
 147
 148 static bool isImmSExti64i8Value(uint64_t Value) {
 149   return ((                                  Value <= 0x000000000000007FULL)||
 150           (0xFFFFFFFFFFFFFF80ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 151 }
 152
 153 static bool isImmSExti64i32Value(uint64_t Value) {
 154   return ((                                  Value <= 0x000000007FFFFFFFULL)||
 155           (0xFFFFFFFF80000000ULL <= Value && Value <= 0xFFFFFFFFFFFFFFFFULL));
 156 }
 157 namespace {
 158
 159 /// X86Operand - Instances of this class represent a parsed X86 machine
 160 /// instruction.
 161 struct X86Operand : public MCParsedAsmOperand {
 162   enum KindTy {
 163     Token,
 164     Register,
 165     Immediate,
 166     Memory
 167   } Kind;
 168
 169   SMLoc StartLoc, EndLoc;
 170   SMLoc OffsetOfLoc;
 171   bool AddressOf;
 172
 173   struct TokOp {
 174     const char *Data;
 175     unsigned Length;
 176   };
 177
 178   struct RegOp {
 179     unsigned RegNo;
 180   };
 181
 182   struct ImmOp {
 183     const MCExpr *Val;
 184     bool NeedAsmRewrite;
 185   };
 186
 187   struct MemOp {
 188     unsigned SegReg;
 189     const MCExpr *Disp;
 190     unsigned BaseReg;
 191     unsigned IndexReg;
 192     unsigned Scale;
 193     unsigned Size;
 194   };
 195
 196   union {
 197     struct TokOp Tok;
 198     struct RegOp Reg;
 199     struct ImmOp Imm;
 200     struct MemOp Mem;
 201   };
 202
 203   X86Operand(KindTy K, SMLoc Start, SMLoc End)
 204     : Kind(K), StartLoc(Start), EndLoc(End) {}
 205
 206   /// getStartLoc - Get the location of the first token of this operand.
 207   SMLoc getStartLoc() const { return StartLoc; }
 208   /// getEndLoc - Get the location of the last token of this operand.
 209   SMLoc getEndLoc() const { return EndLoc; }
 210   /// getLocRange - Get the range between the first and last token of this
 211   /// operand.
 212   SMRange getLocRange() const { return SMRange(StartLoc, EndLoc); }
 213   /// getOffsetOfLoc - Get the location of the offset operator.
 214   SMLoc getOffsetOfLoc() const { return OffsetOfLoc; }
 215
 216   virtual void print(raw_ostream &OS) const {}
 217
 218   StringRef getToken() const {
 219     assert(Kind == Token && "Invalid access!");
 220     return StringRef(Tok.Data, Tok.Length);
 221   }
 222   void setTokenValue(StringRef Value) {
 223     assert(Kind == Token && "Invalid access!");
 224     Tok.Data = Value.data();
 225     Tok.Length = Value.size();
 226   }
 227
 228   unsigned getReg() const {
 229     assert(Kind == Register && "Invalid access!");
 230     return Reg.RegNo;
 231   }
 232
 233   const MCExpr *getImm() const {
 234     assert(Kind == Immediate && "Invalid access!");
 235     return Imm.Val;
 236   }
 237
 238   bool needAsmRewrite() const {
 239     assert(Kind == Immediate && "Invalid access!");
 240     return Imm.NeedAsmRewrite;
 241   }
 242
 243   const MCExpr *getMemDisp() const {
 244     assert(Kind == Memory && "Invalid access!");
 245     return Mem.Disp;
 246   }
 247   unsigned getMemSegReg() const {
 248     assert(Kind == Memory && "Invalid access!");
 249     return Mem.SegReg;
 250   }
 251   unsigned getMemBaseReg() const {
 252     assert(Kind == Memory && "Invalid access!");
 253     return Mem.BaseReg;
 254   }
 255   unsigned getMemIndexReg() const {
 256     assert(Kind == Memory && "Invalid access!");
 257     return Mem.IndexReg;
 258   }
 259   unsigned getMemScale() const {
 260     assert(Kind == Memory && "Invalid access!");
 261     return Mem.Scale;
 262   }
 263
 264   bool isToken() const {return Kind == Token; }
 265
 266   bool isImm() const { return Kind == Immediate; }
 267
 268   bool isImmSExti16i8() const {
 269     if (!isImm())
 270       return false;
 271
 272     // If this isn't a constant expr, just assume it fits and let relaxation
 273     // handle it.
 274     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 275     if (!CE)
 276       return true;
 277
 278     // Otherwise, check the value is in a range that makes sense for this
 279     // extension.
 280     return isImmSExti16i8Value(CE->getValue());
 281   }
 282   bool isImmSExti32i8() const {
 283     if (!isImm())
 284       return false;
 285
 286     // If this isn't a constant expr, just assume it fits and let relaxation
 287     // handle it.
 288     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 289     if (!CE)
 290       return true;
 291
 292     // Otherwise, check the value is in a range that makes sense for this
 293     // extension.
 294     return isImmSExti32i8Value(CE->getValue());
 295   }
 296   bool isImmZExtu32u8() const {
 297     if (!isImm())
 298       return false;
 299
 300     // If this isn't a constant expr, just assume it fits and let relaxation
 301     // handle it.
 302     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 303     if (!CE)
 304       return true;
 305
 306     // Otherwise, check the value is in a range that makes sense for this
 307     // extension.
 308     return isImmZExtu32u8Value(CE->getValue());
 309   }
 310   bool isImmSExti64i8() const {
 311     if (!isImm())
 312       return false;
 313
 314     // If this isn't a constant expr, just assume it fits and let relaxation
 315     // handle it.
 316     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 317     if (!CE)
 318       return true;
 319
 320     // Otherwise, check the value is in a range that makes sense for this
 321     // extension.
 322     return isImmSExti64i8Value(CE->getValue());
 323   }
 324   bool isImmSExti64i32() const {
 325     if (!isImm())
 326       return false;
 327
 328     // If this isn't a constant expr, just assume it fits and let relaxation
 329     // handle it.
 330     const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getImm());
 331     if (!CE)
 332       return true;
 333
 334     // Otherwise, check the value is in a range that makes sense for this
 335     // extension.
 336     return isImmSExti64i32Value(CE->getValue());
 337   }
 338
 339   bool isOffsetOf() const {
 340     return OffsetOfLoc.getPointer();
 341   }
 342
 343   bool needAddressOf() const {
 344     return AddressOf;
 345   }
 346
 347   bool isMem() const { return Kind == Memory; }
 348   bool isMem8() const {
 349     return Kind == Memory && (!Mem.Size || Mem.Size == 8);
 350   }
 351   bool isMem16() const {
 352     return Kind == Memory && (!Mem.Size || Mem.Size == 16);
 353   }
 354   bool isMem32() const {
 355     return Kind == Memory && (!Mem.Size || Mem.Size == 32);
 356   }
 357   bool isMem64() const {
 358     return Kind == Memory && (!Mem.Size || Mem.Size == 64);
 359   }
 360   bool isMem80() const {
 361     return Kind == Memory && (!Mem.Size || Mem.Size == 80);
 362   }
 363   bool isMem128() const {
 364     return Kind == Memory && (!Mem.Size || Mem.Size == 128);
 365   }
 366   bool isMem256() const {
 367     return Kind == Memory && (!Mem.Size || Mem.Size == 256);
 368   }
 369
 370   bool isMemVX32() const {
 371     return Kind == Memory && (!Mem.Size || Mem.Size == 32) &&
 372       getMemIndexReg() >= X86::XMM0 && getMemIndexReg() <= X86::XMM15;
 373   }
 374   bool isMemVY32() const {
 375     return Kind == Memory && (!Mem.Size || Mem.Size == 32) &&
 376       getMemIndexReg() >= X86::YMM0 && getMemIndexReg() <= X86::YMM15;
 377   }
 378   bool isMemVX64() const {
 379     return Kind == Memory && (!Mem.Size || Mem.Size == 64) &&
 380       getMemIndexReg() >= X86::XMM0 && getMemIndexReg() <= X86::XMM15;
 381   }
 382   bool isMemVY64() const {
 383     return Kind == Memory && (!Mem.Size || Mem.Size == 64) &&
 384       getMemIndexReg() >= X86::YMM0 && getMemIndexReg() <= X86::YMM15;
 385   }
 386
 387   bool isAbsMem() const {
 388     return Kind == Memory && !getMemSegReg() && !getMemBaseReg() &&
 389       !getMemIndexReg() && getMemScale() == 1;
 390   }
 391
 392   bool isReg() const { return Kind == Register; }
 393
 394   void addExpr(MCInst &Inst, const MCExpr *Expr) const {
 395     // Add as immediates when possible.
 396     if (const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(Expr))
 397       Inst.addOperand(MCOperand::CreateImm(CE->getValue()));
 398     else
 399       Inst.addOperand(MCOperand::CreateExpr(Expr));
 400   }
 401
 402   void addRegOperands(MCInst &Inst, unsigned N) const {
 403     assert(N == 1 && "Invalid number of operands!");
 404     Inst.addOperand(MCOperand::CreateReg(getReg()));
 405   }
 406
 407   void addImmOperands(MCInst &Inst, unsigned N) const {
 408     assert(N == 1 && "Invalid number of operands!");
 409     addExpr(Inst, getImm());
 410   }
 411
 412   void addMem8Operands(MCInst &Inst, unsigned N) const {
 413     addMemOperands(Inst, N);
 414   }
 415   void addMem16Operands(MCInst &Inst, unsigned N) const {
 416     addMemOperands(Inst, N);
 417   }
 418   void addMem32Operands(MCInst &Inst, unsigned N) const {
 419     addMemOperands(Inst, N);
 420   }
 421   void addMem64Operands(MCInst &Inst, unsigned N) const {
 422     addMemOperands(Inst, N);
 423   }
 424   void addMem80Operands(MCInst &Inst, unsigned N) const {
 425     addMemOperands(Inst, N);
 426   }
 427   void addMem128Operands(MCInst &Inst, unsigned N) const {
 428     addMemOperands(Inst, N);
 429   }
 430   void addMem256Operands(MCInst &Inst, unsigned N) const {
 431     addMemOperands(Inst, N);
 432   }
 433   void addMemVX32Operands(MCInst &Inst, unsigned N) const {
 434     addMemOperands(Inst, N);
 435   }
 436   void addMemVY32Operands(MCInst &Inst, unsigned N) const {
 437     addMemOperands(Inst, N);
 438   }
 439   void addMemVX64Operands(MCInst &Inst, unsigned N) const {
 440     addMemOperands(Inst, N);
 441   }
 442   void addMemVY64Operands(MCInst &Inst, unsigned N) const {
 443     addMemOperands(Inst, N);
 444   }
 445
 446   void addMemOperands(MCInst &Inst, unsigned N) const {
 447     assert((N == 5) && "Invalid number of operands!");
 448     Inst.addOperand(MCOperand::CreateReg(getMemBaseReg()));
 449     Inst.addOperand(MCOperand::CreateImm(getMemScale()));
 450     Inst.addOperand(MCOperand::CreateReg(getMemIndexReg()));
 451     addExpr(Inst, getMemDisp());
 452     Inst.addOperand(MCOperand::CreateReg(getMemSegReg()));
 453   }
 454
 455   void addAbsMemOperands(MCInst &Inst, unsigned N) const {
 456     assert((N == 1) && "Invalid number of operands!");
 457     // Add as immediates when possible.
 458     if (const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(getMemDisp()))
 459       Inst.addOperand(MCOperand::CreateImm(CE->getValue()));
 460     else
 461       Inst.addOperand(MCOperand::CreateExpr(getMemDisp()));
 462   }
 463
 464   static X86Operand *CreateToken(StringRef Str, SMLoc Loc) {
 465     SMLoc EndLoc = SMLoc::getFromPointer(Loc.getPointer() + Str.size());
 466     X86Operand *Res = new X86Operand(Token, Loc, EndLoc);
 467     Res->Tok.Data = Str.data();
 468     Res->Tok.Length = Str.size();
 469     return Res;
 470   }
 471
 472   static X86Operand *CreateReg(unsigned RegNo, SMLoc StartLoc, SMLoc EndLoc,
 473                                bool AddressOf = false,
 474                                SMLoc OffsetOfLoc = SMLoc()) {
 475     X86Operand *Res = new X86Operand(Register, StartLoc, EndLoc);
 476     Res->Reg.RegNo = RegNo;
 477     Res->AddressOf = AddressOf;
 478     Res->OffsetOfLoc = OffsetOfLoc;
 479     return Res;
 480   }
 481
 482   static X86Operand *CreateImm(const MCExpr *Val, SMLoc StartLoc, SMLoc EndLoc,
 483                                bool NeedRewrite = true){
 484     X86Operand *Res = new X86Operand(Immediate, StartLoc, EndLoc);
 485     Res->Imm.Val = Val;
 486     Res->Imm.NeedAsmRewrite = NeedRewrite;
 487     return Res;
 488   }
 489
 490   /// Create an absolute memory operand.
 491   static X86Operand *CreateMem(const MCExpr *Disp, SMLoc StartLoc, SMLoc EndLoc,
 492                                unsigned Size = 0) {
 493     X86Operand *Res = new X86Operand(Memory, StartLoc, EndLoc);
 494     Res->Mem.SegReg   = 0;
 495     Res->Mem.Disp     = Disp;
 496     Res->Mem.BaseReg  = 0;
 497     Res->Mem.IndexReg = 0;
 498     Res->Mem.Scale    = 1;
 499     Res->Mem.Size     = Size;
 500     Res->AddressOf = false;
 501     return Res;
 502   }
 503
 504   /// Create a generalized memory operand.
 505   static X86Operand *CreateMem(unsigned SegReg, const MCExpr *Disp,
 506                                unsigned BaseReg, unsigned IndexReg,
 507                                unsigned Scale, SMLoc StartLoc, SMLoc EndLoc,
 508                                unsigned Size = 0) {
 509     // We should never just have a displacement, that should be parsed as an
 510     // absolute memory operand.
 511     assert((SegReg || BaseReg || IndexReg) && "Invalid memory operand!");
 512
 513     // The scale should always be one of {1,2,4,8}.
 514     assert(((Scale == 1 || Scale == 2 || Scale == 4 || Scale == 8)) &&
 515            "Invalid scale!");
 516     X86Operand *Res = new X86Operand(Memory, StartLoc, EndLoc);
 517     Res->Mem.SegReg   = SegReg;
 518     Res->Mem.Disp     = Disp;
 519     Res->Mem.BaseReg  = BaseReg;
 520     Res->Mem.IndexReg = IndexReg;
 521     Res->Mem.Scale    = Scale;
 522     Res->Mem.Size     = Size;
 523     Res->AddressOf = false;
 524     return Res;
 525   }
 526 };
 527
 528 } // end anonymous namespace.
 529
 530 bool X86AsmParser::isSrcOp(X86Operand &Op) {
 531   unsigned basereg = is64BitMode() ? X86::RSI : X86::ESI;
 532
 533   return (Op.isMem() &&
 534     (Op.Mem.SegReg == 0 || Op.Mem.SegReg == X86::DS) &&
 535     isa<MCConstantExpr>(Op.Mem.Disp) &&
 536     cast<MCConstantExpr>(Op.Mem.Disp)->getValue() == 0 &&
 537     Op.Mem.BaseReg == basereg && Op.Mem.IndexReg == 0);
 538 }
 539
 540 bool X86AsmParser::isDstOp(X86Operand &Op) {
 541   unsigned basereg = is64BitMode() ? X86::RDI : X86::EDI;
 542
 543   return Op.isMem() &&
 544     (Op.Mem.SegReg == 0 || Op.Mem.SegReg == X86::ES) &&
 545     isa<MCConstantExpr>(Op.Mem.Disp) &&
 546     cast<MCConstantExpr>(Op.Mem.Disp)->getValue() == 0 &&
 547     Op.Mem.BaseReg == basereg && Op.Mem.IndexReg == 0;
 548 }
 549
 550 bool X86AsmParser::ParseRegister(unsigned &RegNo,
 551                                  SMLoc &StartLoc, SMLoc &EndLoc) {
 552   RegNo = 0;
 553   const AsmToken &PercentTok = Parser.getTok();
 554   StartLoc = PercentTok.getLoc();
 555
 556   // If we encounter a %, ignore it. This code handles registers with and
 557   // without the prefix, unprefixed registers can occur in cfi directives.
 558   if (!isParsingIntelSyntax() && PercentTok.is(AsmToken::Percent))
 559     Parser.Lex(); // Eat percent token.
 560
 561   const AsmToken &Tok = Parser.getTok();
 562   EndLoc = Tok.getEndLoc();
 563
 564   if (Tok.isNot(AsmToken::Identifier)) {
 565     if (isParsingIntelSyntax()) return true;
 566     return Error(StartLoc, "invalid register name",
 567                  SMRange(StartLoc, EndLoc));
 568   }
 569
 570   RegNo = MatchRegisterName(Tok.getString());
 571
 572   // If the match failed, try the register name as lowercase.
 573   if (RegNo == 0)
 574     RegNo = MatchRegisterName(Tok.getString().lower());
 575
 576   if (!is64BitMode()) {
 577     // FIXME: This should be done using Requires<In32BitMode> and
 578     // Requires<In64BitMode> so "eiz" usage in 64-bit instructions can be also
 579     // checked.
 580     // FIXME: Check AH, CH, DH, BH cannot be used in an instruction requiring a
 581     // REX prefix.
 582     if (RegNo == X86::RIZ ||
 583         X86MCRegisterClasses[X86::GR64RegClassID].contains(RegNo) ||
 584         X86II::isX86_64NonExtLowByteReg(RegNo) ||
 585         X86II::isX86_64ExtendedReg(RegNo))
 586       return Error(StartLoc, "register %"
 587                    + Tok.getString() + " is only available in 64-bit mode",
 588                    SMRange(StartLoc, EndLoc));
 589   }
 590
 591   // Parse "%st" as "%st(0)" and "%st(1)", which is multiple tokens.
 592   if (RegNo == 0 && (Tok.getString() == "st" || Tok.getString() == "ST")) {
 593     RegNo = X86::ST0;
 594     Parser.Lex(); // Eat 'st'
 595
 596     // Check to see if we have '(4)' after %st.
 597     if (getLexer().isNot(AsmToken::LParen))
 598       return false;
 599     // Lex the paren.
 600     getParser().Lex();
 601
 602     const AsmToken &IntTok = Parser.getTok();
 603     if (IntTok.isNot(AsmToken::Integer))
 604       return Error(IntTok.getLoc(), "expected stack index");
 605     switch (IntTok.getIntVal()) {
 606     case 0: RegNo = X86::ST0; break;
 607     case 1: RegNo = X86::ST1; break;
 608     case 2: RegNo = X86::ST2; break;
 609     case 3: RegNo = X86::ST3; break;
 610     case 4: RegNo = X86::ST4; break;
 611     case 5: RegNo = X86::ST5; break;
 612     case 6: RegNo = X86::ST6; break;
 613     case 7: RegNo = X86::ST7; break;
 614     default: return Error(IntTok.getLoc(), "invalid stack index");
 615     }
 616
 617     if (getParser().Lex().isNot(AsmToken::RParen))
 618       return Error(Parser.getTok().getLoc(), "expected ')'");
 619
 620     EndLoc = Parser.getTok().getEndLoc();
 621     Parser.Lex(); // Eat ')'
 622     return false;
 623   }
 624
 625   EndLoc = Parser.getTok().getEndLoc();
 626
 627   // If this is "db[0-7]", match it as an alias
 628   // for dr[0-7].
 629   if (RegNo == 0 && Tok.getString().size() == 3 &&
 630       Tok.getString().startswith("db")) {
 631     switch (Tok.getString()[2]) {
 632     case '0': RegNo = X86::DR0; break;
 633     case '1': RegNo = X86::DR1; break;
 634     case '2': RegNo = X86::DR2; break;
 635     case '3': RegNo = X86::DR3; break;
 636     case '4': RegNo = X86::DR4; break;
 637     case '5': RegNo = X86::DR5; break;
 638     case '6': RegNo = X86::DR6; break;
 639     case '7': RegNo = X86::DR7; break;
 640     }
 641
 642     if (RegNo != 0) {
 643       EndLoc = Parser.getTok().getEndLoc();
 644       Parser.Lex(); // Eat it.
 645       return false;
 646     }
 647   }
 648
 649   if (RegNo == 0) {
 650     if (isParsingIntelSyntax()) return true;
 651     return Error(StartLoc, "invalid register name",
 652                  SMRange(StartLoc, EndLoc));
 653   }
 654
 655   Parser.Lex(); // Eat identifier token.
 656   return false;
 657 }
 658
 659 X86Operand *X86AsmParser::ParseOperand() {
 660   if (isParsingIntelSyntax())
 661     return ParseIntelOperand();
 662   return ParseATTOperand();
 663 }
 664
 665 /// getIntelMemOperandSize - Return intel memory operand size.
 666 static unsigned getIntelMemOperandSize(StringRef OpStr) {
 667   unsigned Size = StringSwitch<unsigned>(OpStr)
 668     .Cases("BYTE", "byte", 8)
 669     .Cases("WORD", "word", 16)
 670     .Cases("DWORD", "dword", 32)
 671     .Cases("QWORD", "qword", 64)
 672     .Cases("XWORD", "xword", 80)
 673     .Cases("XMMWORD", "xmmword", 128)
 674     .Cases("YMMWORD", "ymmword", 256)
 675     .Default(0);
 676   return Size;
 677 }
 678
 679 enum IntelBracExprState {
 680   IBES_START,
 681   IBES_LBRAC,
 682   IBES_RBRAC,
 683   IBES_REGISTER,
 684   IBES_REGISTER_STAR,
 685   IBES_REGISTER_STAR_INTEGER,
 686   IBES_INTEGER,
 687   IBES_INTEGER_STAR,
 688   IBES_INDEX_REGISTER,
 689   IBES_IDENTIFIER,
 690   IBES_DISP_EXPR,
 691   IBES_MINUS,
 692   IBES_ERROR
 693 };
 694
 695 class IntelBracExprStateMachine {
 696   IntelBracExprState State;
 697   unsigned BaseReg, IndexReg, Scale;
 698   int64_t Disp;
 699
 700   unsigned TmpReg;
 701   int64_t TmpInteger;
 702
 703   bool isPlus;
 704
 705 public:
 706   IntelBracExprStateMachine(MCAsmParser &parser) :
 707     State(IBES_START), BaseReg(0), IndexReg(0), Scale(1), Disp(0),
 708     TmpReg(0), TmpInteger(0), isPlus(true) {}
 709
 710   unsigned getBaseReg() { return BaseReg; }
 711   unsigned getIndexReg() { return IndexReg; }
 712   unsigned getScale() { return Scale; }
 713   int64_t getDisp() { return Disp; }
 714   bool isValidEndState() { return State == IBES_RBRAC; }
 715
 716   void onPlus() {
 717     switch (State) {
 718     default:
 719       State = IBES_ERROR;
 720       break;
 721     case IBES_INTEGER:
 722       State = IBES_START;
 723       if (isPlus)
 724         Disp += TmpInteger;
 725       else
 726         Disp -= TmpInteger;
 727       break;
 728     case IBES_REGISTER:
 729       State = IBES_START;
 730       // If we already have a BaseReg, then assume this is the IndexReg with a
 731       // scale of 1.
 732       if (!BaseReg) {
 733         BaseReg = TmpReg;
 734       } else {
 735         assert (!IndexReg && "BaseReg/IndexReg already set!");
 736         IndexReg = TmpReg;
 737         Scale = 1;
 738       }
 739       break;
 740     case IBES_INDEX_REGISTER:
 741       State = IBES_START;
 742       break;
 743     }
 744     isPlus = true;
 745   }
 746   void onMinus() {
 747     switch (State) {
 748     default:
 749       State = IBES_ERROR;
 750       break;
 751     case IBES_START:
 752       State = IBES_MINUS;
 753       break;
 754     case IBES_INTEGER:
 755       State = IBES_START;
 756       if (isPlus)
 757         Disp += TmpInteger;
 758       else
 759         Disp -= TmpInteger;
 760       break;
 761     case IBES_REGISTER:
 762       State = IBES_START;
 763       // If we already have a BaseReg, then assume this is the IndexReg with a
 764       // scale of 1.
 765       if (!BaseReg) {
 766         BaseReg = TmpReg;
 767       } else {
 768         assert (!IndexReg && "BaseReg/IndexReg already set!");
 769         IndexReg = TmpReg;
 770         Scale = 1;
 771       }
 772       break;
 773     case IBES_INDEX_REGISTER:
 774       State = IBES_START;
 775       break;
 776     }
 777     isPlus = false;
 778   }
 779   void onRegister(unsigned Reg) {
 780     switch (State) {
 781     default:
 782       State = IBES_ERROR;
 783       break;
 784     case IBES_START:
 785       State = IBES_REGISTER;
 786       TmpReg = Reg;
 787       break;
 788     case IBES_INTEGER_STAR:
 789       assert (!IndexReg && "IndexReg already set!");
 790       State = IBES_INDEX_REGISTER;
 791       IndexReg = Reg;
 792       Scale = TmpInteger;
 793       break;
 794     }
 795   }
 796   void onDispExpr() {
 797     switch (State) {
 798     default:
 799       State = IBES_ERROR;
 800       break;
 801     case IBES_START:
 802       State = IBES_DISP_EXPR;
 803       break;
 804     }
 805   }
 806   void onInteger(int64_t TmpInt) {
 807     switch (State) {
 808     default:
 809       State = IBES_ERROR;
 810       break;
 811     case IBES_START:
 812       State = IBES_INTEGER;
 813       TmpInteger = TmpInt;
 814       break;
 815     case IBES_MINUS:
 816       State = IBES_INTEGER;
 817       TmpInteger = TmpInt;
 818       break;
 819     case IBES_REGISTER_STAR:
 820       assert (!IndexReg && "IndexReg already set!");
 821       State = IBES_INDEX_REGISTER;
 822       IndexReg = TmpReg;
 823       Scale = TmpInt;
 824       break;
 825     }
 826   }
 827   void onStar() {
 828     switch (State) {
 829     default:
 830       State = IBES_ERROR;
 831       break;
 832     case IBES_INTEGER:
 833       State = IBES_INTEGER_STAR;
 834       break;
 835     case IBES_REGISTER:
 836       State = IBES_REGISTER_STAR;
 837       break;
 838     }
 839   }
 840   void onLBrac() {
 841     switch (State) {
 842     default:
 843       State = IBES_ERROR;
 844       break;
 845     case IBES_RBRAC:
 846       State = IBES_START;
 847       isPlus = true;
 848       break;
 849     }
 850   }
 851   void onRBrac() {
 852     switch (State) {
 853     default:
 854       State = IBES_ERROR;
 855       break;
 856     case IBES_DISP_EXPR:
 857       State = IBES_RBRAC;
 858       break;
 859     case IBES_INTEGER:
 860       State = IBES_RBRAC;
 861       if (isPlus)
 862         Disp += TmpInteger;
 863       else
 864         Disp -= TmpInteger;
 865       break;
 866     case IBES_REGISTER:
 867       State = IBES_RBRAC;
 868       // If we already have a BaseReg, then assume this is the IndexReg with a
 869       // scale of 1.
 870       if (!BaseReg) {
 871         BaseReg = TmpReg;
 872       } else {
 873         assert (!IndexReg && "BaseReg/IndexReg already set!");
 874         IndexReg = TmpReg;
 875         Scale = 1;
 876       }
 877       break;
 878     case IBES_INDEX_REGISTER:
 879       State = IBES_RBRAC;
 880       break;
 881     }
 882   }
 883 };
 884
 885 X86Operand *X86AsmParser::ParseIntelBracExpression(unsigned SegReg,
 886                                                    unsigned Size) {
 887   const AsmToken &Tok = Parser.getTok();
 888   SMLoc Start = Tok.getLoc(), End = Tok.getEndLoc();
 889
 890   // Eat '['
 891   if (getLexer().isNot(AsmToken::LBrac))
 892     return ErrorOperand(Start, "Expected '[' token!");
 893   Parser.Lex();
 894
 895   unsigned TmpReg = 0;
 896
 897   // Try to handle '[' 'symbol' ']'
 898   if (getLexer().is(AsmToken::Identifier)) {
 899     if (ParseRegister(TmpReg, Start, End)) {
 900       const MCExpr *Disp;
 901       if (getParser().parseExpression(Disp, End))
 902         return 0;
 903
 904       if (getLexer().isNot(AsmToken::RBrac))
 905         return ErrorOperand(Parser.getTok().getLoc(), "Expected ']' token!");
 906       // Adjust the EndLoc due to the ']'.
 907       End = SMLoc::getFromPointer(Parser.getTok().getEndLoc().getPointer()-1);
 908       Parser.Lex();
 909       return X86Operand::CreateMem(Disp, Start, End, Size);
 910     }
 911   }
 912
 913   // Parse [ BaseReg + Scale*IndexReg + Disp ].
 914   bool Done = false;
 915   IntelBracExprStateMachine SM(Parser);
 916
 917   // If we parsed a register, then the end loc has already been set and
 918   // the identifier has already been lexed.  We also need to update the
 919   // state.
 920   if (TmpReg)
 921     SM.onRegister(TmpReg);
 922
 923   const MCExpr *Disp = 0;
 924   while (!Done) {
 925     bool UpdateLocLex = true;
 926
 927     // The period in the dot operator (e.g., [ebx].foo.bar) is parsed as an
 928     // identifier.  Don't try an parse it as a register.
 929     if (Tok.getString().startswith("."))
 930       break;
 931
 932     switch (getLexer().getKind()) {
 933     default: {
 934       if (SM.isValidEndState()) {
 935         Done = true;
 936         break;
 937       }
 938       return ErrorOperand(Tok.getLoc(), "Unexpected token!");
 939     }
 940     case AsmToken::Identifier: {
 941       // This could be a register or a displacement expression.
 942       if(!ParseRegister(TmpReg, Start, End)) {
 943         SM.onRegister(TmpReg);
 944         UpdateLocLex = false;
 945         break;
 946       } else if (!getParser().parseExpression(Disp, End)) {
 947         SM.onDispExpr();
 948         UpdateLocLex = false;
 949         break;
 950       }
 951       return ErrorOperand(Tok.getLoc(), "Unexpected identifier!");
 952     }
 953     case AsmToken::Integer: {
 954       int64_t Val = Tok.getIntVal();
 955       SM.onInteger(Val);
 956       break;
 957     }
 958     case AsmToken::Plus:    SM.onPlus(); break;
 959     case AsmToken::Minus:   SM.onMinus(); break;
 960     case AsmToken::Star:    SM.onStar(); break;
 961     case AsmToken::LBrac:   SM.onLBrac(); break;
 962     case AsmToken::RBrac:   SM.onRBrac(); break;
 963     }
 964     if (!Done && UpdateLocLex) {
 965       End = Tok.getLoc();
 966       Parser.Lex(); // Consume the token.
 967     }
 968   }
 969
 970   if (!Disp)
 971     Disp = MCConstantExpr::Create(SM.getDisp(), getContext());
 972
 973   // Parse the dot operator (e.g., [ebx].foo.bar).
 974   if (Tok.getString().startswith(".")) {
 975     SmallString<64> Err;
 976     const MCExpr *NewDisp;
 977     if (ParseIntelDotOperator(Disp, &NewDisp, Err))
 978       return ErrorOperand(Tok.getLoc(), Err);
 979
 980     End = Parser.getTok().getEndLoc();
 981     Parser.Lex();  // Eat the field.
 982     Disp = NewDisp;
 983   }
 984
 985   int BaseReg = SM.getBaseReg();
 986   int IndexReg = SM.getIndexReg();
 987
 988   // handle [-42]
 989   if (!BaseReg && !IndexReg) {
 990     if (!SegReg)
 991       return X86Operand::CreateMem(Disp, Start, End);
 992     else
 993       return X86Operand::CreateMem(SegReg, Disp, 0, 0, 1, Start, End, Size);
 994   }
 995
 996   int Scale = SM.getScale();
 997   return X86Operand::CreateMem(SegReg, Disp, BaseReg, IndexReg, Scale,
 998                                Start, End, Size);
 999 }
1000
1001 /// ParseIntelMemOperand - Parse intel style memory operand.
1002 X86Operand *X86AsmParser::ParseIntelMemOperand(unsigned SegReg, SMLoc Start) {
1003   const AsmToken &Tok = Parser.getTok();
1004   SMLoc End;
1005
1006   unsigned Size = getIntelMemOperandSize(Tok.getString());
1007   if (Size) {
1008     Parser.Lex();
1009     assert ((Tok.getString() == "PTR" || Tok.getString() == "ptr") &&
1010             "Unexpected token!");
1011     Parser.Lex();
1012   }
1013
1014   if (getLexer().is(AsmToken::LBrac))
1015     return ParseIntelBracExpression(SegReg, Size);
1016
1017   if (!ParseRegister(SegReg, Start, End)) {
1018     // Handel SegReg : [ ... ]
1019     if (getLexer().isNot(AsmToken::Colon))
1020       return ErrorOperand(Start, "Expected ':' token!");
1021     Parser.Lex(); // Eat :
1022     if (getLexer().isNot(AsmToken::LBrac))
1023       return ErrorOperand(Start, "Expected '[' token!");
1024     return ParseIntelBracExpression(SegReg, Size);
1025   }
1026
1027   const MCExpr *Disp = MCConstantExpr::Create(0, getParser().getContext());
1028   if (getParser().parseExpression(Disp, End))
1029     return 0;
1030
1031   if (!isParsingInlineAsm())
1032     return X86Operand::CreateMem(Disp, Start, End, Size);
1033
1034   bool NeedSizeDir = false;
1035   bool IsVarDecl = false;
1036   if (const MCSymbolRefExpr *SymRef = dyn_cast<MCSymbolRefExpr>(Disp)) {
1037     const MCSymbol &Sym = SymRef->getSymbol();
1038     // FIXME: The SemaLookup will fail if the name is anything other then an
1039     // identifier.
1040     // FIXME: Pass a valid SMLoc.
1041     unsigned tLength, tSize, tType;
1042     SemaCallback->LookupInlineAsmIdentifier(Sym.getName(), NULL, tLength,
1043                                             tSize, tType, IsVarDecl);
1044     if (!Size) {
1045       Size = tType * 8; // Size is in terms of bits in this context.
1046       NeedSizeDir = Size > 0;
1047     }
1048   }
1049
1050   // If this is not a VarDecl then assume it is a FuncDecl or some other label
1051   // reference.  We need an 'r' constraint here, so we need to create register
1052   // operand to ensure proper matching.  Just pick a GPR based on the size of
1053   // a pointer.
1054   if (!IsVarDecl) {
1055     unsigned RegNo = is64BitMode() ? X86::RBX : X86::EBX;
1056     return X86Operand::CreateReg(RegNo, Start, End, /*AddressOf=*/true);
1057   }
1058
1059   if (NeedSizeDir)
1060     InstInfo->AsmRewrites->push_back(AsmRewrite(AOK_SizeDirective, Start,
1061                                                 /*Len*/0, Size));
1062
1063   // When parsing inline assembly we set the base register to a non-zero value
1064   // as we don't know the actual value at this time.  This is necessary to
1065   // get the matching correct in some cases.
1066   return X86Operand::CreateMem(/*SegReg*/0, Disp, /*BaseReg*/1, /*IndexReg*/0,
1067                                /*Scale*/1, Start, End, Size);
1068 }
1069
1070 /// Parse the '.' operator.
1071 bool X86AsmParser::ParseIntelDotOperator(const MCExpr *Disp,
1072                                          const MCExpr **NewDisp,
1073                                          SmallString<64> &Err) {
1074   AsmToken Tok = *&Parser.getTok();
1075   uint64_t OrigDispVal, DotDispVal;
1076
1077   // FIXME: Handle non-constant expressions.
1078   if (const MCConstantExpr *OrigDisp = dyn_cast<MCConstantExpr>(Disp)) {
1079     OrigDispVal = OrigDisp->getValue();
1080   } else {
1081     Err = "Non-constant offsets are not supported!";
1082     return true;
1083   }
1084
1085   // Drop the '.'.
1086   StringRef DotDispStr = Tok.getString().drop_front(1);
1087
1088   // .Imm gets lexed as a real.
1089   if (Tok.is(AsmToken::Real)) {
1090     APInt DotDisp;
1091     DotDispStr.getAsInteger(10, DotDisp);
1092     DotDispVal = DotDisp.getZExtValue();
1093   } else if (Tok.is(AsmToken::Identifier)) {
1094     // We should only see an identifier when parsing the original inline asm.
1095     // The front-end should rewrite this in terms of immediates.
1096     assert (isParsingInlineAsm() && "Unexpected field name!");
1097
1098     unsigned DotDisp;
1099     std::pair<StringRef, StringRef> BaseMember = DotDispStr.split('.');
1100     if (SemaCallback->LookupInlineAsmField(BaseMember.first, BaseMember.second,
1101                                            DotDisp)) {
1102       Err = "Unable to lookup field reference!";
1103       return true;
1104     }
1105     DotDispVal = DotDisp;
1106   } else {
1107     Err = "Unexpected token type!";
1108     return true;
1109   }
1110
1111   if (isParsingInlineAsm() && Tok.is(AsmToken::Identifier)) {
1112     SMLoc Loc = SMLoc::getFromPointer(DotDispStr.data());
1113     unsigned Len = DotDispStr.size();
1114     unsigned Val = OrigDispVal + DotDispVal;
1115     InstInfo->AsmRewrites->push_back(AsmRewrite(AOK_DotOperator, Loc, Len,
1116                                                 Val));
1117   }
1118
1119   *NewDisp = MCConstantExpr::Create(OrigDispVal + DotDispVal, getContext());
1120   return false;
1121 }
1122
1123 /// Parse the 'offset' operator.  This operator is used to specify the
1124 /// location rather then the content of a variable.
1125 X86Operand *X86AsmParser::ParseIntelOffsetOfOperator(SMLoc Start) {
1126   SMLoc OffsetOfLoc = Start;
1127   Parser.Lex(); // Eat offset.
1128   Start = Parser.getTok().getLoc();
1129   assert (Parser.getTok().is(AsmToken::Identifier) && "Expected an identifier");
1130
1131   SMLoc End;
1132   const MCExpr *Val;
1133   if (getParser().parseExpression(Val, End))
1134     return ErrorOperand(Start, "Unable to parse expression!");
1135
1136   // Don't emit the offset operator.
1137   InstInfo->AsmRewrites->push_back(AsmRewrite(AOK_Skip, OffsetOfLoc, 7));
1138
1139   // The offset operator will have an 'r' constraint, thus we need to create
1140   // register operand to ensure proper matching.  Just pick a GPR based on
1141   // the size of a pointer.
1142   unsigned RegNo = is64BitMode() ? X86::RBX : X86::EBX;
1143   return X86Operand::CreateReg(RegNo, Start, End, /*GetAddress=*/true,
1144                                OffsetOfLoc);
1145 }
1146
1147 enum IntelOperatorKind {
1148   IOK_LENGTH,
1149   IOK_SIZE,
1150   IOK_TYPE
1151 };
1152
1153 /// Parse the 'LENGTH', 'TYPE' and 'SIZE' operators.  The LENGTH operator
1154 /// returns the number of elements in an array.  It returns the value 1 for
1155 /// non-array variables.  The SIZE operator returns the size of a C or C++
1156 /// variable.  A variable's size is the product of its LENGTH and TYPE.  The
1157 /// TYPE operator returns the size of a C or C++ type or variable. If the
1158 /// variable is an array, TYPE returns the size of a single element.
1159 X86Operand *X86AsmParser::ParseIntelOperator(SMLoc Start, unsigned OpKind) {
1160   SMLoc TypeLoc = Start;
1161   Parser.Lex(); // Eat offset.
1162   Start = Parser.getTok().getLoc();
1163   assert (Parser.getTok().is(AsmToken::Identifier) && "Expected an identifier");
1164
1165   SMLoc End;
1166   const MCExpr *Val;
1167   if (getParser().parseExpression(Val, End))
1168     return 0;
1169
1170   unsigned Length = 0, Size = 0, Type = 0;
1171   if (const MCSymbolRefExpr *SymRef = dyn_cast<MCSymbolRefExpr>(Val)) {
1172     const MCSymbol &Sym = SymRef->getSymbol();
1173     // FIXME: The SemaLookup will fail if the name is anything other then an
1174     // identifier.
1175     // FIXME: Pass a valid SMLoc.
1176     bool IsVarDecl;
1177     if (!SemaCallback->LookupInlineAsmIdentifier(Sym.getName(), NULL, Length,
1178                                                  Size, Type, IsVarDecl))
1179       return ErrorOperand(Start, "Unable to lookup expr!");
1180   }
1181   unsigned CVal;
1182   switch(OpKind) {
1183   default: llvm_unreachable("Unexpected operand kind!");
1184   case IOK_LENGTH: CVal = Length; break;
1185   case IOK_SIZE: CVal = Size; break;
1186   case IOK_TYPE: CVal = Type; break;
1187   }
1188
1189   // Rewrite the type operator and the C or C++ type or variable in terms of an
1190   // immediate.  E.g. TYPE foo -> $$4
1191   unsigned Len = End.getPointer() - TypeLoc.getPointer();
1192   InstInfo->AsmRewrites->push_back(AsmRewrite(AOK_Imm, TypeLoc, Len, CVal));
1193
1194   const MCExpr *Imm = MCConstantExpr::Create(CVal, getContext());
1195   return X86Operand::CreateImm(Imm, Start, End, /*NeedAsmRewrite*/false);
1196 }
1197
1198 X86Operand *X86AsmParser::ParseIntelOperand() {
1199   SMLoc Start = Parser.getTok().getLoc(), End;
1200   StringRef AsmTokStr = Parser.getTok().getString();
1201
1202   // Offset, length, type and size operators.
1203   if (isParsingInlineAsm()) {
1204     if (AsmTokStr == "offset" || AsmTokStr == "OFFSET")
1205       return ParseIntelOffsetOfOperator(Start);
1206     if (AsmTokStr == "length" || AsmTokStr == "LENGTH")
1207       return ParseIntelOperator(Start, IOK_LENGTH);
1208     if (AsmTokStr == "size" || AsmTokStr == "SIZE")
1209       return ParseIntelOperator(Start, IOK_SIZE);
1210     if (AsmTokStr == "type" || AsmTokStr == "TYPE")
1211       return ParseIntelOperator(Start, IOK_TYPE);
1212   }
1213
1214   // Immediate.
1215   if (getLexer().is(AsmToken::Integer) || getLexer().is(AsmToken::Real) ||
1216       getLexer().is(AsmToken::Minus)) {
1217     const MCExpr *Val;
1218     if (!getParser().parseExpression(Val, End)) {
1219       return X86Operand::CreateImm(Val, Start, End);
1220     }
1221   }
1222
1223   // Register.
1224   unsigned RegNo = 0;
1225   if (!ParseRegister(RegNo, Start, End)) {
1226     // If this is a segment register followed by a ':', then this is the start
1227     // of a memory reference, otherwise this is a normal register reference.
1228     if (getLexer().isNot(AsmToken::Colon))
1229       return X86Operand::CreateReg(RegNo, Start, End);
1230
1231     getParser().Lex(); // Eat the colon.
1232     return ParseIntelMemOperand(RegNo, Start);
1233   }
1234
1235   // Memory operand.
1236   return ParseIntelMemOperand(0, Start);
1237 }
1238
1239 X86Operand *X86AsmParser::ParseATTOperand() {
1240   switch (getLexer().getKind()) {
1241   default:
1242     // Parse a memory operand with no segment register.
1243     return ParseMemOperand(0, Parser.getTok().getLoc());
1244   case AsmToken::Percent: {
1245     // Read the register.
1246     unsigned RegNo;
1247     SMLoc Start, End;
1248     if (ParseRegister(RegNo, Start, End)) return 0;
1249     if (RegNo == X86::EIZ || RegNo == X86::RIZ) {
1250       Error(Start, "%eiz and %riz can only be used as index registers",
1251             SMRange(Start, End));
1252       return 0;
1253     }
1254
1255     // If this is a segment register followed by a ':', then this is the start
1256     // of a memory reference, otherwise this is a normal register reference.
1257     if (getLexer().isNot(AsmToken::Colon))
1258       return X86Operand::CreateReg(RegNo, Start, End);
1259
1260
1261     getParser().Lex(); // Eat the colon.
1262     return ParseMemOperand(RegNo, Start);
1263   }
1264   case AsmToken::Dollar: {
1265     // $42 -> immediate.
1266     SMLoc Start = Parser.getTok().getLoc(), End;
1267     Parser.Lex();
1268     const MCExpr *Val;
1269     if (getParser().parseExpression(Val, End))
1270       return 0;
1271     return X86Operand::CreateImm(Val, Start, End);
1272   }
1273   }
1274 }
1275
1276 /// ParseMemOperand: segment: disp(basereg, indexreg, scale).  The '%ds:' prefix
1277 /// has already been parsed if present.
1278 X86Operand *X86AsmParser::ParseMemOperand(unsigned SegReg, SMLoc MemStart) {
1279
1280   // We have to disambiguate a parenthesized expression "(4+5)" from the start
1281   // of a memory operand with a missing displacement "(%ebx)" or "(,%eax)".  The
1282   // only way to do this without lookahead is to eat the '(' and see what is
1283   // after it.
1284   const MCExpr *Disp = MCConstantExpr::Create(0, getParser().getContext());
1285   if (getLexer().isNot(AsmToken::LParen)) {
1286     SMLoc ExprEnd;
1287     if (getParser().parseExpression(Disp, ExprEnd)) return 0;
1288
1289     // After parsing the base expression we could either have a parenthesized
1290     // memory address or not.  If not, return now.  If so, eat the (.
1291     if (getLexer().isNot(AsmToken::LParen)) {
1292       // Unless we have a segment register, treat this as an immediate.
1293       if (SegReg == 0)
1294         return X86Operand::CreateMem(Disp, MemStart, ExprEnd);
1295       return X86Operand::CreateMem(SegReg, Disp, 0, 0, 1, MemStart, ExprEnd);
1296     }
1297
1298     // Eat the '('.
1299     Parser.Lex();
1300   } else {
1301     // Okay, we have a '('.  We don't know if this is an expression or not, but
1302     // so we have to eat the ( to see beyond it.
1303     SMLoc LParenLoc = Parser.getTok().getLoc();
1304     Parser.Lex(); // Eat the '('.
1305
1306     if (getLexer().is(AsmToken::Percent) || getLexer().is(AsmToken::Comma)) {
1307       // Nothing to do here, fall into the code below with the '(' part of the
1308       // memory operand consumed.
1309     } else {
1310       SMLoc ExprEnd;
1311
1312       // It must be an parenthesized expression, parse it now.
1313       if (getParser().parseParenExpression(Disp, ExprEnd))
1314         return 0;
1315
1316       // After parsing the base expression we could either have a parenthesized
1317       // memory address or not.  If not, return now.  If so, eat the (.
1318       if (getLexer().isNot(AsmToken::LParen)) {
1319         // Unless we have a segment register, treat this as an immediate.
1320         if (SegReg == 0)
1321           return X86Operand::CreateMem(Disp, LParenLoc, ExprEnd);
1322         return X86Operand::CreateMem(SegReg, Disp, 0, 0, 1, MemStart, ExprEnd);
1323       }
1324
1325       // Eat the '('.
1326       Parser.Lex();
1327     }
1328   }
1329
1330   // If we reached here, then we just ate the ( of the memory operand.  Process
1331   // the rest of the memory operand.
1332   unsigned BaseReg = 0, IndexReg = 0, Scale = 1;
1333   SMLoc IndexLoc;
1334
1335   if (getLexer().is(AsmToken::Percent)) {
1336     SMLoc StartLoc, EndLoc;
1337     if (ParseRegister(BaseReg, StartLoc, EndLoc)) return 0;
1338     if (BaseReg == X86::EIZ || BaseReg == X86::RIZ) {
1339       Error(StartLoc, "eiz and riz can only be used as index registers",
1340             SMRange(StartLoc, EndLoc));
1341       return 0;
1342     }
1343   }
1344
1345   if (getLexer().is(AsmToken::Comma)) {
1346     Parser.Lex(); // Eat the comma.
1347     IndexLoc = Parser.getTok().getLoc();
1348
1349     // Following the comma we should have either an index register, or a scale
1350     // value. We don't support the later form, but we want to parse it
1351     // correctly.
1352     //
1353     // Not that even though it would be completely consistent to support syntax
1354     // like "1(%eax,,1)", the assembler doesn't. Use "eiz" or "riz" for this.
1355     if (getLexer().is(AsmToken::Percent)) {
1356       SMLoc L;
1357       if (ParseRegister(IndexReg, L, L)) return 0;
1358
1359       if (getLexer().isNot(AsmToken::RParen)) {
1360         // Parse the scale amount:
1361         //  ::= ',' [scale-expression]
1362         if (getLexer().isNot(AsmToken::Comma)) {
1363           Error(Parser.getTok().getLoc(),
1364                 "expected comma in scale expression");
1365           return 0;
1366         }
1367         Parser.Lex(); // Eat the comma.
1368
1369         if (getLexer().isNot(AsmToken::RParen)) {
1370           SMLoc Loc = Parser.getTok().getLoc();
1371
1372           int64_t ScaleVal;
1373           if (getParser().parseAbsoluteExpression(ScaleVal)){
1374             Error(Loc, "expected scale expression");
1375             return 0;
1376           }
1377
1378           // Validate the scale amount.
1379           if (ScaleVal != 1 && ScaleVal != 2 && ScaleVal != 4 && ScaleVal != 8){
1380             Error(Loc, "scale factor in address must be 1, 2, 4 or 8");
1381             return 0;
1382           }
1383           Scale = (unsigned)ScaleVal;
1384         }
1385       }
1386     } else if (getLexer().isNot(AsmToken::RParen)) {
1387       // A scale amount without an index is ignored.
1388       // index.
1389       SMLoc Loc = Parser.getTok().getLoc();
1390
1391       int64_t Value;
1392       if (getParser().parseAbsoluteExpression(Value))
1393         return 0;
1394
1395       if (Value != 1)
1396         Warning(Loc, "scale factor without index register is ignored");
1397       Scale = 1;
1398     }
1399   }
1400
1401   // Ok, we've eaten the memory operand, verify we have a ')' and eat it too.
1402   if (getLexer().isNot(AsmToken::RParen)) {
1403     Error(Parser.getTok().getLoc(), "unexpected token in memory operand");
1404     return 0;
1405   }
1406   SMLoc MemEnd = Parser.getTok().getEndLoc();
1407   Parser.Lex(); // Eat the ')'.
1408
1409   // If we have both a base register and an index register make sure they are
1410   // both 64-bit or 32-bit registers.
1411   // To support VSIB, IndexReg can be 128-bit or 256-bit registers.
1412   if (BaseReg != 0 && IndexReg != 0) {
1413     if (X86MCRegisterClasses[X86::GR64RegClassID].contains(BaseReg) &&
1414         (X86MCRegisterClasses[X86::GR16RegClassID].contains(IndexReg) ||
1415          X86MCRegisterClasses[X86::GR32RegClassID].contains(IndexReg)) &&
1416         IndexReg != X86::RIZ) {
1417       Error(IndexLoc, "index register is 32-bit, but base register is 64-bit");
1418       return 0;
1419     }
1420     if (X86MCRegisterClasses[X86::GR32RegClassID].contains(BaseReg) &&
1421         (X86MCRegisterClasses[X86::GR16RegClassID].contains(IndexReg) ||
1422          X86MCRegisterClasses[X86::GR64RegClassID].contains(IndexReg)) &&
1423         IndexReg != X86::EIZ){
1424       Error(IndexLoc, "index register is 64-bit, but base register is 32-bit");
1425       return 0;
1426     }
1427   }
1428
1429   return X86Operand::CreateMem(SegReg, Disp, BaseReg, IndexReg, Scale,
1430                                MemStart, MemEnd);
1431 }
1432
1433 bool X86AsmParser::
1434 ParseInstruction(ParseInstructionInfo &Info, StringRef Name, SMLoc NameLoc,
1435                  SmallVectorImpl<MCParsedAsmOperand*> &Operands) {
1436   InstInfo = &Info;
1437   StringRef PatchedName = Name;
1438
1439   // FIXME: Hack to recognize setneb as setne.
1440   if (PatchedName.startswith("set") && PatchedName.endswith("b") &&
1441       PatchedName != "setb" && PatchedName != "setnb")
1442     PatchedName = PatchedName.substr(0, Name.size()-1);
1443
1444   // FIXME: Hack to recognize cmp<comparison code>{ss,sd,ps,pd}.
1445   const MCExpr *ExtraImmOp = 0;
1446   if ((PatchedName.startswith("cmp") || PatchedName.startswith("vcmp")) &&
1447       (PatchedName.endswith("ss") || PatchedName.endswith("sd") ||
1448        PatchedName.endswith("ps") || PatchedName.endswith("pd"))) {
1449     bool IsVCMP = PatchedName[0] == 'v';
1450     unsigned SSECCIdx = IsVCMP ? 4 : 3;
1451     unsigned SSEComparisonCode = StringSwitch<unsigned>(
1452       PatchedName.slice(SSECCIdx, PatchedName.size() - 2))
1453       .Case("eq",       0x00)
1454       .Case("lt",       0x01)
1455       .Case("le",       0x02)
1456       .Case("unord",    0x03)
1457       .Case("neq",      0x04)
1458       .Case("nlt",      0x05)
1459       .Case("nle",      0x06)
1460       .Case("ord",      0x07)
1461       /* AVX only from here */
1462       .Case("eq_uq",    0x08)
1463       .Case("nge",      0x09)
1464       .Case("ngt",      0x0A)
1465       .Case("false",    0x0B)
1466       .Case("neq_oq",   0x0C)
1467       .Case("ge",       0x0D)
1468       .Case("gt",       0x0E)
1469       .Case("true",     0x0F)
1470       .Case("eq_os",    0x10)
1471       .Case("lt_oq",    0x11)
1472       .Case("le_oq",    0x12)
1473       .Case("unord_s",  0x13)
1474       .Case("neq_us",   0x14)
1475       .Case("nlt_uq",   0x15)
1476       .Case("nle_uq",   0x16)
1477       .Case("ord_s",    0x17)
1478       .Case("eq_us",    0x18)
1479       .Case("nge_uq",   0x19)
1480       .Case("ngt_uq",   0x1A)
1481       .Case("false_os", 0x1B)
1482       .Case("neq_os",   0x1C)
1483       .Case("ge_oq",    0x1D)
1484       .Case("gt_oq",    0x1E)
1485       .Case("true_us",  0x1F)
1486       .Default(~0U);
1487     if (SSEComparisonCode != ~0U && (IsVCMP || SSEComparisonCode < 8)) {
1488       ExtraImmOp = MCConstantExpr::Create(SSEComparisonCode,
1489                                           getParser().getContext());
1490       if (PatchedName.endswith("ss")) {
1491         PatchedName = IsVCMP ? "vcmpss" : "cmpss";
1492       } else if (PatchedName.endswith("sd")) {
1493         PatchedName = IsVCMP ? "vcmpsd" : "cmpsd";
1494       } else if (PatchedName.endswith("ps")) {
1495         PatchedName = IsVCMP ? "vcmpps" : "cmpps";
1496       } else {
1497         assert(PatchedName.endswith("pd") && "Unexpected mnemonic!");
1498         PatchedName = IsVCMP ? "vcmppd" : "cmppd";
1499       }
1500     }
1501   }
1502
1503   Operands.push_back(X86Operand::CreateToken(PatchedName, NameLoc));
1504
1505   if (ExtraImmOp && !isParsingIntelSyntax())
1506     Operands.push_back(X86Operand::CreateImm(ExtraImmOp, NameLoc, NameLoc));
1507
1508   // Determine whether this is an instruction prefix.
1509   bool isPrefix =
1510     Name == "lock" || Name == "rep" ||
1511     Name == "repe" || Name == "repz" ||
1512     Name == "repne" || Name == "repnz" ||
1513     Name == "rex64" || Name == "data16";
1514
1515
1516   // This does the actual operand parsing.  Don't parse any more if we have a
1517   // prefix juxtaposed with an operation like "lock incl 4(%rax)", because we
1518   // just want to parse the "lock" as the first instruction and the "incl" as
1519   // the next one.
1520   if (getLexer().isNot(AsmToken::EndOfStatement) && !isPrefix) {
1521
1522     // Parse '*' modifier.
1523     if (getLexer().is(AsmToken::Star)) {
1524       SMLoc Loc = Parser.getTok().getLoc();
1525       Operands.push_back(X86Operand::CreateToken("*", Loc));
1526       Parser.Lex(); // Eat the star.
1527     }
1528
1529     // Read the first operand.
1530     if (X86Operand *Op = ParseOperand())
1531       Operands.push_back(Op);
1532     else {
1533       Parser.eatToEndOfStatement();
1534       return true;
1535     }
1536
1537     while (getLexer().is(AsmToken::Comma)) {
1538       Parser.Lex();  // Eat the comma.
1539
1540       // Parse and remember the operand.
1541       if (X86Operand *Op = ParseOperand())
1542         Operands.push_back(Op);
1543       else {
1544         Parser.eatToEndOfStatement();
1545         return true;
1546       }
1547     }
1548
1549     if (getLexer().isNot(AsmToken::EndOfStatement)) {
1550       SMLoc Loc = getLexer().getLoc();
1551       Parser.eatToEndOfStatement();
1552       return Error(Loc, "unexpected token in argument list");
1553     }
1554   }
1555
1556   if (getLexer().is(AsmToken::EndOfStatement))
1557     Parser.Lex(); // Consume the EndOfStatement
1558   else if (isPrefix && getLexer().is(AsmToken::Slash))
1559     Parser.Lex(); // Consume the prefix separator Slash
1560
1561   if (ExtraImmOp && isParsingIntelSyntax())
1562     Operands.push_back(X86Operand::CreateImm(ExtraImmOp, NameLoc, NameLoc));
1563
1564   // This is a terrible hack to handle "out[bwl]? %al, (%dx)" ->
1565   // "outb %al, %dx".  Out doesn't take a memory form, but this is a widely
1566   // documented form in various unofficial manuals, so a lot of code uses it.
1567   if ((Name == "outb" || Name == "outw" || Name == "outl" || Name == "out") &&
1568       Operands.size() == 3) {
1569     X86Operand &Op = *(X86Operand*)Operands.back();
1570     if (Op.isMem() && Op.Mem.SegReg == 0 &&
1571         isa<MCConstantExpr>(Op.Mem.Disp) &&
1572         cast<MCConstantExpr>(Op.Mem.Disp)->getValue() == 0 &&
1573         Op.Mem.BaseReg == MatchRegisterName("dx") && Op.Mem.IndexReg == 0) {
1574       SMLoc Loc = Op.getEndLoc();
1575       Operands.back() = X86Operand::CreateReg(Op.Mem.BaseReg, Loc, Loc);
1576       delete &Op;
1577     }
1578   }
1579   // Same hack for "in[bwl]? (%dx), %al" -> "inb %dx, %al".
1580   if ((Name == "inb" || Name == "inw" || Name == "inl" || Name == "in") &&
1581       Operands.size() == 3) {
1582     X86Operand &Op = *(X86Operand*)Operands.begin()[1];
1583     if (Op.isMem() && Op.Mem.SegReg == 0 &&
1584         isa<MCConstantExpr>(Op.Mem.Disp) &&
1585         cast<MCConstantExpr>(Op.Mem.Disp)->getValue() == 0 &&
1586         Op.Mem.BaseReg == MatchRegisterName("dx") && Op.Mem.IndexReg == 0) {
1587       SMLoc Loc = Op.getEndLoc();
1588       Operands.begin()[1] = X86Operand::CreateReg(Op.Mem.BaseReg, Loc, Loc);
1589       delete &Op;
1590     }
1591   }
1592   // Transform "ins[bwl] %dx, %es:(%edi)" into "ins[bwl]"
1593   if (Name.startswith("ins") && Operands.size() == 3 &&
1594       (Name == "insb" || Name == "insw" || Name == "insl")) {
1595     X86Operand &Op = *(X86Operand*)Operands.begin()[1];
1596     X86Operand &Op2 = *(X86Operand*)Operands.begin()[2];
1597     if (Op.isReg() && Op.getReg() == X86::DX && isDstOp(Op2)) {
1598       Operands.pop_back();
1599       Operands.pop_back();
1600       delete &Op;
1601       delete &Op2;
1602     }
1603   }
1604
1605   // Transform "outs[bwl] %ds:(%esi), %dx" into "out[bwl]"
1606   if (Name.startswith("outs") && Operands.size() == 3 &&
1607       (Name == "outsb" || Name == "outsw" || Name == "outsl")) {
1608     X86Operand &Op = *(X86Operand*)Operands.begin()[1];
1609     X86Operand &Op2 = *(X86Operand*)Operands.begin()[2];
1610     if (isSrcOp(Op) && Op2.isReg() && Op2.getReg() == X86::DX) {
1611       Operands.pop_back();
1612       Operands.pop_back();
1613       delete &Op;
1614       delete &Op2;
1615     }
1616   }
1617
1618   // Transform "movs[bwl] %ds:(%esi), %es:(%edi)" into "movs[bwl]"
1619   if (Name.startswith("movs") && Operands.size() == 3 &&
1620       (Name == "movsb" || Name == "movsw" || Name == "movsl" ||
1621        (is64BitMode() && Name == "movsq"))) {
1622     X86Operand &Op = *(X86Operand*)Operands.begin()[1];
1623     X86Operand &Op2 = *(X86Operand*)Operands.begin()[2];
1624     if (isSrcOp(Op) && isDstOp(Op2)) {
1625       Operands.pop_back();
1626       Operands.pop_back();
1627       delete &Op;
1628       delete &Op2;
1629     }
1630   }
1631   // Transform "lods[bwl] %ds:(%esi),{%al,%ax,%eax,%rax}" into "lods[bwl]"
1632   if (Name.startswith("lods") && Operands.size() == 3 &&
1633       (Name == "lods" || Name == "lodsb" || Name == "lodsw" ||
1634        Name == "lodsl" || (is64BitMode() && Name == "lodsq"))) {
1635     X86Operand *Op1 = static_cast<X86Operand*>(Operands[1]);
1636     X86Operand *Op2 = static_cast<X86Operand*>(Operands[2]);
1637     if (isSrcOp(*Op1) && Op2->isReg()) {
1638       const char *ins;
1639       unsigned reg = Op2->getReg();
1640       bool isLods = Name == "lods";
1641       if (reg == X86::AL && (isLods || Name == "lodsb"))
1642         ins = "lodsb";
1643       else if (reg == X86::AX && (isLods || Name == "lodsw"))
1644         ins = "lodsw";
1645       else if (reg == X86::EAX && (isLods || Name == "lodsl"))
1646         ins = "lodsl";
1647       else if (reg == X86::RAX && (isLods || Name == "lodsq"))
1648         ins = "lodsq";
1649       else
1650         ins = NULL;
1651       if (ins != NULL) {
1652         Operands.pop_back();
1653         Operands.pop_back();
1654         delete Op1;
1655         delete Op2;
1656         if (Name != ins)
1657           static_cast<X86Operand*>(Operands[0])->setTokenValue(ins);
1658       }
1659     }
1660   }
1661   // Transform "stos[bwl] {%al,%ax,%eax,%rax},%es:(%edi)" into "stos[bwl]"
1662   if (Name.startswith("stos") && Operands.size() == 3 &&
1663       (Name == "stos" || Name == "stosb" || Name == "stosw" ||
1664        Name == "stosl" || (is64BitMode() && Name == "stosq"))) {
1665     X86Operand *Op1 = static_cast<X86Operand*>(Operands[1]);
1666     X86Operand *Op2 = static_cast<X86Operand*>(Operands[2]);
1667     if (isDstOp(*Op2) && Op1->isReg()) {
1668       const char *ins;
1669       unsigned reg = Op1->getReg();
1670       bool isStos = Name == "stos";
1671       if (reg == X86::AL && (isStos || Name == "stosb"))
1672         ins = "stosb";
1673       else if (reg == X86::AX && (isStos || Name == "stosw"))
1674         ins = "stosw";
1675       else if (reg == X86::EAX && (isStos || Name == "stosl"))
1676         ins = "stosl";
1677       else if (reg == X86::RAX && (isStos || Name == "stosq"))
1678         ins = "stosq";
1679       else
1680         ins = NULL;
1681       if (ins != NULL) {
1682         Operands.pop_back();
1683         Operands.pop_back();
1684         delete Op1;
1685         delete Op2;
1686         if (Name != ins)
1687           static_cast<X86Operand*>(Operands[0])->setTokenValue(ins);
1688       }
1689     }
1690   }
1691
1692   // FIXME: Hack to handle recognize s{hr,ar,hl} $1, <op>.  Canonicalize to
1693   // "shift <op>".
1694   if ((Name.startswith("shr") || Name.startswith("sar") ||
1695        Name.startswith("shl") || Name.startswith("sal") ||
1696        Name.startswith("rcl") || Name.startswith("rcr") ||
1697        Name.startswith("rol") || Name.startswith("ror")) &&
1698       Operands.size() == 3) {
1699     if (isParsingIntelSyntax()) {
1700       // Intel syntax
1701       X86Operand *Op1 = static_cast<X86Operand*>(Operands[2]);
1702       if (Op1->isImm() && isa<MCConstantExpr>(Op1->getImm()) &&
1703           cast<MCConstantExpr>(Op1->getImm())->getValue() == 1) {
1704         delete Operands[2];
1705         Operands.pop_back();
1706       }
1707     } else {
1708       X86Operand *Op1 = static_cast<X86Operand*>(Operands[1]);
1709       if (Op1->isImm() && isa<MCConstantExpr>(Op1->getImm()) &&
1710           cast<MCConstantExpr>(Op1->getImm())->getValue() == 1) {
1711         delete Operands[1];
1712         Operands.erase(Operands.begin() + 1);
1713       }
1714     }
1715   }
1716
1717   // Transforms "int $3" into "int3" as a size optimization.  We can't write an
1718   // instalias with an immediate operand yet.
1719   if (Name == "int" && Operands.size() == 2) {
1720     X86Operand *Op1 = static_cast<X86Operand*>(Operands[1]);
1721     if (Op1->isImm() && isa<MCConstantExpr>(Op1->getImm()) &&
1722         cast<MCConstantExpr>(Op1->getImm())->getValue() == 3) {
1723       delete Operands[1];
1724       Operands.erase(Operands.begin() + 1);
1725       static_cast<X86Operand*>(Operands[0])->setTokenValue("int3");
1726     }
1727   }
1728
1729   return false;
1730 }
1731
1732 static bool convertToSExti8(MCInst &Inst, unsigned Opcode, unsigned Reg,
1733                             bool isCmp) {
1734   MCInst TmpInst;
1735   TmpInst.setOpcode(Opcode);
1736   if (!isCmp)
1737     TmpInst.addOperand(MCOperand::CreateReg(Reg));
1738   TmpInst.addOperand(MCOperand::CreateReg(Reg));
1739   TmpInst.addOperand(Inst.getOperand(0));
1740   Inst = TmpInst;
1741   return true;
1742 }
1743
1744 static bool convert16i16to16ri8(MCInst &Inst, unsigned Opcode,
1745                                 bool isCmp = false) {
1746   if (!Inst.getOperand(0).isImm() ||
1747       !isImmSExti16i8Value(Inst.getOperand(0).getImm()))
1748     return false;
1749
1750   return convertToSExti8(Inst, Opcode, X86::AX, isCmp);
1751 }
1752
1753 static bool convert32i32to32ri8(MCInst &Inst, unsigned Opcode,
1754                                 bool isCmp = false) {
1755   if (!Inst.getOperand(0).isImm() ||
1756       !isImmSExti32i8Value(Inst.getOperand(0).getImm()))
1757     return false;
1758
1759   return convertToSExti8(Inst, Opcode, X86::EAX, isCmp);
1760 }
1761
1762 static bool convert64i32to64ri8(MCInst &Inst, unsigned Opcode,
1763                                 bool isCmp = false) {
1764   if (!Inst.getOperand(0).isImm() ||
1765       !isImmSExti64i8Value(Inst.getOperand(0).getImm()))
1766     return false;
1767
1768   return convertToSExti8(Inst, Opcode, X86::RAX, isCmp);
1769 }
1770
1771 bool X86AsmParser::
1772 processInstruction(MCInst &Inst,
1773                    const SmallVectorImpl<MCParsedAsmOperand*> &Ops) {
1774   switch (Inst.getOpcode()) {
1775   default: return false;
1776   case X86::AND16i16: return convert16i16to16ri8(Inst, X86::AND16ri8);
1777   case X86::AND32i32: return convert32i32to32ri8(Inst, X86::AND32ri8);
1778   case X86::AND64i32: return convert64i32to64ri8(Inst, X86::AND64ri8);
1779   case X86::XOR16i16: return convert16i16to16ri8(Inst, X86::XOR16ri8);
1780   case X86::XOR32i32: return convert32i32to32ri8(Inst, X86::XOR32ri8);
1781   case X86::XOR64i32: return convert64i32to64ri8(Inst, X86::XOR64ri8);
1782   case X86::OR16i16:  return convert16i16to16ri8(Inst, X86::OR16ri8);
1783   case X86::OR32i32:  return convert32i32to32ri8(Inst, X86::OR32ri8);
1784   case X86::OR64i32:  return convert64i32to64ri8(Inst, X86::OR64ri8);
1785   case X86::CMP16i16: return convert16i16to16ri8(Inst, X86::CMP16ri8, true);
1786   case X86::CMP32i32: return convert32i32to32ri8(Inst, X86::CMP32ri8, true);
1787   case X86::CMP64i32: return convert64i32to64ri8(Inst, X86::CMP64ri8, true);
1788   case X86::ADD16i16: return convert16i16to16ri8(Inst, X86::ADD16ri8);
1789   case X86::ADD32i32: return convert32i32to32ri8(Inst, X86::ADD32ri8);
1790   case X86::ADD64i32: return convert64i32to64ri8(Inst, X86::ADD64ri8);
1791   case X86::SUB16i16: return convert16i16to16ri8(Inst, X86::SUB16ri8);
1792   case X86::SUB32i32: return convert32i32to32ri8(Inst, X86::SUB32ri8);
1793   case X86::SUB64i32: return convert64i32to64ri8(Inst, X86::SUB64ri8);
1794   case X86::ADC16i16: return convert16i16to16ri8(Inst, X86::ADC16ri8);
1795   case X86::ADC32i32: return convert32i32to32ri8(Inst, X86::ADC32ri8);
1796   case X86::ADC64i32: return convert64i32to64ri8(Inst, X86::ADC64ri8);
1797   case X86::SBB16i16: return convert16i16to16ri8(Inst, X86::SBB16ri8);
1798   case X86::SBB32i32: return convert32i32to32ri8(Inst, X86::SBB32ri8);
1799   case X86::SBB64i32: return convert64i32to64ri8(Inst, X86::SBB64ri8);
1800   }
1801 }
1802
1803 static const char *getSubtargetFeatureName(unsigned Val);
1804 bool X86AsmParser::
1805 MatchAndEmitInstruction(SMLoc IDLoc, unsigned &Opcode,
1806                         SmallVectorImpl<MCParsedAsmOperand*> &Operands,
1807                         MCStreamer &Out, unsigned &ErrorInfo,
1808                         bool MatchingInlineAsm) {
1809   assert(!Operands.empty() && "Unexpect empty operand list!");
1810   X86Operand *Op = static_cast<X86Operand*>(Operands[0]);
1811   assert(Op->isToken() && "Leading operand should always be a mnemonic!");
1812   ArrayRef<SMRange> EmptyRanges = ArrayRef<SMRange>();
1813
1814   // First, handle aliases that expand to multiple instructions.
1815   // FIXME: This should be replaced with a real .td file alias mechanism.
1816   // Also, MatchInstructionImpl should actually *do* the EmitInstruction
1817   // call.
1818   if (Op->getToken() == "fstsw" || Op->getToken() == "fstcw" ||
1819       Op->getToken() == "fstsww" || Op->getToken() == "fstcww" ||
1820       Op->getToken() == "finit" || Op->getToken() == "fsave" ||
1821       Op->getToken() == "fstenv" || Op->getToken() == "fclex") {
1822     MCInst Inst;
1823     Inst.setOpcode(X86::WAIT);
1824     Inst.setLoc(IDLoc);
1825     if (!MatchingInlineAsm)
1826       Out.EmitInstruction(Inst);
1827
1828     const char *Repl =
1829       StringSwitch<const char*>(Op->getToken())
1830         .Case("finit",  "fninit")
1831         .Case("fsave",  "fnsave")
1832         .Case("fstcw",  "fnstcw")
1833         .Case("fstcww",  "fnstcw")
1834         .Case("fstenv", "fnstenv")
1835         .Case("fstsw",  "fnstsw")
1836         .Case("fstsww", "fnstsw")
1837         .Case("fclex",  "fnclex")
1838         .Default(0);
1839     assert(Repl && "Unknown wait-prefixed instruction");
1840     delete Operands[0];
1841     Operands[0] = X86Operand::CreateToken(Repl, IDLoc);
1842   }
1843
1844   bool WasOriginallyInvalidOperand = false;
1845   MCInst Inst;
1846
1847   // First, try a direct match.
1848   switch (MatchInstructionImpl(Operands, Inst,
1849                                ErrorInfo, MatchingInlineAsm,
1850                                isParsingIntelSyntax())) {
1851   default: break;
1852   case Match_Success:
1853     // Some instructions need post-processing to, for example, tweak which
1854     // encoding is selected. Loop on it while changes happen so the
1855     // individual transformations can chain off each other.
1856     if (!MatchingInlineAsm)
1857       while (processInstruction(Inst, Operands))
1858         ;
1859
1860     Inst.setLoc(IDLoc);
1861     if (!MatchingInlineAsm)
1862       Out.EmitInstruction(Inst);
1863     Opcode = Inst.getOpcode();
1864     return false;
1865   case Match_MissingFeature: {
1866     assert(ErrorInfo && "Unknown missing feature!");
1867     // Special case the error message for the very common case where only
1868     // a single subtarget feature is missing.
1869     std::string Msg = "instruction requires:";
1870     unsigned Mask = 1;
1871     for (unsigned i = 0; i < (sizeof(ErrorInfo)*8-1); ++i) {
1872       if (ErrorInfo & Mask) {
1873         Msg += " ";
1874         Msg += getSubtargetFeatureName(ErrorInfo & Mask);
1875       }
1876       Mask <<= 1;
1877     }
1878     return Error(IDLoc, Msg, EmptyRanges, MatchingInlineAsm);
1879   }
1880   case Match_InvalidOperand:
1881     WasOriginallyInvalidOperand = true;
1882     break;
1883   case Match_MnemonicFail:
1884     break;
1885   }
1886
1887   // FIXME: Ideally, we would only attempt suffix matches for things which are
1888   // valid prefixes, and we could just infer the right unambiguous
1889   // type. However, that requires substantially more matcher support than the
1890   // following hack.
1891
1892   // Change the operand to point to a temporary token.
1893   StringRef Base = Op->getToken();
1894   SmallString<16> Tmp;
1895   Tmp += Base;
1896   Tmp += ' ';
1897   Op->setTokenValue(Tmp.str());
1898
1899   // If this instruction starts with an 'f', then it is a floating point stack
1900   // instruction.  These come in up to three forms for 32-bit, 64-bit, and
1901   // 80-bit floating point, which use the suffixes s,l,t respectively.
1902   //
1903   // Otherwise, we assume that this may be an integer instruction, which comes
1904   // in 8/16/32/64-bit forms using the b,w,l,q suffixes respectively.
1905   const char *Suffixes = Base[0] != 'f' ? "bwlq" : "slt\0";
1906
1907   // Check for the various suffix matches.
1908   Tmp[Base.size()] = Suffixes[0];
1909   unsigned ErrorInfoIgnore;
1910   unsigned ErrorInfoMissingFeature = 0; // Init suppresses compiler warnings.
1911   unsigned Match1, Match2, Match3, Match4;
1912
1913   Match1 = MatchInstructionImpl(Operands, Inst, ErrorInfoIgnore,
1914                                 isParsingIntelSyntax());
1915   // If this returned as a missing feature failure, remember that.
1916   if (Match1 == Match_MissingFeature)
1917     ErrorInfoMissingFeature = ErrorInfoIgnore;
1918   Tmp[Base.size()] = Suffixes[1];
1919   Match2 = MatchInstructionImpl(Operands, Inst, ErrorInfoIgnore,
1920                                 isParsingIntelSyntax());
1921   // If this returned as a missing feature failure, remember that.
1922   if (Match2 == Match_MissingFeature)
1923     ErrorInfoMissingFeature = ErrorInfoIgnore;
1924   Tmp[Base.size()] = Suffixes[2];
1925   Match3 = MatchInstructionImpl(Operands, Inst, ErrorInfoIgnore,
1926                                 isParsingIntelSyntax());
1927   // If this returned as a missing feature failure, remember that.
1928   if (Match3 == Match_MissingFeature)
1929     ErrorInfoMissingFeature = ErrorInfoIgnore;
1930   Tmp[Base.size()] = Suffixes[3];
1931   Match4 = MatchInstructionImpl(Operands, Inst, ErrorInfoIgnore,
1932                                 isParsingIntelSyntax());
1933   // If this returned as a missing feature failure, remember that.
1934   if (Match4 == Match_MissingFeature)
1935     ErrorInfoMissingFeature = ErrorInfoIgnore;
1936
1937   // Restore the old token.
1938   Op->setTokenValue(Base);
1939
1940   // If exactly one matched, then we treat that as a successful match (and the
1941   // instruction will already have been filled in correctly, since the failing
1942   // matches won't have modified it).
1943   unsigned NumSuccessfulMatches =
1944     (Match1 == Match_Success) + (Match2 == Match_Success) +
1945     (Match3 == Match_Success) + (Match4 == Match_Success);
1946   if (NumSuccessfulMatches == 1) {
1947     Inst.setLoc(IDLoc);
1948     if (!MatchingInlineAsm)
1949       Out.EmitInstruction(Inst);
1950     Opcode = Inst.getOpcode();
1951     return false;
1952   }
1953
1954   // Otherwise, the match failed, try to produce a decent error message.
1955
1956   // If we had multiple suffix matches, then identify this as an ambiguous
1957   // match.
1958   if (NumSuccessfulMatches > 1) {
1959     char MatchChars[4];
1960     unsigned NumMatches = 0;
1961     if (Match1 == Match_Success) MatchChars[NumMatches++] = Suffixes[0];
1962     if (Match2 == Match_Success) MatchChars[NumMatches++] = Suffixes[1];
1963     if (Match3 == Match_Success) MatchChars[NumMatches++] = Suffixes[2];
1964     if (Match4 == Match_Success) MatchChars[NumMatches++] = Suffixes[3];
1965
1966     SmallString<126> Msg;
1967     raw_svector_ostream OS(Msg);
1968     OS << "ambiguous instructions require an explicit suffix (could be ";
1969     for (unsigned i = 0; i != NumMatches; ++i) {
1970       if (i != 0)
1971         OS << ", ";
1972       if (i + 1 == NumMatches)
1973         OS << "or ";
1974       OS << "'" << Base << MatchChars[i] << "'";
1975     }
1976     OS << ")";
1977     Error(IDLoc, OS.str(), EmptyRanges, MatchingInlineAsm);
1978     return true;
1979   }
1980
1981   // Okay, we know that none of the variants matched successfully.
1982
1983   // If all of the instructions reported an invalid mnemonic, then the original
1984   // mnemonic was invalid.
1985   if ((Match1 == Match_MnemonicFail) && (Match2 == Match_MnemonicFail) &&
1986       (Match3 == Match_MnemonicFail) && (Match4 == Match_MnemonicFail)) {
1987     if (!WasOriginallyInvalidOperand) {
1988       ArrayRef<SMRange> Ranges = MatchingInlineAsm ? EmptyRanges :
1989         Op->getLocRange();
1990       return Error(IDLoc, "invalid instruction mnemonic '" + Base + "'",
1991                    Ranges, MatchingInlineAsm);
1992     }
1993
1994     // Recover location info for the operand if we know which was the problem.
1995     if (ErrorInfo != ~0U) {
1996       if (ErrorInfo >= Operands.size())
1997         return Error(IDLoc, "too few operands for instruction",
1998                      EmptyRanges, MatchingInlineAsm);
1999
2000       X86Operand *Operand = (X86Operand*)Operands[ErrorInfo];
2001       if (Operand->getStartLoc().isValid()) {
2002         SMRange OperandRange = Operand->getLocRange();
2003         return Error(Operand->getStartLoc(), "invalid operand for instruction",
2004                      OperandRange, MatchingInlineAsm);
2005       }
2006     }
2007
2008     return Error(IDLoc, "invalid operand for instruction", EmptyRanges,
2009                  MatchingInlineAsm);
2010   }
2011
2012   // If one instruction matched with a missing feature, report this as a
2013   // missing feature.
2014   if ((Match1 == Match_MissingFeature) + (Match2 == Match_MissingFeature) +
2015       (Match3 == Match_MissingFeature) + (Match4 == Match_MissingFeature) == 1){
2016     std::string Msg = "instruction requires:";
2017     unsigned Mask = 1;
2018     for (unsigned i = 0; i < (sizeof(ErrorInfoMissingFeature)*8-1); ++i) {
2019       if (ErrorInfoMissingFeature & Mask) {
2020         Msg += " ";
2021         Msg += getSubtargetFeatureName(ErrorInfoMissingFeature & Mask);
2022       }
2023       Mask <<= 1;
2024     }
2025     return Error(IDLoc, Msg, EmptyRanges, MatchingInlineAsm);
2026   }
2027
2028   // If one instruction matched with an invalid operand, report this as an
2029   // operand failure.
2030   if ((Match1 == Match_InvalidOperand) + (Match2 == Match_InvalidOperand) +
2031       (Match3 == Match_InvalidOperand) + (Match4 == Match_InvalidOperand) == 1){
2032     Error(IDLoc, "invalid operand for instruction", EmptyRanges,
2033           MatchingInlineAsm);
2034     return true;
2035   }
2036
2037   // If all of these were an outright failure, report it in a useless way.
2038   Error(IDLoc, "unknown use of instruction mnemonic without a size suffix",
2039         EmptyRanges, MatchingInlineAsm);
2040   return true;
2041 }
2042
2043
2044 bool X86AsmParser::ParseDirective(AsmToken DirectiveID) {
2045   StringRef IDVal = DirectiveID.getIdentifier();
2046   if (IDVal == ".word")
2047     return ParseDirectiveWord(2, DirectiveID.getLoc());
2048   else if (IDVal.startswith(".code"))
2049     return ParseDirectiveCode(IDVal, DirectiveID.getLoc());
2050   else if (IDVal.startswith(".att_syntax")) {
2051     getParser().setAssemblerDialect(0);
2052     return false;
2053   } else if (IDVal.startswith(".intel_syntax")) {
2054     getParser().setAssemblerDialect(1);
2055     if (getLexer().isNot(AsmToken::EndOfStatement)) {
2056       if(Parser.getTok().getString() == "noprefix") {
2057         // FIXME : Handle noprefix
2058         Parser.Lex();
2059       } else
2060         return true;
2061     }
2062     return false;
2063   }
2064   return true;
2065 }
2066
2067 /// ParseDirectiveWord
2068 ///  ::= .word [ expression (, expression)* ]
2069 bool X86AsmParser::ParseDirectiveWord(unsigned Size, SMLoc L) {
2070   if (getLexer().isNot(AsmToken::EndOfStatement)) {
2071     for (;;) {
2072       const MCExpr *Value;
2073       if (getParser().parseExpression(Value))
2074         return true;
2075
2076       getParser().getStreamer().EmitValue(Value, Size);
2077
2078       if (getLexer().is(AsmToken::EndOfStatement))
2079         break;
2080
2081       // FIXME: Improve diagnostic.
2082       if (getLexer().isNot(AsmToken::Comma))
2083         return Error(L, "unexpected token in directive");
2084       Parser.Lex();
2085     }
2086   }
2087
2088   Parser.Lex();
2089   return false;
2090 }
2091
2092 /// ParseDirectiveCode
2093 ///  ::= .code32 | .code64
2094 bool X86AsmParser::ParseDirectiveCode(StringRef IDVal, SMLoc L) {
2095   if (IDVal == ".code32") {
2096     Parser.Lex();
2097     if (is64BitMode()) {
2098       SwitchMode();
2099       getParser().getStreamer().EmitAssemblerFlag(MCAF_Code32);
2100     }
2101   } else if (IDVal == ".code64") {
2102     Parser.Lex();
2103     if (!is64BitMode()) {
2104       SwitchMode();
2105       getParser().getStreamer().EmitAssemblerFlag(MCAF_Code64);
2106     }
2107   } else {
2108     return Error(L, "unexpected directive " + IDVal);
2109   }
2110
2111   return false;
2112 }
2113
2114 // Force static initialization.
2115 extern "C" void LLVMInitializeX86AsmParser() {
2116   RegisterMCAsmParser<X86AsmParser> X(TheX86_32Target);
2117   RegisterMCAsmParser<X86AsmParser> Y(TheX86_64Target);
2118 }
2119
2120 #define GET_REGISTER_MATCHER
2121 #define GET_MATCHER_IMPLEMENTATION
2122 #define GET_SUBTARGET_FEATURE_NAME
2123 #include "X86GenAsmMatcher.inc"