Mask out reserved registers when constructing the set of allocatable regs.
[oota-llvm.git] / lib / Target / TargetRegisterInfo.cpp
1 //===- TargetRegisterInfo.cpp - Target Register Information Implementation ===//
2 //
3 //                     The LLVM Compiler Infrastructure
4 //
5 // This file is distributed under the University of Illinois Open Source
6 // License. See LICENSE.TXT for details.
7 //
8 //===----------------------------------------------------------------------===//
9 //
10 // This file implements the TargetRegisterInfo interface.
11 //
12 //===----------------------------------------------------------------------===//
13
14 #include "llvm/Target/TargetMachine.h"
15 #include "llvm/Target/TargetRegisterInfo.h"
16 #include "llvm/Target/TargetFrameInfo.h"
17 #include "llvm/CodeGen/MachineFunction.h"
18 #include "llvm/CodeGen/MachineFrameInfo.h"
19 #include "llvm/ADT/BitVector.h"
20
21 using namespace llvm;
22
23 TargetRegisterInfo::TargetRegisterInfo(const TargetRegisterDesc *D, unsigned NR,
24                              regclass_iterator RCB, regclass_iterator RCE,
25                              const char *const *subregindexnames,
26                              int CFSO, int CFDO,
27                              const unsigned* subregs, const unsigned subregsize,
28                          const unsigned* aliases, const unsigned aliasessize)
29   : SubregHash(subregs), SubregHashSize(subregsize),
30     AliasesHash(aliases), AliasesHashSize(aliasessize),
31     Desc(D), SubRegIndexNames(subregindexnames), NumRegs(NR),
32     RegClassBegin(RCB), RegClassEnd(RCE) {
33   assert(NumRegs < FirstVirtualRegister &&
34          "Target has too many physical registers!");
35
36   CallFrameSetupOpcode   = CFSO;
37   CallFrameDestroyOpcode = CFDO;
38 }
39
40 TargetRegisterInfo::~TargetRegisterInfo() {}
41
42 /// getMinimalPhysRegClass - Returns the Register Class of a physical
43 /// register of the given type, picking the most sub register class of
44 /// the right type that contains this physreg.
45 const TargetRegisterClass *
46 TargetRegisterInfo::getMinimalPhysRegClass(unsigned reg, EVT VT) const {
47   assert(isPhysicalRegister(reg) && "reg must be a physical register");
48
49   // Pick the most sub register class of the right type that contains
50   // this physreg.
51   const TargetRegisterClass* BestRC = 0;
52   for (regclass_iterator I = regclass_begin(), E = regclass_end(); I != E; ++I){
53     const TargetRegisterClass* RC = *I;
54     if ((VT == MVT::Other || RC->hasType(VT)) && RC->contains(reg) &&
55         (!BestRC || BestRC->hasSubClass(RC)))
56       BestRC = RC;
57   }
58
59   assert(BestRC && "Couldn't find the register class");
60   return BestRC;
61 }
62
63 /// getAllocatableSetForRC - Toggle the bits that represent allocatable
64 /// registers for the specific register class.
65 static void getAllocatableSetForRC(const MachineFunction &MF,
66                                    const TargetRegisterClass *RC, BitVector &R){  
67   for (TargetRegisterClass::iterator I = RC->allocation_order_begin(MF),
68          E = RC->allocation_order_end(MF); I != E; ++I)
69     R.set(*I);
70 }
71
72 BitVector TargetRegisterInfo::getAllocatableSet(const MachineFunction &MF,
73                                           const TargetRegisterClass *RC) const {
74   BitVector Allocatable(NumRegs);
75   if (RC) {
76     getAllocatableSetForRC(MF, RC, Allocatable);
77     return Allocatable;
78   }
79
80   for (TargetRegisterInfo::regclass_iterator I = regclass_begin(),
81          E = regclass_end(); I != E; ++I)
82     getAllocatableSetForRC(MF, *I, Allocatable);
83
84   // Mask out the reserved registers
85   BitVector Reserved = getReservedRegs(MF);
86   Allocatable ^= Reserved & Allocatable;
87
88   return Allocatable;
89 }
90
91 /// getFrameIndexOffset - Returns the displacement from the frame register to
92 /// the stack frame of the specified index. This is the default implementation
93 /// which is overridden for some targets.
94 int TargetRegisterInfo::getFrameIndexOffset(const MachineFunction &MF,
95                                             int FI) const {
96   const TargetFrameInfo &TFI = *MF.getTarget().getFrameInfo();
97   const MachineFrameInfo *MFI = MF.getFrameInfo();
98   return MFI->getObjectOffset(FI) + MFI->getStackSize() -
99     TFI.getOffsetOfLocalArea() + MFI->getOffsetAdjustment();
100 }
101
102 /// getInitialFrameState - Returns a list of machine moves that are assumed
103 /// on entry to a function.
104 void
105 TargetRegisterInfo::getInitialFrameState(std::vector<MachineMove> &Moves) const{
106   // Default is to do nothing.
107 }
108
109 const TargetRegisterClass *
110 llvm::getCommonSubClass(const TargetRegisterClass *A,
111                         const TargetRegisterClass *B) {
112   // First take care of the trivial cases
113   if (A == B)
114     return A;
115   if (!A || !B)
116     return 0;
117
118   // If B is a subclass of A, it will be handled in the loop below
119   if (B->hasSubClass(A))
120     return A;
121
122   const TargetRegisterClass *Best = 0;
123   for (TargetRegisterClass::sc_iterator I = A->subclasses_begin();
124        const TargetRegisterClass *X = *I; ++I) {
125     if (X == B)
126       return B;                 // B is a subclass of A
127
128     // X must be a common subclass of A and B
129     if (!B->hasSubClass(X))
130       continue;
131
132     // A superclass is definitely better.
133     if (!Best || Best->hasSuperClass(X)) {
134       Best = X;
135       continue;
136     }
137
138     // A subclass is definitely worse
139     if (Best->hasSubClass(X))
140       continue;
141
142     // Best and *I have no super/sub class relation - pick the larger class, or
143     // the smaller spill size.
144     int nb = std::distance(Best->begin(), Best->end());
145     int ni = std::distance(X->begin(), X->end());
146     if (ni>nb || (ni==nb && X->getSize() < Best->getSize()))
147       Best = X;
148   }
149   return Best;
150 }