lib/Target/SparcV8/InstSelectSimple.cpp

   1 //===-- InstSelectSimple.cpp - A simple instruction selector for SparcV8 --===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a simple peephole instruction selector for the V8 target
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "SparcV8.h"
  15 #include "SparcV8InstrInfo.h"
  16 #include "llvm/Instructions.h"
  17 #include "llvm/IntrinsicLowering.h"
  18 #include "llvm/Pass.h"
  19 #include "llvm/Constants.h"
  20 #include "llvm/CodeGen/MachineInstrBuilder.h"
  21 #include "llvm/CodeGen/MachineFunction.h"
  22 #include "llvm/CodeGen/SSARegMap.h"
  23 #include "llvm/Target/TargetMachine.h"
  24 #include "llvm/Support/GetElementPtrTypeIterator.h"
  25 #include "llvm/Support/InstVisitor.h"
  26 #include "llvm/Support/CFG.h"
  27 using namespace llvm;
  28
  29 namespace {
  30   struct V8ISel : public FunctionPass, public InstVisitor<V8ISel> {
  31     TargetMachine &TM;
  32     MachineFunction *F;                 // The function we are compiling into
  33     MachineBasicBlock *BB;              // The current MBB we are compiling
  34
  35     std::map<Value*, unsigned> RegMap;  // Mapping between Val's and SSA Regs
  36
  37     // MBBMap - Mapping between LLVM BB -> Machine BB
  38     std::map<const BasicBlock*, MachineBasicBlock*> MBBMap;
  39
  40     V8ISel(TargetMachine &tm) : TM(tm), F(0), BB(0) {}
  41
  42     /// runOnFunction - Top level implementation of instruction selection for
  43     /// the entire function.
  44     ///
  45     bool runOnFunction(Function &Fn);
  46
  47     virtual const char *getPassName() const {
  48       return "SparcV8 Simple Instruction Selection";
  49     }
  50
  51     /// visitBasicBlock - This method is called when we are visiting a new basic
  52     /// block.  This simply creates a new MachineBasicBlock to emit code into
  53     /// and adds it to the current MachineFunction.  Subsequent visit* for
  54     /// instructions will be invoked for all instructions in the basic block.
  55     ///
  56     void visitBasicBlock(BasicBlock &LLVM_BB) {
  57       BB = MBBMap[&LLVM_BB];
  58     }
  59
  60         void visitBinaryOperator(BinaryOperator &I);
  61     void visitReturnInst(ReturnInst &RI);
  62
  63     void visitInstruction(Instruction &I) {
  64       std::cerr << "Unhandled instruction: " << I;
  65       abort();
  66     }
  67
  68     /// LowerUnknownIntrinsicFunctionCalls - This performs a prepass over the
  69     /// function, lowering any calls to unknown intrinsic functions into the
  70     /// equivalent LLVM code.
  71     void LowerUnknownIntrinsicFunctionCalls(Function &F);
  72     void visitIntrinsicCall(Intrinsic::ID ID, CallInst &CI);
  73
  74     /// copyConstantToRegister - Output the instructions required to put the
  75     /// specified constant into the specified register.
  76     ///
  77     void copyConstantToRegister(MachineBasicBlock *MBB,
  78                                 MachineBasicBlock::iterator IP,
  79                                 Constant *C, unsigned R);
  80
  81     /// makeAnotherReg - This method returns the next register number we haven't
  82     /// yet used.
  83     ///
  84     /// Long values are handled somewhat specially.  They are always allocated
  85     /// as pairs of 32 bit integer values.  The register number returned is the
  86     /// lower 32 bits of the long value, and the regNum+1 is the upper 32 bits
  87     /// of the long value.
  88     ///
  89     unsigned makeAnotherReg(const Type *Ty) {
  90       assert(dynamic_cast<const SparcV8RegisterInfo*>(TM.getRegisterInfo()) &&
  91              "Current target doesn't have SparcV8 reg info??");
  92       const SparcV8RegisterInfo *MRI =
  93         static_cast<const SparcV8RegisterInfo*>(TM.getRegisterInfo());
  94       if (Ty == Type::LongTy || Ty == Type::ULongTy) {
  95         const TargetRegisterClass *RC = MRI->getRegClassForType(Type::IntTy);
  96         // Create the lower part
  97         F->getSSARegMap()->createVirtualRegister(RC);
  98         // Create the upper part.
  99         return F->getSSARegMap()->createVirtualRegister(RC)-1;
 100       }
 101
 102       // Add the mapping of regnumber => reg class to MachineFunction
 103       const TargetRegisterClass *RC = MRI->getRegClassForType(Ty);
 104       return F->getSSARegMap()->createVirtualRegister(RC);
 105     }
 106
 107     unsigned getReg(Value &V) { return getReg (&V); } // allow refs.
 108     unsigned getReg(Value *V) {
 109       // Just append to the end of the current bb.
 110       MachineBasicBlock::iterator It = BB->end();
 111       return getReg(V, BB, It);
 112     }
 113     unsigned getReg(Value *V, MachineBasicBlock *MBB,
 114                     MachineBasicBlock::iterator IPt) {
 115       unsigned &Reg = RegMap[V];
 116       if (Reg == 0) {
 117         Reg = makeAnotherReg(V->getType());
 118         RegMap[V] = Reg;
 119       }
 120       // If this operand is a constant, emit the code to copy the constant into
 121       // the register here...
 122       //
 123       if (Constant *C = dyn_cast<Constant>(V)) {
 124         copyConstantToRegister(MBB, IPt, C, Reg);
 125         RegMap.erase(V);  // Assign a new name to this constant if ref'd again
 126       } else if (GlobalValue *GV = dyn_cast<GlobalValue>(V)) {
 127         // Move the address of the global into the register
 128         unsigned TmpReg = makeAnotherReg(V->getType());
 129         BuildMI (*MBB, IPt, V8::SETHIi, 1, TmpReg).addGlobalAddress (GV);
 130         BuildMI (*MBB, IPt, V8::ORri, 2, Reg).addReg (TmpReg)
 131           .addGlobalAddress (GV);
 132         RegMap.erase(V);  // Assign a new name to this address if ref'd again
 133       }
 134
 135       return Reg;
 136     }
 137
 138   };
 139 }
 140
 141 FunctionPass *llvm::createSparcV8SimpleInstructionSelector(TargetMachine &TM) {
 142   return new V8ISel(TM);
 143 }
 144
 145 enum TypeClass {
 146   cByte, cShort, cInt, cLong, cFloat, cDouble
 147 };
 148
 149 static TypeClass getClass (const Type *T) {
 150   switch (T->getPrimitiveID ()) {
 151     case Type::UByteTyID:  case Type::SByteTyID:  return cByte;
 152     case Type::UShortTyID: case Type::ShortTyID:  return cShort;
 153     case Type::UIntTyID:   case Type::IntTyID:    return cInt;
 154     case Type::ULongTyID:  case Type::LongTyID:   return cLong;
 155     case Type::FloatTyID:                         return cFloat;
 156     case Type::DoubleTyID:                        return cDouble;
 157     default:
 158       assert (0 && "Type of unknown class passed to getClass?");
 159       return cByte;
 160   }
 161 }
 162
 163 /// copyConstantToRegister - Output the instructions required to put the
 164 /// specified constant into the specified register.
 165 ///
 166 void V8ISel::copyConstantToRegister(MachineBasicBlock *MBB,
 167                                     MachineBasicBlock::iterator IP,
 168                                     Constant *C, unsigned R) {
 169   if (ConstantInt *CI = dyn_cast<ConstantInt> (C)) {
 170     unsigned Class = getClass(C->getType());
 171     switch (Class) {
 172       case cByte:
 173         BuildMI (*MBB, IP, V8::ORri, 2, R).addReg (V8::G0).addImm ((uint8_t) CI->getRawValue ());
 174         return;
 175       case cShort: {
 176         unsigned TmpReg = makeAnotherReg (C->getType ());
 177         BuildMI (*MBB, IP, V8::SETHIi, 1, TmpReg).addImm (((uint16_t) CI->getRawValue ()) >> 10);
 178         BuildMI (*MBB, IP, V8::ORri, 2, R).addReg (TmpReg).addImm (((uint16_t) CI->getRawValue ()) & 0x03ff);
 179         return;
 180       }
 181       case cInt: {
 182         unsigned TmpReg = makeAnotherReg (C->getType ());
 183         BuildMI (*MBB, IP, V8::SETHIi, 1, TmpReg).addImm (((uint32_t) CI->getRawValue ()) >> 10);
 184         BuildMI (*MBB, IP, V8::ORri, 2, R).addReg (TmpReg).addImm (((uint32_t) CI->getRawValue ()) & 0x03ff);
 185         return;
 186       }
 187       default:
 188         assert (0 && "Can't copy this kind of constant into register yet");
 189         return;
 190     }
 191   }
 192
 193   assert (0 && "Can't copy this kind of constant into register yet");
 194 }
 195
 196 bool V8ISel::runOnFunction(Function &Fn) {
 197   // First pass over the function, lower any unknown intrinsic functions
 198   // with the IntrinsicLowering class.
 199   LowerUnknownIntrinsicFunctionCalls(Fn);
 200
 201   F = &MachineFunction::construct(&Fn, TM);
 202
 203   // Create all of the machine basic blocks for the function...
 204   for (Function::iterator I = Fn.begin(), E = Fn.end(); I != E; ++I)
 205     F->getBasicBlockList().push_back(MBBMap[I] = new MachineBasicBlock(I));
 206
 207   BB = &F->front();
 208
 209   // Set up a frame object for the return address.  This is used by the
 210   // llvm.returnaddress & llvm.frameaddress intrinisics.
 211   //ReturnAddressIndex = F->getFrameInfo()->CreateFixedObject(4, -4);
 212
 213   // Copy incoming arguments off of the stack and out of fixed registers.
 214   //LoadArgumentsToVirtualRegs(Fn);
 215
 216   // Instruction select everything except PHI nodes
 217   visit(Fn);
 218
 219   // Select the PHI nodes
 220   //SelectPHINodes();
 221
 222   RegMap.clear();
 223   MBBMap.clear();
 224   F = 0;
 225   // We always build a machine code representation for the function
 226   return true;
 227 }
 228
 229
 230 void V8ISel::visitReturnInst(ReturnInst &I) {
 231   if (I.getNumOperands () == 1) {
 232     unsigned RetValReg = getReg (I.getOperand (0));
 233     switch (getClass (I.getOperand (0)->getType ())) {
 234       case cByte:
 235       case cShort:
 236       case cInt:
 237         // Schlep it over into i0 (where it will become o0 after restore).
 238         BuildMI (BB, V8::ORrr, 2, V8::I0).addReg(V8::G0).addReg(RetValReg);
 239         break;
 240       default:
 241         visitInstruction (I);
 242         return;
 243     }
 244   } else if (I.getNumOperands () != 1) {
 245     visitInstruction (I);
 246   }
 247   // Just emit a 'retl' instruction to return.
 248   BuildMI(BB, V8::RETL, 0);
 249   return;
 250 }
 251
 252 void V8ISel::visitBinaryOperator (BinaryOperator &I) {
 253   unsigned DestReg = getReg (I);
 254   unsigned Op0Reg = getReg (I.getOperand (0));
 255   unsigned Op1Reg = getReg (I.getOperand (1));
 256
 257   unsigned ResultReg = makeAnotherReg (I.getType ());
 258   switch (I.getOpcode ()) {
 259     case Instruction::Add:
 260       BuildMI (BB, V8::ADDrr, 2, ResultReg).addReg (Op0Reg).addReg (Op1Reg);
 261       break;
 262     case Instruction::Sub:
 263       BuildMI (BB, V8::SUBrr, 2, ResultReg).addReg (Op0Reg).addReg (Op1Reg);
 264       break;
 265     case Instruction::Mul: {
 266       unsigned MulOpcode = I.getType ()->isSigned () ? V8::SMULrr : V8::UMULrr;
 267       BuildMI (BB, MulOpcode, 2, ResultReg).addReg (Op0Reg).addReg (Op1Reg);
 268       break;
 269     }
 270     default:
 271       visitInstruction (I);
 272       return;
 273   }
 274
 275   switch (getClass (I.getType ())) {
 276     case cByte:
 277       if (I.getType ()->isSigned ()) { // add byte
 278         BuildMI (BB, V8::ANDri, 2, DestReg).addReg (ResultReg).addZImm (0xff);
 279       } else { // add ubyte
 280         unsigned TmpReg = makeAnotherReg (I.getType ());
 281         BuildMI (BB, V8::SLLri, 2, TmpReg).addReg (ResultReg).addZImm (24);
 282         BuildMI (BB, V8::SRAri, 2, DestReg).addReg (TmpReg).addZImm (24);
 283       }
 284       break;
 285     case cShort:
 286       if (I.getType ()->isSigned ()) { // add short
 287         unsigned TmpReg = makeAnotherReg (I.getType ());
 288         BuildMI (BB, V8::SLLri, 2, TmpReg).addReg (ResultReg).addZImm (16);
 289         BuildMI (BB, V8::SRAri, 2, DestReg).addReg (TmpReg).addZImm (16);
 290       } else { // add ushort
 291         unsigned TmpReg = makeAnotherReg (I.getType ());
 292         BuildMI (BB, V8::SLLri, 2, TmpReg).addReg (ResultReg).addZImm (24);
 293         BuildMI (BB, V8::SRLri, 2, DestReg).addReg (TmpReg).addZImm (24);
 294       }
 295       break;
 296     case cInt:
 297       BuildMI (BB, V8::ORrr, 2, DestReg).addReg (V8::G0).addReg (ResultReg);
 298       break;
 299     default:
 300       visitInstruction (I);
 301       return;
 302   }
 303 }
 304
 305
 306 /// LowerUnknownIntrinsicFunctionCalls - This performs a prepass over the
 307 /// function, lowering any calls to unknown intrinsic functions into the
 308 /// equivalent LLVM code.
 309 void V8ISel::LowerUnknownIntrinsicFunctionCalls(Function &F) {
 310   for (Function::iterator BB = F.begin(), E = F.end(); BB != E; ++BB)
 311     for (BasicBlock::iterator I = BB->begin(), E = BB->end(); I != E; )
 312       if (CallInst *CI = dyn_cast<CallInst>(I++))
 313         if (Function *F = CI->getCalledFunction())
 314           switch (F->getIntrinsicID()) {
 315           case Intrinsic::not_intrinsic: break;
 316           default:
 317             // All other intrinsic calls we must lower.
 318             Instruction *Before = CI->getPrev();
 319             TM.getIntrinsicLowering().LowerIntrinsicCall(CI);
 320             if (Before) {        // Move iterator to instruction after call
 321               I = Before;  ++I;
 322             } else {
 323               I = BB->begin();
 324             }
 325           }
 326 }
 327
 328
 329 void V8ISel::visitIntrinsicCall(Intrinsic::ID ID, CallInst &CI) {
 330   unsigned TmpReg1, TmpReg2;
 331   switch (ID) {
 332   default: assert(0 && "Intrinsic not supported!");
 333   }
 334 }