lib/Target/Sparc/SparcV8ISelSimple.cpp

   1 //===-- InstSelectSimple.cpp - A simple instruction selector for SparcV8 --===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a simple peephole instruction selector for the V8 target
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "SparcV8.h"
  15 #include "SparcV8InstrInfo.h"
  16 #include "llvm/Support/Debug.h"
  17 #include "llvm/Instructions.h"
  18 #include "llvm/Pass.h"
  19 #include "llvm/Constants.h"
  20 #include "llvm/CodeGen/IntrinsicLowering.h"
  21 #include "llvm/CodeGen/MachineInstrBuilder.h"
  22 #include "llvm/CodeGen/MachineFrameInfo.h"
  23 #include "llvm/CodeGen/MachineConstantPool.h"
  24 #include "llvm/CodeGen/MachineFunction.h"
  25 #include "llvm/CodeGen/SSARegMap.h"
  26 #include "llvm/Target/TargetMachine.h"
  27 #include "llvm/Support/GetElementPtrTypeIterator.h"
  28 #include "llvm/Support/InstVisitor.h"
  29 #include "llvm/Support/CFG.h"
  30 using namespace llvm;
  31
  32 namespace {
  33   struct V8ISel : public FunctionPass, public InstVisitor<V8ISel> {
  34     TargetMachine &TM;
  35     MachineFunction *F;                 // The function we are compiling into
  36     MachineBasicBlock *BB;              // The current MBB we are compiling
  37
  38     std::map<Value*, unsigned> RegMap;  // Mapping between Val's and SSA Regs
  39
  40     // MBBMap - Mapping between LLVM BB -> Machine BB
  41     std::map<const BasicBlock*, MachineBasicBlock*> MBBMap;
  42
  43     V8ISel(TargetMachine &tm) : TM(tm), F(0), BB(0) {}
  44
  45     /// runOnFunction - Top level implementation of instruction selection for
  46     /// the entire function.
  47     ///
  48     bool runOnFunction(Function &Fn);
  49
  50     virtual const char *getPassName() const {
  51       return "SparcV8 Simple Instruction Selection";
  52     }
  53
  54     /// emitGEPOperation - Common code shared between visitGetElementPtrInst and
  55     /// constant expression GEP support.
  56     ///
  57     void emitGEPOperation(MachineBasicBlock *BB, MachineBasicBlock::iterator IP,
  58                           Value *Src, User::op_iterator IdxBegin,
  59                           User::op_iterator IdxEnd, unsigned TargetReg);
  60
  61     /// emitCastOperation - Common code shared between visitCastInst and
  62     /// constant expression cast support.
  63     ///
  64     void emitCastOperation(MachineBasicBlock *BB,MachineBasicBlock::iterator IP,
  65                            Value *Src, const Type *DestTy, unsigned TargetReg);
  66
  67     /// emitIntegerCast, emitFPToIntegerCast - Helper methods for
  68     /// emitCastOperation.
  69     ///
  70     void emitIntegerCast (MachineBasicBlock *BB, MachineBasicBlock::iterator IP,
  71                           const Type *oldTy, unsigned SrcReg, const Type *newTy,
  72                           unsigned DestReg);
  73     void emitFPToIntegerCast (MachineBasicBlock *BB,
  74                               MachineBasicBlock::iterator IP, const Type *oldTy,
  75                               unsigned SrcReg, const Type *newTy,
  76                               unsigned DestReg);
  77
  78     /// visitBasicBlock - This method is called when we are visiting a new basic
  79     /// block.  This simply creates a new MachineBasicBlock to emit code into
  80     /// and adds it to the current MachineFunction.  Subsequent visit* for
  81     /// instructions will be invoked for all instructions in the basic block.
  82     ///
  83     void visitBasicBlock(BasicBlock &LLVM_BB) {
  84       BB = MBBMap[&LLVM_BB];
  85     }
  86
  87     void visitBinaryOperator(Instruction &I);
  88     void visitShiftInst (ShiftInst &SI) { visitBinaryOperator (SI); }
  89     void visitSetCondInst(SetCondInst &I);
  90     void visitCallInst(CallInst &I);
  91     void visitReturnInst(ReturnInst &I);
  92     void visitBranchInst(BranchInst &I);
  93     void visitUnreachableInst(UnreachableInst &I) {}
  94     void visitCastInst(CastInst &I);
  95     void visitLoadInst(LoadInst &I);
  96     void visitStoreInst(StoreInst &I);
  97     void visitPHINode(PHINode &I) {}      // PHI nodes handled by second pass
  98     void visitGetElementPtrInst(GetElementPtrInst &I);
  99     void visitAllocaInst(AllocaInst &I);
 100
 101     void visitInstruction(Instruction &I) {
 102       std::cerr << "Unhandled instruction: " << I;
 103       abort();
 104     }
 105
 106     /// LowerUnknownIntrinsicFunctionCalls - This performs a prepass over the
 107     /// function, lowering any calls to unknown intrinsic functions into the
 108     /// equivalent LLVM code.
 109     void LowerUnknownIntrinsicFunctionCalls(Function &F);
 110     void visitIntrinsicCall(Intrinsic::ID ID, CallInst &CI);
 111
 112     void LoadArgumentsToVirtualRegs(Function *F);
 113
 114     /// SelectPHINodes - Insert machine code to generate phis.  This is tricky
 115     /// because we have to generate our sources into the source basic blocks,
 116     /// not the current one.
 117     ///
 118     void SelectPHINodes();
 119
 120     /// copyConstantToRegister - Output the instructions required to put the
 121     /// specified constant into the specified register.
 122     ///
 123     void copyConstantToRegister(MachineBasicBlock *MBB,
 124                                 MachineBasicBlock::iterator IP,
 125                                 Constant *C, unsigned R);
 126
 127     /// makeAnotherReg - This method returns the next register number we haven't
 128     /// yet used.
 129     ///
 130     /// Long values are handled somewhat specially.  They are always allocated
 131     /// as pairs of 32 bit integer values.  The register number returned is the
 132     /// lower 32 bits of the long value, and the regNum+1 is the upper 32 bits
 133     /// of the long value.
 134     ///
 135     unsigned makeAnotherReg(const Type *Ty) {
 136       assert(dynamic_cast<const SparcV8RegisterInfo*>(TM.getRegisterInfo()) &&
 137              "Current target doesn't have SparcV8 reg info??");
 138       const SparcV8RegisterInfo *MRI =
 139         static_cast<const SparcV8RegisterInfo*>(TM.getRegisterInfo());
 140       if (Ty == Type::LongTy || Ty == Type::ULongTy) {
 141         const TargetRegisterClass *RC = MRI->getRegClassForType(Type::IntTy);
 142         // Create the lower part
 143         F->getSSARegMap()->createVirtualRegister(RC);
 144         // Create the upper part.
 145         return F->getSSARegMap()->createVirtualRegister(RC)-1;
 146       }
 147
 148       // Add the mapping of regnumber => reg class to MachineFunction
 149       const TargetRegisterClass *RC = MRI->getRegClassForType(Ty);
 150       return F->getSSARegMap()->createVirtualRegister(RC);
 151     }
 152
 153     unsigned getReg(Value &V) { return getReg (&V); } // allow refs.
 154     unsigned getReg(Value *V) {
 155       // Just append to the end of the current bb.
 156       MachineBasicBlock::iterator It = BB->end();
 157       return getReg(V, BB, It);
 158     }
 159     unsigned getReg(Value *V, MachineBasicBlock *MBB,
 160                     MachineBasicBlock::iterator IPt) {
 161       unsigned &Reg = RegMap[V];
 162       if (Reg == 0) {
 163         Reg = makeAnotherReg(V->getType());
 164         RegMap[V] = Reg;
 165       }
 166       // If this operand is a constant, emit the code to copy the constant into
 167       // the register here...
 168       //
 169       if (Constant *C = dyn_cast<Constant>(V)) {
 170         copyConstantToRegister(MBB, IPt, C, Reg);
 171         RegMap.erase(V);  // Assign a new name to this constant if ref'd again
 172       } else if (GlobalValue *GV = dyn_cast<GlobalValue>(V)) {
 173         // Move the address of the global into the register
 174         unsigned TmpReg = makeAnotherReg(V->getType());
 175         BuildMI (*MBB, IPt, V8::SETHIi, 1, TmpReg).addGlobalAddress (GV);
 176         BuildMI (*MBB, IPt, V8::ORri, 2, Reg).addReg (TmpReg)
 177           .addGlobalAddress (GV);
 178         RegMap.erase(V);  // Assign a new name to this address if ref'd again
 179       }
 180
 181       return Reg;
 182     }
 183
 184   };
 185 }
 186
 187 FunctionPass *llvm::createSparcV8SimpleInstructionSelector(TargetMachine &TM) {
 188   return new V8ISel(TM);
 189 }
 190
 191 enum TypeClass {
 192   cByte, cShort, cInt, cLong, cFloat, cDouble
 193 };
 194
 195 static TypeClass getClass (const Type *T) {
 196   switch (T->getTypeID()) {
 197     case Type::UByteTyID:  case Type::SByteTyID:  return cByte;
 198     case Type::UShortTyID: case Type::ShortTyID:  return cShort;
 199     case Type::PointerTyID:
 200     case Type::UIntTyID:   case Type::IntTyID:    return cInt;
 201     case Type::ULongTyID:  case Type::LongTyID:   return cLong;
 202     case Type::FloatTyID:                         return cFloat;
 203     case Type::DoubleTyID:                        return cDouble;
 204     default:
 205       assert (0 && "Type of unknown class passed to getClass?");
 206       return cByte;
 207   }
 208 }
 209
 210 static TypeClass getClassB(const Type *T) {
 211   if (T == Type::BoolTy) return cByte;
 212   return getClass(T);
 213 }
 214
 215 /// copyConstantToRegister - Output the instructions required to put the
 216 /// specified constant into the specified register.
 217 ///
 218 void V8ISel::copyConstantToRegister(MachineBasicBlock *MBB,
 219                                     MachineBasicBlock::iterator IP,
 220                                     Constant *C, unsigned R) {
 221   if (ConstantExpr *CE = dyn_cast<ConstantExpr>(C)) {
 222     switch (CE->getOpcode()) {
 223     case Instruction::GetElementPtr:
 224       emitGEPOperation(MBB, IP, CE->getOperand(0),
 225                        CE->op_begin()+1, CE->op_end(), R);
 226       return;
 227     case Instruction::Cast:
 228       emitCastOperation(MBB, IP, CE->getOperand(0), CE->getType(), R);
 229       return;
 230     default:
 231       std::cerr << "Copying this constant expr not yet handled: " << *CE;
 232       abort();
 233     }
 234   } else if (isa<UndefValue>(C)) {
 235     BuildMI(*MBB, IP, V8::IMPLICIT_DEF, 0, R);
 236     if (getClassB (C->getType ()) == cLong)
 237       BuildMI(*MBB, IP, V8::IMPLICIT_DEF, 0, R+1);
 238     return;
 239   }
 240
 241   if (C->getType()->isIntegral ()) {
 242     uint64_t Val;
 243     unsigned Class = getClassB (C->getType ());
 244     if (Class == cLong) {
 245       unsigned TmpReg = makeAnotherReg (Type::IntTy);
 246       unsigned TmpReg2 = makeAnotherReg (Type::IntTy);
 247       // Copy the value into the register pair.
 248       // R = top(more-significant) half, R+1 = bottom(less-significant) half
 249       uint64_t Val = cast<ConstantInt>(C)->getRawValue();
 250       copyConstantToRegister(MBB, IP, ConstantUInt::get(Type::UIntTy,
 251                              Val >> 32), R);
 252       copyConstantToRegister(MBB, IP, ConstantUInt::get(Type::UIntTy,
 253                              Val & 0xffffffffU), R+1);
 254       return;
 255     }
 256
 257     assert(Class <= cInt && "Type not handled yet!");
 258
 259     if (C->getType() == Type::BoolTy) {
 260       Val = (C == ConstantBool::True);
 261     } else {
 262       ConstantInt *CI = cast<ConstantInt> (C);
 263       Val = CI->getRawValue ();
 264     }
 265     switch (Class) {
 266       case cByte:  Val =  (int8_t) Val; break;
 267       case cShort: Val = (int16_t) Val; break;
 268       case cInt:   Val = (int32_t) Val; break;
 269       default:
 270         std::cerr << "Offending constant: " << *C << "\n";
 271         assert (0 && "Can't copy this kind of constant into register yet");
 272         return;
 273     }
 274     if (Val == 0) {
 275       BuildMI (*MBB, IP, V8::ORrr, 2, R).addReg (V8::G0).addReg(V8::G0);
 276     } else if (((int64_t)Val >= -4096) && ((int64_t)Val <= 4095)) {
 277       BuildMI (*MBB, IP, V8::ORri, 2, R).addReg (V8::G0).addSImm(Val);
 278     } else {
 279       unsigned TmpReg = makeAnotherReg (C->getType ());
 280       BuildMI (*MBB, IP, V8::SETHIi, 1, TmpReg)
 281         .addSImm (((uint32_t) Val) >> 10);
 282       BuildMI (*MBB, IP, V8::ORri, 2, R).addReg (TmpReg)
 283         .addSImm (((uint32_t) Val) & 0x03ff);
 284       return;
 285     }
 286   } else if (ConstantFP *CFP = dyn_cast<ConstantFP>(C)) {
 287     // We need to spill the constant to memory...
 288     MachineConstantPool *CP = F->getConstantPool();
 289     unsigned CPI = CP->getConstantPoolIndex(CFP);
 290     const Type *Ty = CFP->getType();
 291     unsigned TmpReg = makeAnotherReg (Type::UIntTy);
 292     unsigned AddrReg = makeAnotherReg (Type::UIntTy);
 293
 294     assert(Ty == Type::FloatTy || Ty == Type::DoubleTy && "Unknown FP type!");
 295     unsigned LoadOpcode = Ty == Type::FloatTy ? V8::LDFri : V8::LDDFri;
 296     BuildMI (*MBB, IP, V8::SETHIi, 1, TmpReg).addConstantPoolIndex (CPI);
 297     BuildMI (*MBB, IP, V8::ORri, 2, AddrReg).addReg (TmpReg)
 298       .addConstantPoolIndex (CPI);
 299     BuildMI (*MBB, IP, LoadOpcode, 2, R).addReg (AddrReg).addSImm (0);
 300   } else if (isa<ConstantPointerNull>(C)) {
 301     // Copy zero (null pointer) to the register.
 302     BuildMI (*MBB, IP, V8::ORri, 2, R).addReg (V8::G0).addSImm (0);
 303   } else if (GlobalValue *GV = dyn_cast<GlobalValue>(C)) {
 304     // Copy it with a SETHI/OR pair; the JIT + asmwriter should recognize
 305     // that SETHI %reg,global == SETHI %reg,%hi(global) and
 306     // OR %reg,global,%reg == OR %reg,%lo(global),%reg.
 307     unsigned TmpReg = makeAnotherReg (C->getType ());
 308     BuildMI (*MBB, IP, V8::SETHIi, 1, TmpReg).addGlobalAddress(GV);
 309     BuildMI (*MBB, IP, V8::ORri, 2, R).addReg(TmpReg).addGlobalAddress(GV);
 310   } else {
 311     std::cerr << "Offending constant: " << *C << "\n";
 312     assert (0 && "Can't copy this kind of constant into register yet");
 313   }
 314 }
 315
 316 void V8ISel::LoadArgumentsToVirtualRegs (Function *LF) {
 317   unsigned ArgOffset;
 318   static const unsigned IncomingArgRegs[] = { V8::I0, V8::I1, V8::I2,
 319     V8::I3, V8::I4, V8::I5 };
 320   // Add IMPLICIT_DEFs of input regs.
 321   ArgOffset = 0;
 322   for (Function::aiterator I = LF->abegin(), E = LF->aend();
 323        I != E && ArgOffset < 6; ++I, ++ArgOffset) {
 324     unsigned Reg = getReg(*I);
 325     switch (getClassB(I->getType())) {
 326     case cByte:
 327     case cShort:
 328     case cInt:
 329     case cFloat:
 330       BuildMI(BB, V8::IMPLICIT_DEF, 0, IncomingArgRegs[ArgOffset]);
 331       break;
 332     case cDouble:
 333     case cLong:
 334       // Double and Long use register pairs.
 335       BuildMI(BB, V8::IMPLICIT_DEF, 0, IncomingArgRegs[ArgOffset]);
 336       ++ArgOffset;
 337       if (ArgOffset < 6)
 338         BuildMI(BB, V8::IMPLICIT_DEF, 0, IncomingArgRegs[ArgOffset]);
 339       break;
 340     default:
 341       assert (0 && "type not handled");
 342       return;
 343     }
 344   }
 345
 346   ArgOffset = 0;
 347   for (Function::aiterator I = LF->abegin(), E = LF->aend(); I != E;
 348        ++I, ++ArgOffset) {
 349     unsigned Reg = getReg(*I);
 350     if (ArgOffset < 6) {
 351
 352       switch (getClassB(I->getType())) {
 353       case cByte:
 354       case cShort:
 355       case cInt:
 356         BuildMI(BB, V8::ORrr, 2, Reg).addReg (V8::G0)
 357           .addReg (IncomingArgRegs[ArgOffset]);
 358         break;
 359       case cFloat: {
 360         // Single-fp args are passed in integer registers; go through
 361         // memory to get them into FP registers. (Bleh!)
 362         unsigned FltAlign = TM.getTargetData().getFloatAlignment();
 363         int FI = F->getFrameInfo()->CreateStackObject(4, FltAlign);
 364         BuildMI (BB, V8::ST, 3).addFrameIndex (FI).addSImm (0)
 365           .addReg (IncomingArgRegs[ArgOffset]);
 366         BuildMI (BB, V8::LDFri, 2, Reg).addFrameIndex (FI).addSImm (0);
 367         break;
 368       }
 369       case cDouble: {
 370         // Double-fp args are passed in pairs of integer registers; go through
 371         // memory to get them into FP registers. (Double bleh!)
 372         unsigned DblAlign = TM.getTargetData().getDoubleAlignment();
 373         int FI = F->getFrameInfo()->CreateStackObject(8, DblAlign);
 374         BuildMI (BB, V8::ST, 3).addFrameIndex (FI).addSImm (0)
 375           .addReg (IncomingArgRegs[ArgOffset]);
 376         ++ArgOffset;
 377         BuildMI (BB, V8::ST, 3).addFrameIndex (FI).addSImm (4)
 378           .addReg (IncomingArgRegs[ArgOffset]);
 379         BuildMI (BB, V8::LDDFri, 2, Reg).addFrameIndex (FI).addSImm (0);
 380         break;
 381       }
 382       default:
 383         // FIXME: handle cLong
 384         assert (0 && "64-bit int (long/ulong) function args not handled");
 385         return;
 386       }
 387
 388     } else {
 389
 390       switch (getClassB(I->getType())) {
 391       case cByte:
 392       case cShort:
 393       case cInt: {
 394         int FI = F->getFrameInfo()->CreateFixedObject(4, 68 + (4 * ArgOffset));
 395         BuildMI (BB, V8::LD, 2, Reg).addFrameIndex (FI).addSImm(0);
 396         break;
 397       }
 398       case cFloat: {
 399         int FI = F->getFrameInfo()->CreateFixedObject(4, 68 + (4 * ArgOffset));
 400         BuildMI (BB, V8::LDFri, 2, Reg).addFrameIndex (FI).addSImm(0);
 401         break;
 402       }
 403       case cDouble: {
 404         int FI = F->getFrameInfo()->CreateFixedObject(8, 68 + (4 * ArgOffset));
 405         BuildMI (BB, V8::LDDFri, 2, Reg).addFrameIndex (FI).addSImm(0);
 406         break;
 407       }
 408       default:
 409         // FIXME: handle cLong
 410         assert (0 && "64-bit integer (long/ulong) function args not handled");
 411         return;
 412       }
 413     }
 414   }
 415
 416 }
 417
 418 void V8ISel::SelectPHINodes() {
 419   const TargetInstrInfo &TII = *TM.getInstrInfo();
 420   const Function &LF = *F->getFunction();  // The LLVM function...
 421   for (Function::const_iterator I = LF.begin(), E = LF.end(); I != E; ++I) {
 422     const BasicBlock *BB = I;
 423     MachineBasicBlock &MBB = *MBBMap[I];
 424
 425     // Loop over all of the PHI nodes in the LLVM basic block...
 426     MachineBasicBlock::iterator PHIInsertPoint = MBB.begin();
 427     for (BasicBlock::const_iterator I = BB->begin();
 428          PHINode *PN = const_cast<PHINode*>(dyn_cast<PHINode>(I)); ++I) {
 429
 430       // Create a new machine instr PHI node, and insert it.
 431       unsigned PHIReg = getReg(*PN);
 432       MachineInstr *PhiMI = BuildMI(MBB, PHIInsertPoint,
 433                                     V8::PHI, PN->getNumOperands(), PHIReg);
 434
 435       MachineInstr *LongPhiMI = 0;
 436       if (PN->getType() == Type::LongTy || PN->getType() == Type::ULongTy)
 437         LongPhiMI = BuildMI(MBB, PHIInsertPoint,
 438                             V8::PHI, PN->getNumOperands(), PHIReg+1);
 439
 440       // PHIValues - Map of blocks to incoming virtual registers.  We use this
 441       // so that we only initialize one incoming value for a particular block,
 442       // even if the block has multiple entries in the PHI node.
 443       //
 444       std::map<MachineBasicBlock*, unsigned> PHIValues;
 445
 446       for (unsigned i = 0, e = PN->getNumIncomingValues(); i != e; ++i) {
 447         MachineBasicBlock *PredMBB = 0;
 448         for (MachineBasicBlock::pred_iterator PI = MBB.pred_begin (),
 449              PE = MBB.pred_end (); PI != PE; ++PI)
 450           if (PN->getIncomingBlock(i) == (*PI)->getBasicBlock()) {
 451             PredMBB = *PI;
 452             break;
 453           }
 454         assert (PredMBB && "Couldn't find incoming machine-cfg edge for phi");
 455
 456         unsigned ValReg;
 457         std::map<MachineBasicBlock*, unsigned>::iterator EntryIt =
 458           PHIValues.lower_bound(PredMBB);
 459
 460         if (EntryIt != PHIValues.end() && EntryIt->first == PredMBB) {
 461           // We already inserted an initialization of the register for this
 462           // predecessor.  Recycle it.
 463           ValReg = EntryIt->second;
 464
 465         } else {
 466           // Get the incoming value into a virtual register.
 467           //
 468           Value *Val = PN->getIncomingValue(i);
 469
 470           // If this is a constant or GlobalValue, we may have to insert code
 471           // into the basic block to compute it into a virtual register.
 472           if ((isa<Constant>(Val) && !isa<ConstantExpr>(Val)) ||
 473               isa<GlobalValue>(Val)) {
 474             // Simple constants get emitted at the end of the basic block,
 475             // before any terminator instructions.  We "know" that the code to
 476             // move a constant into a register will never clobber any flags.
 477             ValReg = getReg(Val, PredMBB, PredMBB->getFirstTerminator());
 478           } else {
 479             // Because we don't want to clobber any values which might be in
 480             // physical registers with the computation of this constant (which
 481             // might be arbitrarily complex if it is a constant expression),
 482             // just insert the computation at the top of the basic block.
 483             MachineBasicBlock::iterator PI = PredMBB->begin();
 484
 485             // Skip over any PHI nodes though!
 486             while (PI != PredMBB->end() && PI->getOpcode() == V8::PHI)
 487               ++PI;
 488
 489             ValReg = getReg(Val, PredMBB, PI);
 490           }
 491
 492           // Remember that we inserted a value for this PHI for this predecessor
 493           PHIValues.insert(EntryIt, std::make_pair(PredMBB, ValReg));
 494         }
 495
 496         PhiMI->addRegOperand(ValReg);
 497         PhiMI->addMachineBasicBlockOperand(PredMBB);
 498         if (LongPhiMI) {
 499           LongPhiMI->addRegOperand(ValReg+1);
 500           LongPhiMI->addMachineBasicBlockOperand(PredMBB);
 501         }
 502       }
 503
 504       // Now that we emitted all of the incoming values for the PHI node, make
 505       // sure to reposition the InsertPoint after the PHI that we just added.
 506       // This is needed because we might have inserted a constant into this
 507       // block, right after the PHI's which is before the old insert point!
 508       PHIInsertPoint = LongPhiMI ? LongPhiMI : PhiMI;
 509       ++PHIInsertPoint;
 510     }
 511   }
 512 }
 513
 514 bool V8ISel::runOnFunction(Function &Fn) {
 515   // First pass over the function, lower any unknown intrinsic functions
 516   // with the IntrinsicLowering class.
 517   LowerUnknownIntrinsicFunctionCalls(Fn);
 518
 519   F = &MachineFunction::construct(&Fn, TM);
 520
 521   // Create all of the machine basic blocks for the function...
 522   for (Function::iterator I = Fn.begin(), E = Fn.end(); I != E; ++I)
 523     F->getBasicBlockList().push_back(MBBMap[I] = new MachineBasicBlock(I));
 524
 525   BB = &F->front();
 526
 527   // Set up a frame object for the return address.  This is used by the
 528   // llvm.returnaddress & llvm.frameaddress intrinisics.
 529   //ReturnAddressIndex = F->getFrameInfo()->CreateFixedObject(4, -4);
 530
 531   // Copy incoming arguments off of the stack and out of fixed registers.
 532   LoadArgumentsToVirtualRegs(&Fn);
 533
 534   // Instruction select everything except PHI nodes
 535   visit(Fn);
 536
 537   // Select the PHI nodes
 538   SelectPHINodes();
 539
 540   RegMap.clear();
 541   MBBMap.clear();
 542   F = 0;
 543   // We always build a machine code representation for the function
 544   return true;
 545 }
 546
 547 void V8ISel::visitCastInst(CastInst &I) {
 548   Value *Op = I.getOperand(0);
 549   unsigned DestReg = getReg(I);
 550   MachineBasicBlock::iterator MI = BB->end();
 551   emitCastOperation(BB, MI, Op, I.getType(), DestReg);
 552 }
 553
 554
 555 void V8ISel::emitIntegerCast (MachineBasicBlock *BB,
 556                               MachineBasicBlock::iterator IP, const Type *oldTy,
 557                               unsigned SrcReg, const Type *newTy,
 558                               unsigned DestReg) {
 559   if (oldTy == newTy) {
 560     // No-op cast - just emit a copy; assume the reg. allocator will zap it.
 561     BuildMI (*BB, IP, V8::ORrr, 2, DestReg).addReg (V8::G0).addReg(SrcReg);
 562     return;
 563   }
 564   // Emit left-shift, then right-shift to sign- or zero-extend.
 565   unsigned TmpReg = makeAnotherReg (newTy);
 566   unsigned shiftWidth = 32 - (8 * TM.getTargetData ().getTypeSize (newTy));
 567   BuildMI (*BB, IP, V8::SLLri, 2, TmpReg).addZImm (shiftWidth).addReg(SrcReg);
 568   if (newTy->isSigned ()) { // sign-extend with SRA
 569     BuildMI(*BB, IP, V8::SRAri, 2, DestReg).addZImm (shiftWidth).addReg(TmpReg);
 570   } else { // zero-extend with SRL
 571     BuildMI(*BB, IP, V8::SRLri, 2, DestReg).addZImm (shiftWidth).addReg(TmpReg);
 572   }
 573 }
 574
 575 void V8ISel::emitFPToIntegerCast (MachineBasicBlock *BB,
 576                                   MachineBasicBlock::iterator IP,
 577                                   const Type *oldTy, unsigned SrcReg,
 578                                   const Type *newTy, unsigned DestReg) {
 579   unsigned FPCastOpcode, FPStoreOpcode, FPSize, FPAlign;
 580   unsigned oldTyClass = getClassB(oldTy);
 581   if (oldTyClass == cFloat) {
 582     FPCastOpcode = V8::FSTOI; FPStoreOpcode = V8::STFri; FPSize = 4;
 583     FPAlign = TM.getTargetData().getFloatAlignment();
 584   } else { // it's a double
 585     FPCastOpcode = V8::FDTOI; FPStoreOpcode = V8::STDFri; FPSize = 8;
 586     FPAlign = TM.getTargetData().getDoubleAlignment();
 587   }
 588   unsigned TempReg = makeAnotherReg (oldTy);
 589   BuildMI (*BB, IP, FPCastOpcode, 1, TempReg).addReg (SrcReg);
 590   int FI = F->getFrameInfo()->CreateStackObject(FPSize, FPAlign);
 591   BuildMI (*BB, IP, FPStoreOpcode, 3).addFrameIndex (FI).addSImm (0)
 592     .addReg (TempReg);
 593   unsigned TempReg2 = makeAnotherReg (newTy);
 594   BuildMI (*BB, IP, V8::LD, 3, TempReg2).addFrameIndex (FI).addSImm (0);
 595   emitIntegerCast (BB, IP, Type::IntTy, TempReg2, newTy, DestReg);
 596 }
 597
 598 /// emitCastOperation - Common code shared between visitCastInst and constant
 599 /// expression cast support.
 600 ///
 601 void V8ISel::emitCastOperation(MachineBasicBlock *BB,
 602                                MachineBasicBlock::iterator IP, Value *Src,
 603                                const Type *DestTy, unsigned DestReg) {
 604   const Type *SrcTy = Src->getType();
 605   unsigned SrcClass = getClassB(SrcTy);
 606   unsigned DestClass = getClassB(DestTy);
 607   unsigned SrcReg = getReg(Src, BB, IP);
 608
 609   const Type *oldTy = SrcTy;
 610   const Type *newTy = DestTy;
 611   unsigned oldTyClass = SrcClass;
 612   unsigned newTyClass = DestClass;
 613
 614   if (oldTyClass < cLong && newTyClass < cLong) {
 615     emitIntegerCast (BB, IP, oldTy, SrcReg, newTy, DestReg);
 616   } else switch (newTyClass) {
 617     case cByte:
 618     case cShort:
 619     case cInt:
 620       switch (oldTyClass) {
 621       case cFloat:
 622       case cDouble:
 623         emitFPToIntegerCast (BB, IP, oldTy, SrcReg, newTy, DestReg);
 624         break;
 625       default: goto not_yet;
 626       }
 627       return;
 628
 629     case cFloat:
 630       switch (oldTyClass) {
 631       case cLong: goto not_yet;
 632       case cFloat:
 633         BuildMI (*BB, IP, V8::FMOVS, 1, DestReg).addReg (SrcReg);
 634         break;
 635       case cDouble:
 636         BuildMI (*BB, IP, V8::FDTOS, 1, DestReg).addReg (SrcReg);
 637         break;
 638       default: {
 639         unsigned FltAlign = TM.getTargetData().getFloatAlignment();
 640         // cast integer type to float.  Store it to a stack slot and then load
 641         // it using ldf into a floating point register. then do fitos.
 642         unsigned TmpReg = makeAnotherReg (newTy);
 643         int FI = F->getFrameInfo()->CreateStackObject(4, FltAlign);
 644         BuildMI (*BB, IP, V8::ST, 3).addFrameIndex (FI).addSImm (0)
 645           .addReg (SrcReg);
 646         BuildMI (*BB, IP, V8::LDFri, 2, TmpReg).addFrameIndex (FI).addSImm (0);
 647         BuildMI (*BB, IP, V8::FITOS, 1, DestReg).addReg(TmpReg);
 648         break;
 649       }
 650       }
 651       return;
 652
 653     case cDouble:
 654       switch (oldTyClass) {
 655       case cLong: goto not_yet;
 656       case cFloat:
 657         BuildMI (*BB, IP, V8::FSTOD, 1, DestReg).addReg (SrcReg);
 658         break;
 659       case cDouble: // use double move pseudo-instr
 660         BuildMI (*BB, IP, V8::FpMOVD, 1, DestReg).addReg (SrcReg);
 661         break;
 662       default: {
 663         unsigned DoubleAlignment = TM.getTargetData().getDoubleAlignment();
 664         unsigned TmpReg = makeAnotherReg (newTy);
 665         int FI = F->getFrameInfo()->CreateStackObject(8, DoubleAlignment);
 666         BuildMI (*BB, IP, V8::ST, 3).addFrameIndex (FI).addSImm (0)
 667           .addReg (SrcReg);
 668         BuildMI (*BB, IP, V8::LDDFri, 2, TmpReg).addFrameIndex (FI).addSImm (0);
 669         BuildMI (*BB, IP, V8::FITOD, 1, DestReg).addReg(TmpReg);
 670         break;
 671       }
 672       }
 673       return;
 674
 675     case cLong:
 676       switch (oldTyClass) {
 677       case cLong:
 678         // Just copy it
 679         BuildMI (*BB, IP, V8::ORrr, 2, DestReg).addReg (V8::G0).addReg (SrcReg);
 680         BuildMI (*BB, IP, V8::ORrr, 2, DestReg+1).addReg (V8::G0)
 681           .addReg (SrcReg+1);
 682         break;
 683       default: goto not_yet;
 684       }
 685       return;
 686
 687     default: goto not_yet;
 688   }
 689   return;
 690 not_yet:
 691   std::cerr << "Sorry, cast still unsupported: SrcTy = " << *SrcTy
 692             << ", DestTy = " << *DestTy << "\n";
 693   abort ();
 694 }
 695
 696 void V8ISel::visitLoadInst(LoadInst &I) {
 697   unsigned DestReg = getReg (I);
 698   unsigned PtrReg = getReg (I.getOperand (0));
 699   switch (getClassB (I.getType ())) {
 700    case cByte:
 701     if (I.getType ()->isSigned ())
 702       BuildMI (BB, V8::LDSB, 2, DestReg).addReg (PtrReg).addSImm(0);
 703     else
 704       BuildMI (BB, V8::LDUB, 2, DestReg).addReg (PtrReg).addSImm(0);
 705     return;
 706    case cShort:
 707     if (I.getType ()->isSigned ())
 708       BuildMI (BB, V8::LDSH, 2, DestReg).addReg (PtrReg).addSImm(0);
 709     else
 710       BuildMI (BB, V8::LDUH, 2, DestReg).addReg (PtrReg).addSImm(0);
 711     return;
 712    case cInt:
 713     BuildMI (BB, V8::LD, 2, DestReg).addReg (PtrReg).addSImm(0);
 714     return;
 715    case cLong:
 716     BuildMI (BB, V8::LD, 2, DestReg).addReg (PtrReg).addSImm(0);
 717     BuildMI (BB, V8::LD, 2, DestReg+1).addReg (PtrReg).addSImm(4);
 718     return;
 719    case cFloat:
 720     BuildMI (BB, V8::LDFri, 2, DestReg).addReg (PtrReg).addSImm(0);
 721     return;
 722    case cDouble:
 723     BuildMI (BB, V8::LDDFri, 2, DestReg).addReg (PtrReg).addSImm(0);
 724     return;
 725    default:
 726     std::cerr << "Load instruction not handled: " << I;
 727     abort ();
 728     return;
 729   }
 730 }
 731
 732 void V8ISel::visitStoreInst(StoreInst &I) {
 733   Value *SrcVal = I.getOperand (0);
 734   unsigned SrcReg = getReg (SrcVal);
 735   unsigned PtrReg = getReg (I.getOperand (1));
 736   switch (getClassB (SrcVal->getType ())) {
 737    case cByte:
 738     BuildMI (BB, V8::STB, 3).addReg (PtrReg).addSImm (0).addReg (SrcReg);
 739     return;
 740    case cShort:
 741     BuildMI (BB, V8::STH, 3).addReg (PtrReg).addSImm (0).addReg (SrcReg);
 742     return;
 743    case cInt:
 744     BuildMI (BB, V8::ST, 3).addReg (PtrReg).addSImm (0).addReg (SrcReg);
 745     return;
 746    case cLong:
 747     BuildMI (BB, V8::ST, 3).addReg (PtrReg).addSImm (0).addReg (SrcReg);
 748     BuildMI (BB, V8::ST, 3).addReg (PtrReg).addSImm (4).addReg (SrcReg+1);
 749     return;
 750    case cFloat:
 751     BuildMI (BB, V8::STFri, 3).addReg (PtrReg).addSImm (0).addReg (SrcReg);
 752     return;
 753    case cDouble:
 754     BuildMI (BB, V8::STDFri, 3).addReg (PtrReg).addSImm (0).addReg (SrcReg);
 755     return;
 756    default:
 757     std::cerr << "Store instruction not handled: " << I;
 758     abort ();
 759     return;
 760   }
 761 }
 762
 763 void V8ISel::visitCallInst(CallInst &I) {
 764   MachineInstr *TheCall;
 765   // Is it an intrinsic function call?
 766   if (Function *F = I.getCalledFunction()) {
 767     if (Intrinsic::ID ID = (Intrinsic::ID)F->getIntrinsicID()) {
 768       visitIntrinsicCall(ID, I);   // Special intrinsics are not handled here
 769       return;
 770     }
 771   }
 772
 773   unsigned extraStack = 0;
 774   // How much extra call stack will we need?
 775   for (unsigned i = 7; i < I.getNumOperands (); ++i) {
 776     switch (getClassB (I.getOperand (i)->getType ())) {
 777       case cLong: extraStack += 8; break;
 778       case cFloat: extraStack += 4; break;
 779       case cDouble: extraStack += 8; break;
 780       default: extraStack += 4; break;
 781     }
 782   }
 783   // Round up extra stack size to the nearest doubleword.
 784   if (extraStack) { extraStack = (extraStack + 7) & ~7; }
 785
 786   // Deal with args
 787   static const unsigned OutgoingArgRegs[] = { V8::O0, V8::O1, V8::O2, V8::O3,
 788     V8::O4, V8::O5 };
 789   const unsigned *OAREnd = &OutgoingArgRegs[6];
 790   const unsigned *OAR = &OutgoingArgRegs[0];
 791   unsigned ArgOffset = 68;
 792   if (extraStack) BuildMI (BB, V8::ADJCALLSTACKDOWN, 1).addImm (extraStack);
 793   for (unsigned i = 1; i < I.getNumOperands (); ++i) {
 794     unsigned ArgReg = getReg (I.getOperand (i));
 795     if (getClassB (I.getOperand (i)->getType ()) < cLong) {
 796       // Schlep it over into the incoming arg register
 797       if (ArgOffset < 92) {
 798         assert (OAR != OAREnd && "About to dereference past end of OutgoingArgRegs");
 799         BuildMI (BB, V8::ORrr, 2, *OAR++).addReg (V8::G0).addReg (ArgReg);
 800       } else {
 801         BuildMI (BB, V8::ST, 3).addReg (V8::SP).addSImm (ArgOffset).addReg (ArgReg);
 802       }
 803       ArgOffset += 4;
 804     } else if (getClassB (I.getOperand (i)->getType ()) == cFloat) {
 805       if (ArgOffset < 92) {
 806         // Single-fp args are passed in integer registers; go through
 807         // memory to get them out of FP registers. (Bleh!)
 808         unsigned FltAlign = TM.getTargetData().getFloatAlignment();
 809         int FI = F->getFrameInfo()->CreateStackObject(4, FltAlign);
 810         BuildMI (BB, V8::STFri, 3).addFrameIndex (FI).addSImm (0).addReg (ArgReg);
 811         assert (OAR != OAREnd && "About to dereference past end of OutgoingArgRegs");
 812         BuildMI (BB, V8::LD, 2, *OAR++).addFrameIndex (FI).addSImm (0);
 813       } else {
 814         BuildMI (BB, V8::STFri, 3).addReg (V8::SP).addSImm (ArgOffset).addReg (ArgReg);
 815       }
 816       ArgOffset += 4;
 817     } else if (getClassB (I.getOperand (i)->getType ()) == cDouble) {
 818       // Double-fp args are passed in pairs of integer registers; go through
 819       // memory to get them out of FP registers. (Bleh!)
 820       // We'd like to 'std' these right onto the outgoing-args area, but it might
 821       // not be 8-byte aligned (e.g., call x(int x, double d)). sigh.
 822       unsigned DblAlign = TM.getTargetData().getDoubleAlignment();
 823       int FI = F->getFrameInfo()->CreateStackObject(8, DblAlign);
 824       BuildMI (BB, V8::STDFri, 3).addFrameIndex (FI).addSImm (0).addReg (ArgReg);
 825       if (ArgOffset < 92 && OAR != OAREnd) {
 826         assert (OAR != OAREnd && "About to dereference past end of OutgoingArgRegs");
 827         BuildMI (BB, V8::LD, 2, *OAR++).addFrameIndex (FI).addSImm (0);
 828       } else {
 829         unsigned TempReg = makeAnotherReg (Type::IntTy);
 830         BuildMI (BB, V8::LD, 2, TempReg).addFrameIndex (FI).addSImm (0);
 831         BuildMI (BB, V8::ST, 3).addReg (V8::SP).addSImm (ArgOffset).addReg (TempReg);
 832       }
 833       ArgOffset += 4;
 834       if (ArgOffset < 92 && OAR != OAREnd) {
 835         assert (OAR != OAREnd && "About to dereference past end of OutgoingArgRegs");
 836         BuildMI (BB, V8::LD, 2, *OAR++).addFrameIndex (FI).addSImm (4);
 837       } else {
 838         unsigned TempReg = makeAnotherReg (Type::IntTy);
 839         BuildMI (BB, V8::LD, 2, TempReg).addFrameIndex (FI).addSImm (4);
 840         BuildMI (BB, V8::ST, 3).addReg (V8::SP).addSImm (ArgOffset).addReg (TempReg);
 841       }
 842       ArgOffset += 4;
 843     } else if (getClassB (I.getOperand (i)->getType ()) == cLong) {
 844       // do the first half...
 845       if (ArgOffset < 92) {
 846         assert (OAR != OAREnd && "About to dereference past end of OutgoingArgRegs");
 847         BuildMI (BB, V8::ORrr, 2, *OAR++).addReg (V8::G0).addReg (ArgReg);
 848       } else {
 849         BuildMI (BB, V8::ST, 3).addReg (V8::SP).addSImm (ArgOffset).addReg (ArgReg);
 850       }
 851       ArgOffset += 4;
 852       // ...then do the second half
 853       if (ArgOffset < 92) {
 854         assert (OAR != OAREnd && "About to dereference past end of OutgoingArgRegs");
 855         BuildMI (BB, V8::ORrr, 2, *OAR++).addReg (V8::G0).addReg (ArgReg+1);
 856       } else {
 857         BuildMI (BB, V8::ST, 3).addReg (V8::SP).addSImm (ArgOffset).addReg (ArgReg+1);
 858       }
 859       ArgOffset += 4;
 860     } else {
 861       assert (0 && "Unknown class?!");
 862     }
 863   }
 864
 865   // Emit call instruction
 866   if (Function *F = I.getCalledFunction ()) {
 867     BuildMI (BB, V8::CALL, 1).addGlobalAddress (F, true);
 868   } else {  // Emit an indirect call...
 869     unsigned Reg = getReg (I.getCalledValue ());
 870     BuildMI (BB, V8::JMPLrr, 3, V8::O7).addReg (Reg).addReg (V8::G0);
 871   }
 872
 873   if (extraStack) BuildMI (BB, V8::ADJCALLSTACKUP, 1).addImm (extraStack);
 874
 875   // Deal w/ return value: schlep it over into the destination register
 876   if (I.getType () == Type::VoidTy)
 877     return;
 878   unsigned DestReg = getReg (I);
 879   switch (getClassB (I.getType ())) {
 880     case cByte:
 881     case cShort:
 882     case cInt:
 883       BuildMI (BB, V8::ORrr, 2, DestReg).addReg(V8::G0).addReg(V8::O0);
 884       break;
 885     case cFloat:
 886       BuildMI (BB, V8::FMOVS, 2, DestReg).addReg(V8::F0);
 887       break;
 888     case cDouble:
 889       BuildMI (BB, V8::FpMOVD, 2, DestReg).addReg(V8::D0);
 890       break;
 891     case cLong:
 892       BuildMI (BB, V8::ORrr, 2, DestReg).addReg(V8::G0).addReg(V8::O0);
 893       BuildMI (BB, V8::ORrr, 2, DestReg+1).addReg(V8::G0).addReg(V8::O1);
 894       break;
 895     default:
 896       std::cerr << "Return type of call instruction not handled: " << I;
 897       abort ();
 898   }
 899 }
 900
 901 void V8ISel::visitReturnInst(ReturnInst &I) {
 902   if (I.getNumOperands () == 1) {
 903     unsigned RetValReg = getReg (I.getOperand (0));
 904     switch (getClassB (I.getOperand (0)->getType ())) {
 905       case cByte:
 906       case cShort:
 907       case cInt:
 908         // Schlep it over into i0 (where it will become o0 after restore).
 909         BuildMI (BB, V8::ORrr, 2, V8::I0).addReg(V8::G0).addReg(RetValReg);
 910         break;
 911       case cFloat:
 912         BuildMI (BB, V8::FMOVS, 1, V8::F0).addReg(RetValReg);
 913         break;
 914       case cDouble:
 915         BuildMI (BB, V8::FpMOVD, 1, V8::D0).addReg(RetValReg);
 916         break;
 917       case cLong:
 918         BuildMI (BB, V8::ORrr, 2, V8::I0).addReg(V8::G0).addReg(RetValReg);
 919         BuildMI (BB, V8::ORrr, 2, V8::I1).addReg(V8::G0).addReg(RetValReg+1);
 920         break;
 921       default:
 922         std::cerr << "Return instruction of this type not handled: " << I;
 923         abort ();
 924     }
 925   }
 926
 927   // Just emit a 'retl' instruction to return.
 928   BuildMI(BB, V8::RETL, 0);
 929   return;
 930 }
 931
 932 static inline BasicBlock *getBlockAfter(BasicBlock *BB) {
 933   Function::iterator I = BB; ++I;  // Get iterator to next block
 934   return I != BB->getParent()->end() ? &*I : 0;
 935 }
 936
 937 /// visitBranchInst - Handles conditional and unconditional branches.
 938 ///
 939 void V8ISel::visitBranchInst(BranchInst &I) {
 940   BasicBlock *takenSucc = I.getSuccessor (0);
 941   MachineBasicBlock *takenSuccMBB = MBBMap[takenSucc];
 942   BB->addSuccessor (takenSuccMBB);
 943   if (I.isConditional()) {  // conditional branch
 944     BasicBlock *notTakenSucc = I.getSuccessor (1);
 945     MachineBasicBlock *notTakenSuccMBB = MBBMap[notTakenSucc];
 946     BB->addSuccessor (notTakenSuccMBB);
 947
 948     // CondReg=(<condition>);
 949     // If (CondReg==0) goto notTakenSuccMBB;
 950     unsigned CondReg = getReg (I.getCondition ());
 951     BuildMI (BB, V8::CMPri, 2).addSImm (0).addReg (CondReg);
 952     BuildMI (BB, V8::BE, 1).addMBB (notTakenSuccMBB);
 953   }
 954   // goto takenSuccMBB;
 955   BuildMI (BB, V8::BA, 1).addMBB (takenSuccMBB);
 956 }
 957
 958 /// emitGEPOperation - Common code shared between visitGetElementPtrInst and
 959 /// constant expression GEP support.
 960 ///
 961 void V8ISel::emitGEPOperation (MachineBasicBlock *MBB,
 962                                MachineBasicBlock::iterator IP,
 963                                Value *Src, User::op_iterator IdxBegin,
 964                                User::op_iterator IdxEnd, unsigned TargetReg) {
 965   const TargetData &TD = TM.getTargetData ();
 966   const Type *Ty = Src->getType ();
 967   unsigned basePtrReg = getReg (Src, MBB, IP);
 968
 969   // GEPs have zero or more indices; we must perform a struct access
 970   // or array access for each one.
 971   for (GetElementPtrInst::op_iterator oi = IdxBegin, oe = IdxEnd; oi != oe;
 972        ++oi) {
 973     Value *idx = *oi;
 974     unsigned nextBasePtrReg = makeAnotherReg (Type::UIntTy);
 975     if (const StructType *StTy = dyn_cast<StructType> (Ty)) {
 976       // It's a struct access.  idx is the index into the structure,
 977       // which names the field. Use the TargetData structure to
 978       // pick out what the layout of the structure is in memory.
 979       // Use the (constant) structure index's value to find the
 980       // right byte offset from the StructLayout class's list of
 981       // structure member offsets.
 982       unsigned fieldIndex = cast<ConstantUInt> (idx)->getValue ();
 983       unsigned memberOffset =
 984         TD.getStructLayout (StTy)->MemberOffsets[fieldIndex];
 985       // Emit an ADD to add memberOffset to the basePtr.
 986       BuildMI (*MBB, IP, V8::ADDri, 2,
 987                nextBasePtrReg).addReg (basePtrReg).addZImm (memberOffset);
 988       // The next type is the member of the structure selected by the
 989       // index.
 990       Ty = StTy->getElementType (fieldIndex);
 991     } else if (const SequentialType *SqTy = dyn_cast<SequentialType> (Ty)) {
 992       // It's an array or pointer access: [ArraySize x ElementType].
 993       // We want to add basePtrReg to (idxReg * sizeof ElementType). First, we
 994       // must find the size of the pointed-to type (Not coincidentally, the next
 995       // type is the type of the elements in the array).
 996       Ty = SqTy->getElementType ();
 997       unsigned elementSize = TD.getTypeSize (Ty);
 998       unsigned idxReg = getReg (idx, MBB, IP);
 999       unsigned OffsetReg = makeAnotherReg (Type::IntTy);
1000       unsigned elementSizeReg = makeAnotherReg (Type::UIntTy);
1001       copyConstantToRegister (MBB, IP,
1002         ConstantUInt::get(Type::UIntTy, elementSize), elementSizeReg);
1003       // Emit a SMUL to multiply the register holding the index by
1004       // elementSize, putting the result in OffsetReg.
1005       BuildMI (*MBB, IP, V8::SMULrr, 2,
1006                OffsetReg).addReg (elementSizeReg).addReg (idxReg);
1007       // Emit an ADD to add OffsetReg to the basePtr.
1008       BuildMI (*MBB, IP, V8::ADDrr, 2,
1009                nextBasePtrReg).addReg (basePtrReg).addReg (OffsetReg);
1010     }
1011     basePtrReg = nextBasePtrReg;
1012   }
1013   // After we have processed all the indices, the result is left in
1014   // basePtrReg.  Move it to the register where we were expected to
1015   // put the answer.
1016   BuildMI (BB, V8::ORrr, 1, TargetReg).addReg (V8::G0).addReg (basePtrReg);
1017 }
1018
1019 void V8ISel::visitGetElementPtrInst (GetElementPtrInst &I) {
1020   unsigned outputReg = getReg (I);
1021   emitGEPOperation (BB, BB->end (), I.getOperand (0),
1022                     I.op_begin ()+1, I.op_end (), outputReg);
1023 }
1024
1025
1026 void V8ISel::visitBinaryOperator (Instruction &I) {
1027   unsigned DestReg = getReg (I);
1028   unsigned Op0Reg = getReg (I.getOperand (0));
1029   unsigned Op1Reg = getReg (I.getOperand (1));
1030
1031   unsigned Class = getClassB (I.getType());
1032   unsigned OpCase = ~0;
1033
1034   if (Class > cLong) {
1035     switch (I.getOpcode ()) {
1036     case Instruction::Add: OpCase = 0; break;
1037     case Instruction::Sub: OpCase = 1; break;
1038     case Instruction::Mul: OpCase = 2; break;
1039     case Instruction::Div: OpCase = 3; break;
1040     default: visitInstruction (I); return;
1041     }
1042     static unsigned Opcodes[] = { V8::FADDS, V8::FADDD,
1043                                   V8::FSUBS, V8::FSUBD,
1044                                   V8::FMULS, V8::FMULD,
1045                                   V8::FDIVS, V8::FDIVD };
1046     BuildMI (BB, Opcodes[2*OpCase + (Class - cFloat)], 2, DestReg)
1047       .addReg (Op0Reg).addReg (Op1Reg);
1048     return;
1049   }
1050
1051   unsigned ResultReg = DestReg;
1052   if (Class != cInt && Class != cLong)
1053     ResultReg = makeAnotherReg (I.getType ());
1054
1055   if (Class == cLong) {
1056     DEBUG (std::cerr << "Class = cLong\n");
1057     DEBUG (std::cerr << "Op0Reg = " << Op0Reg << ", " << Op0Reg+1 << "\n");
1058     DEBUG (std::cerr << "Op1Reg = " << Op1Reg << ", " << Op1Reg+1 << "\n");
1059     DEBUG (std::cerr << "ResultReg = " << ResultReg << ", " << ResultReg+1 << "\n");
1060     DEBUG (std::cerr << "DestReg = " << DestReg << ", " << DestReg+1 <<  "\n");
1061   }
1062
1063   // FIXME: support long, ulong.
1064   switch (I.getOpcode ()) {
1065   case Instruction::Add: OpCase = 0; break;
1066   case Instruction::Sub: OpCase = 1; break;
1067   case Instruction::Mul: OpCase = 2; break;
1068   case Instruction::And: OpCase = 3; break;
1069   case Instruction::Or:  OpCase = 4; break;
1070   case Instruction::Xor: OpCase = 5; break;
1071   case Instruction::Shl: OpCase = 6; break;
1072   case Instruction::Shr: OpCase = 7+I.getType()->isSigned(); break;
1073
1074   case Instruction::Div:
1075   case Instruction::Rem: {
1076     unsigned Dest = ResultReg;
1077     if (I.getOpcode() == Instruction::Rem)
1078       Dest = makeAnotherReg(I.getType());
1079
1080     // FIXME: this is probably only right for 32 bit operands.
1081     if (I.getType ()->isSigned()) {
1082       unsigned Tmp = makeAnotherReg (I.getType ());
1083       // Sign extend into the Y register
1084       BuildMI (BB, V8::SRAri, 2, Tmp).addReg (Op0Reg).addZImm (31);
1085       BuildMI (BB, V8::WRrr, 2, V8::Y).addReg (Tmp).addReg (V8::G0);
1086       BuildMI (BB, V8::SDIVrr, 2, Dest).addReg (Op0Reg).addReg (Op1Reg);
1087     } else {
1088       // Zero extend into the Y register, ie, just set it to zero
1089       BuildMI (BB, V8::WRrr, 2, V8::Y).addReg (V8::G0).addReg (V8::G0);
1090       BuildMI (BB, V8::UDIVrr, 2, Dest).addReg (Op0Reg).addReg (Op1Reg);
1091     }
1092
1093     if (I.getOpcode() == Instruction::Rem) {
1094       unsigned Tmp = makeAnotherReg (I.getType ());
1095       BuildMI (BB, V8::SMULrr, 2, Tmp).addReg(Dest).addReg(Op1Reg);
1096       BuildMI (BB, V8::SUBrr, 2, ResultReg).addReg(Op0Reg).addReg(Tmp);
1097     }
1098     break;
1099   }
1100   default:
1101     visitInstruction (I);
1102     return;
1103   }
1104
1105   static const unsigned Opcodes[] = {
1106     V8::ADDrr, V8::SUBrr, V8::SMULrr, V8::ANDrr, V8::ORrr, V8::XORrr,
1107     V8::SLLrr, V8::SRLrr, V8::SRArr
1108   };
1109   if (OpCase != ~0U) {
1110     BuildMI (BB, Opcodes[OpCase], 2, ResultReg).addReg (Op0Reg).addReg (Op1Reg);
1111   }
1112
1113   switch (getClassB (I.getType ())) {
1114     case cByte:
1115       if (I.getType ()->isSigned ()) { // add byte
1116         BuildMI (BB, V8::ANDri, 2, DestReg).addReg (ResultReg).addZImm (0xff);
1117       } else { // add ubyte
1118         unsigned TmpReg = makeAnotherReg (I.getType ());
1119         BuildMI (BB, V8::SLLri, 2, TmpReg).addReg (ResultReg).addZImm (24);
1120         BuildMI (BB, V8::SRAri, 2, DestReg).addReg (TmpReg).addZImm (24);
1121       }
1122       break;
1123     case cShort:
1124       if (I.getType ()->isSigned ()) { // add short
1125         unsigned TmpReg = makeAnotherReg (I.getType ());
1126         BuildMI (BB, V8::SLLri, 2, TmpReg).addReg (ResultReg).addZImm (16);
1127         BuildMI (BB, V8::SRAri, 2, DestReg).addReg (TmpReg).addZImm (16);
1128       } else { // add ushort
1129         unsigned TmpReg = makeAnotherReg (I.getType ());
1130         BuildMI (BB, V8::SLLri, 2, TmpReg).addReg (ResultReg).addZImm (16);
1131         BuildMI (BB, V8::SRLri, 2, DestReg).addReg (TmpReg).addZImm (16);
1132       }
1133       break;
1134     case cInt:
1135       // Nothing to do here.
1136       break;
1137     case cLong:
1138       // Only support and, or, xor.
1139       if (OpCase < 3 || OpCase > 5) {
1140         visitInstruction (I);
1141         return;
1142       }
1143       // Do the other half of the value:
1144       BuildMI (BB, Opcodes[OpCase], 2, ResultReg+1).addReg (Op0Reg+1)
1145         .addReg (Op1Reg+1);
1146       break;
1147     default:
1148       visitInstruction (I);
1149   }
1150 }
1151
1152 void V8ISel::visitSetCondInst(SetCondInst &I) {
1153   unsigned Op0Reg = getReg (I.getOperand (0));
1154   unsigned Op1Reg = getReg (I.getOperand (1));
1155   unsigned DestReg = getReg (I);
1156   const Type *Ty = I.getOperand (0)->getType ();
1157
1158   // Compare the two values.
1159   assert (getClass (Ty) != cLong && "can't setcc on longs yet");
1160   if (getClass (Ty) < cLong) {
1161     BuildMI(BB, V8::SUBCCrr, 2, V8::G0).addReg(Op0Reg).addReg(Op1Reg);
1162   } else if (getClass (Ty) == cFloat) {
1163     BuildMI(BB, V8::FCMPS, 2).addReg(Op0Reg).addReg(Op1Reg);
1164   } else if (getClass (Ty) == cDouble) {
1165     BuildMI(BB, V8::FCMPD, 2).addReg(Op0Reg).addReg(Op1Reg);
1166   }
1167
1168   unsigned BranchIdx;
1169   switch (I.getOpcode()) {
1170   default: assert(0 && "Unknown setcc instruction!");
1171   case Instruction::SetEQ: BranchIdx = 0; break;
1172   case Instruction::SetNE: BranchIdx = 1; break;
1173   case Instruction::SetLT: BranchIdx = 2; break;
1174   case Instruction::SetGT: BranchIdx = 3; break;
1175   case Instruction::SetLE: BranchIdx = 4; break;
1176   case Instruction::SetGE: BranchIdx = 5; break;
1177   }
1178   unsigned Column = 0;
1179   if (Ty->isSigned()) ++Column;
1180   if (Ty->isFloatingPoint()) ++Column;
1181   static unsigned OpcodeTab[3*6] = {
1182                                  // LLVM            SparcV8
1183                                  //        unsigned signed  fp
1184     V8::BE,   V8::BE,  V8::FBE,  // seteq = be      be      fbe
1185     V8::BNE,  V8::BNE, V8::FBNE, // setne = bne     bne     fbne
1186     V8::BCS,  V8::BL,  V8::FBL,  // setlt = bcs     bl      fbl
1187     V8::BGU,  V8::BG,  V8::FBG,  // setgt = bgu     bg      fbg
1188     V8::BLEU, V8::BLE, V8::FBLE, // setle = bleu    ble     fble
1189     V8::BCC,  V8::BGE, V8::FBGE  // setge = bcc     bge     fbge
1190   };
1191   unsigned Opcode = OpcodeTab[3*BranchIdx + Column];
1192
1193   MachineBasicBlock *thisMBB = BB;
1194   const BasicBlock *LLVM_BB = BB->getBasicBlock ();
1195   //  thisMBB:
1196   //  ...
1197   //   subcc %reg0, %reg1, %g0
1198   //   bCC copy1MBB
1199   //   ba copy0MBB
1200
1201   // FIXME: we wouldn't need copy0MBB (we could fold it into thisMBB)
1202   // if we could insert other, non-terminator instructions after the
1203   // bCC. But MBB->getFirstTerminator() can't understand this.
1204   MachineBasicBlock *copy1MBB = new MachineBasicBlock (LLVM_BB);
1205   F->getBasicBlockList ().push_back (copy1MBB);
1206   BuildMI (BB, Opcode, 1).addMBB (copy1MBB);
1207   MachineBasicBlock *copy0MBB = new MachineBasicBlock (LLVM_BB);
1208   F->getBasicBlockList ().push_back (copy0MBB);
1209   BuildMI (BB, V8::BA, 1).addMBB (copy0MBB);
1210   // Update machine-CFG edges
1211   BB->addSuccessor (copy1MBB);
1212   BB->addSuccessor (copy0MBB);
1213
1214   //  copy0MBB:
1215   //   %FalseValue = or %G0, 0
1216   //   ba sinkMBB
1217   BB = copy0MBB;
1218   unsigned FalseValue = makeAnotherReg (I.getType ());
1219   BuildMI (BB, V8::ORri, 2, FalseValue).addReg (V8::G0).addZImm (0);
1220   MachineBasicBlock *sinkMBB = new MachineBasicBlock (LLVM_BB);
1221   F->getBasicBlockList ().push_back (sinkMBB);
1222   BuildMI (BB, V8::BA, 1).addMBB (sinkMBB);
1223   // Update machine-CFG edges
1224   BB->addSuccessor (sinkMBB);
1225
1226   DEBUG (std::cerr << "thisMBB is at " << (void*)thisMBB << "\n");
1227   DEBUG (std::cerr << "copy1MBB is at " << (void*)copy1MBB << "\n");
1228   DEBUG (std::cerr << "copy0MBB is at " << (void*)copy0MBB << "\n");
1229   DEBUG (std::cerr << "sinkMBB is at " << (void*)sinkMBB << "\n");
1230
1231   //  copy1MBB:
1232   //   %TrueValue = or %G0, 1
1233   //   ba sinkMBB
1234   BB = copy1MBB;
1235   unsigned TrueValue = makeAnotherReg (I.getType ());
1236   BuildMI (BB, V8::ORri, 2, TrueValue).addReg (V8::G0).addZImm (1);
1237   BuildMI (BB, V8::BA, 1).addMBB (sinkMBB);
1238   // Update machine-CFG edges
1239   BB->addSuccessor (sinkMBB);
1240
1241   //  sinkMBB:
1242   //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, copy1MBB ]
1243   //  ...
1244   BB = sinkMBB;
1245   BuildMI (BB, V8::PHI, 4, DestReg).addReg (FalseValue)
1246     .addMBB (copy0MBB).addReg (TrueValue).addMBB (copy1MBB);
1247 }
1248
1249 void V8ISel::visitAllocaInst(AllocaInst &I) {
1250   // Find the data size of the alloca inst's getAllocatedType.
1251   const Type *Ty = I.getAllocatedType();
1252   unsigned TySize = TM.getTargetData().getTypeSize(Ty);
1253
1254   unsigned ArraySizeReg = getReg (I.getArraySize ());
1255   unsigned TySizeReg = getReg (ConstantUInt::get (Type::UIntTy, TySize));
1256   unsigned TmpReg1 = makeAnotherReg (Type::UIntTy);
1257   unsigned TmpReg2 = makeAnotherReg (Type::UIntTy);
1258   unsigned StackAdjReg = makeAnotherReg (Type::UIntTy);
1259
1260   // StackAdjReg = (ArraySize * TySize) rounded up to nearest doubleword boundary
1261   BuildMI (BB, V8::UMULrr, 2, TmpReg1).addReg (ArraySizeReg).addReg (TySizeReg);
1262
1263   // Round up TmpReg1 to nearest doubleword boundary:
1264   BuildMI (BB, V8::ADDri, 2, TmpReg2).addReg (TmpReg1).addSImm (7);
1265   BuildMI (BB, V8::ANDri, 2, StackAdjReg).addReg (TmpReg2).addSImm (-8);
1266
1267   // Subtract size from stack pointer, thereby allocating some space.
1268   BuildMI (BB, V8::SUBrr, 2, V8::SP).addReg (V8::SP).addReg (StackAdjReg);
1269
1270   // Put a pointer to the space into the result register, by copying
1271   // the stack pointer.
1272   BuildMI (BB, V8::ADDri, 2, getReg(I)).addReg (V8::SP).addSImm (96);
1273
1274   // Inform the Frame Information that we have just allocated a variable-sized
1275   // object.
1276   F->getFrameInfo()->CreateVariableSizedObject();
1277 }
1278
1279 /// LowerUnknownIntrinsicFunctionCalls - This performs a prepass over the
1280 /// function, lowering any calls to unknown intrinsic functions into the
1281 /// equivalent LLVM code.
1282 void V8ISel::LowerUnknownIntrinsicFunctionCalls(Function &F) {
1283   for (Function::iterator BB = F.begin(), E = F.end(); BB != E; ++BB)
1284     for (BasicBlock::iterator I = BB->begin(), E = BB->end(); I != E; )
1285       if (CallInst *CI = dyn_cast<CallInst>(I++))
1286         if (Function *F = CI->getCalledFunction())
1287           switch (F->getIntrinsicID()) {
1288           case Intrinsic::not_intrinsic: break;
1289           default:
1290             // All other intrinsic calls we must lower.
1291             Instruction *Before = CI->getPrev();
1292             TM.getIntrinsicLowering().LowerIntrinsicCall(CI);
1293             if (Before) {        // Move iterator to instruction after call
1294               I = Before;  ++I;
1295             } else {
1296               I = BB->begin();
1297             }
1298           }
1299 }
1300
1301
1302 void V8ISel::visitIntrinsicCall(Intrinsic::ID ID, CallInst &CI) {
1303   unsigned TmpReg1, TmpReg2;
1304   switch (ID) {
1305   default: assert(0 && "Intrinsic not supported!");
1306   }
1307 }