lib/Target/R600/AMDGPUISelLowering.cpp

   1 //===-- AMDGPUISelLowering.cpp - AMDGPU Common DAG lowering functions -----===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 /// \file
  11 /// \brief This is the parent TargetLowering class for hardware code gen
  12 /// targets.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "AMDGPUISelLowering.h"
  17 #include "AMDGPU.h"
  18 #include "AMDGPUFrameLowering.h"
  19 #include "AMDGPUIntrinsicInfo.h"
  20 #include "AMDGPURegisterInfo.h"
  21 #include "AMDGPUSubtarget.h"
  22 #include "R600MachineFunctionInfo.h"
  23 #include "SIMachineFunctionInfo.h"
  24 #include "llvm/CodeGen/CallingConvLower.h"
  25 #include "llvm/CodeGen/MachineFunction.h"
  26 #include "llvm/CodeGen/MachineRegisterInfo.h"
  27 #include "llvm/CodeGen/SelectionDAG.h"
  28 #include "llvm/CodeGen/TargetLoweringObjectFileImpl.h"
  29 #include "llvm/IR/DataLayout.h"
  30 #include "llvm/IR/DiagnosticInfo.h"
  31 #include "llvm/IR/DiagnosticPrinter.h"
  32
  33 using namespace llvm;
  34
  35 namespace {
  36
  37 /// Diagnostic information for unimplemented or unsupported feature reporting.
  38 class DiagnosticInfoUnsupported : public DiagnosticInfo {
  39 private:
  40   const Twine &Description;
  41   const Function &Fn;
  42
  43   static int KindID;
  44
  45   static int getKindID() {
  46     if (KindID == 0)
  47       KindID = llvm::getNextAvailablePluginDiagnosticKind();
  48     return KindID;
  49   }
  50
  51 public:
  52   DiagnosticInfoUnsupported(const Function &Fn, const Twine &Desc,
  53                           DiagnosticSeverity Severity = DS_Error)
  54     : DiagnosticInfo(getKindID(), Severity),
  55       Description(Desc),
  56       Fn(Fn) { }
  57
  58   const Function &getFunction() const { return Fn; }
  59   const Twine &getDescription() const { return Description; }
  60
  61   void print(DiagnosticPrinter &DP) const override {
  62     DP << "unsupported " << getDescription() << " in " << Fn.getName();
  63   }
  64
  65   static bool classof(const DiagnosticInfo *DI) {
  66     return DI->getKind() == getKindID();
  67   }
  68 };
  69
  70 int DiagnosticInfoUnsupported::KindID = 0;
  71 }
  72
  73
  74 static bool allocateStack(unsigned ValNo, MVT ValVT, MVT LocVT,
  75                       CCValAssign::LocInfo LocInfo,
  76                       ISD::ArgFlagsTy ArgFlags, CCState &State) {
  77   unsigned Offset = State.AllocateStack(ValVT.getStoreSize(),
  78                                         ArgFlags.getOrigAlign());
  79   State.addLoc(CCValAssign::getMem(ValNo, ValVT, Offset, LocVT, LocInfo));
  80
  81   return true;
  82 }
  83
  84 #include "AMDGPUGenCallingConv.inc"
  85
  86 // Find a larger type to do a load / store of a vector with.
  87 EVT AMDGPUTargetLowering::getEquivalentMemType(LLVMContext &Ctx, EVT VT) {
  88   unsigned StoreSize = VT.getStoreSizeInBits();
  89   if (StoreSize <= 32)
  90     return EVT::getIntegerVT(Ctx, StoreSize);
  91
  92   assert(StoreSize % 32 == 0 && "Store size not a multiple of 32");
  93   return EVT::getVectorVT(Ctx, MVT::i32, StoreSize / 32);
  94 }
  95
  96 // Type for a vector that will be loaded to.
  97 EVT AMDGPUTargetLowering::getEquivalentLoadRegType(LLVMContext &Ctx, EVT VT) {
  98   unsigned StoreSize = VT.getStoreSizeInBits();
  99   if (StoreSize <= 32)
 100     return EVT::getIntegerVT(Ctx, 32);
 101
 102   return EVT::getVectorVT(Ctx, MVT::i32, StoreSize / 32);
 103 }
 104
 105 AMDGPUTargetLowering::AMDGPUTargetLowering(TargetMachine &TM) :
 106   TargetLowering(TM, new TargetLoweringObjectFileELF()) {
 107
 108   Subtarget = &TM.getSubtarget<AMDGPUSubtarget>();
 109
 110   setOperationAction(ISD::Constant, MVT::i32, Legal);
 111   setOperationAction(ISD::Constant, MVT::i64, Legal);
 112   setOperationAction(ISD::ConstantFP, MVT::f32, Legal);
 113   setOperationAction(ISD::ConstantFP, MVT::f64, Legal);
 114
 115   setOperationAction(ISD::BR_JT, MVT::Other, Expand);
 116   setOperationAction(ISD::BRIND, MVT::Other, Expand);
 117
 118   // We need to custom lower some of the intrinsics
 119   setOperationAction(ISD::INTRINSIC_WO_CHAIN, MVT::Other, Custom);
 120
 121   // Library functions.  These default to Expand, but we have instructions
 122   // for them.
 123   setOperationAction(ISD::FCEIL,  MVT::f32, Legal);
 124   setOperationAction(ISD::FEXP2,  MVT::f32, Legal);
 125   setOperationAction(ISD::FPOW,   MVT::f32, Legal);
 126   setOperationAction(ISD::FLOG2,  MVT::f32, Legal);
 127   setOperationAction(ISD::FABS,   MVT::f32, Legal);
 128   setOperationAction(ISD::FFLOOR, MVT::f32, Legal);
 129   setOperationAction(ISD::FRINT,  MVT::f32, Legal);
 130   setOperationAction(ISD::FROUND, MVT::f32, Legal);
 131   setOperationAction(ISD::FTRUNC, MVT::f32, Legal);
 132
 133   // Lower floating point store/load to integer store/load to reduce the number
 134   // of patterns in tablegen.
 135   setOperationAction(ISD::STORE, MVT::f32, Promote);
 136   AddPromotedToType(ISD::STORE, MVT::f32, MVT::i32);
 137
 138   setOperationAction(ISD::STORE, MVT::v2f32, Promote);
 139   AddPromotedToType(ISD::STORE, MVT::v2f32, MVT::v2i32);
 140
 141   setOperationAction(ISD::STORE, MVT::i64, Promote);
 142   AddPromotedToType(ISD::STORE, MVT::i64, MVT::v2i32);
 143
 144   setOperationAction(ISD::STORE, MVT::v4f32, Promote);
 145   AddPromotedToType(ISD::STORE, MVT::v4f32, MVT::v4i32);
 146
 147   setOperationAction(ISD::STORE, MVT::v8f32, Promote);
 148   AddPromotedToType(ISD::STORE, MVT::v8f32, MVT::v8i32);
 149
 150   setOperationAction(ISD::STORE, MVT::v16f32, Promote);
 151   AddPromotedToType(ISD::STORE, MVT::v16f32, MVT::v16i32);
 152
 153   setOperationAction(ISD::STORE, MVT::f64, Promote);
 154   AddPromotedToType(ISD::STORE, MVT::f64, MVT::i64);
 155
 156   setOperationAction(ISD::STORE, MVT::v2f64, Promote);
 157   AddPromotedToType(ISD::STORE, MVT::v2f64, MVT::v2i64);
 158
 159   // Custom lowering of vector stores is required for local address space
 160   // stores.
 161   setOperationAction(ISD::STORE, MVT::v4i32, Custom);
 162   // XXX: Native v2i32 local address space stores are possible, but not
 163   // currently implemented.
 164   setOperationAction(ISD::STORE, MVT::v2i32, Custom);
 165
 166   setTruncStoreAction(MVT::v2i32, MVT::v2i16, Custom);
 167   setTruncStoreAction(MVT::v2i32, MVT::v2i8, Custom);
 168   setTruncStoreAction(MVT::v4i32, MVT::v4i8, Custom);
 169
 170   // XXX: This can be change to Custom, once ExpandVectorStores can
 171   // handle 64-bit stores.
 172   setTruncStoreAction(MVT::v4i32, MVT::v4i16, Expand);
 173
 174   setTruncStoreAction(MVT::i64, MVT::i16, Expand);
 175   setTruncStoreAction(MVT::i64, MVT::i8, Expand);
 176   setTruncStoreAction(MVT::i64, MVT::i1, Expand);
 177   setTruncStoreAction(MVT::v2i64, MVT::v2i1, Expand);
 178   setTruncStoreAction(MVT::v4i64, MVT::v4i1, Expand);
 179
 180
 181   setOperationAction(ISD::LOAD, MVT::f32, Promote);
 182   AddPromotedToType(ISD::LOAD, MVT::f32, MVT::i32);
 183
 184   setOperationAction(ISD::LOAD, MVT::v2f32, Promote);
 185   AddPromotedToType(ISD::LOAD, MVT::v2f32, MVT::v2i32);
 186
 187   setOperationAction(ISD::LOAD, MVT::i64, Promote);
 188   AddPromotedToType(ISD::LOAD, MVT::i64, MVT::v2i32);
 189
 190   setOperationAction(ISD::LOAD, MVT::v4f32, Promote);
 191   AddPromotedToType(ISD::LOAD, MVT::v4f32, MVT::v4i32);
 192
 193   setOperationAction(ISD::LOAD, MVT::v8f32, Promote);
 194   AddPromotedToType(ISD::LOAD, MVT::v8f32, MVT::v8i32);
 195
 196   setOperationAction(ISD::LOAD, MVT::v16f32, Promote);
 197   AddPromotedToType(ISD::LOAD, MVT::v16f32, MVT::v16i32);
 198
 199   setOperationAction(ISD::LOAD, MVT::f64, Promote);
 200   AddPromotedToType(ISD::LOAD, MVT::f64, MVT::i64);
 201
 202   setOperationAction(ISD::LOAD, MVT::v2f64, Promote);
 203   AddPromotedToType(ISD::LOAD, MVT::v2f64, MVT::v2i64);
 204
 205   setOperationAction(ISD::CONCAT_VECTORS, MVT::v4i32, Custom);
 206   setOperationAction(ISD::CONCAT_VECTORS, MVT::v4f32, Custom);
 207   setOperationAction(ISD::CONCAT_VECTORS, MVT::v8i32, Custom);
 208   setOperationAction(ISD::CONCAT_VECTORS, MVT::v8f32, Custom);
 209   setOperationAction(ISD::EXTRACT_SUBVECTOR, MVT::v2f32, Custom);
 210   setOperationAction(ISD::EXTRACT_SUBVECTOR, MVT::v2i32, Custom);
 211   setOperationAction(ISD::EXTRACT_SUBVECTOR, MVT::v4f32, Custom);
 212   setOperationAction(ISD::EXTRACT_SUBVECTOR, MVT::v4i32, Custom);
 213   setOperationAction(ISD::EXTRACT_SUBVECTOR, MVT::v8f32, Custom);
 214   setOperationAction(ISD::EXTRACT_SUBVECTOR, MVT::v8i32, Custom);
 215
 216   setLoadExtAction(ISD::EXTLOAD, MVT::v2i8, Expand);
 217   setLoadExtAction(ISD::SEXTLOAD, MVT::v2i8, Expand);
 218   setLoadExtAction(ISD::ZEXTLOAD, MVT::v2i8, Expand);
 219   setLoadExtAction(ISD::EXTLOAD, MVT::v4i8, Expand);
 220   setLoadExtAction(ISD::SEXTLOAD, MVT::v4i8, Expand);
 221   setLoadExtAction(ISD::ZEXTLOAD, MVT::v4i8, Expand);
 222   setLoadExtAction(ISD::EXTLOAD, MVT::v2i16, Expand);
 223   setLoadExtAction(ISD::SEXTLOAD, MVT::v2i16, Expand);
 224   setLoadExtAction(ISD::ZEXTLOAD, MVT::v2i16, Expand);
 225   setLoadExtAction(ISD::EXTLOAD, MVT::v4i16, Expand);
 226   setLoadExtAction(ISD::SEXTLOAD, MVT::v4i16, Expand);
 227   setLoadExtAction(ISD::ZEXTLOAD, MVT::v4i16, Expand);
 228
 229   setOperationAction(ISD::BR_CC, MVT::i1, Expand);
 230
 231   if (Subtarget->getGeneration() < AMDGPUSubtarget::SEA_ISLANDS) {
 232     setOperationAction(ISD::FCEIL, MVT::f64, Custom);
 233     setOperationAction(ISD::FTRUNC, MVT::f64, Custom);
 234     setOperationAction(ISD::FRINT, MVT::f64, Custom);
 235     setOperationAction(ISD::FFLOOR, MVT::f64, Custom);
 236   }
 237
 238   if (!Subtarget->hasBFI()) {
 239     // fcopysign can be done in a single instruction with BFI.
 240     setOperationAction(ISD::FCOPYSIGN, MVT::f32, Expand);
 241     setOperationAction(ISD::FCOPYSIGN, MVT::f64, Expand);
 242   }
 243
 244   setOperationAction(ISD::FP16_TO_FP, MVT::f64, Expand);
 245
 246   setLoadExtAction(ISD::EXTLOAD, MVT::f16, Expand);
 247   setTruncStoreAction(MVT::f32, MVT::f16, Expand);
 248   setTruncStoreAction(MVT::f64, MVT::f16, Expand);
 249
 250   const MVT ScalarIntVTs[] = { MVT::i32, MVT::i64 };
 251   for (MVT VT : ScalarIntVTs) {
 252     setOperationAction(ISD::SREM, VT, Expand);
 253     setOperationAction(ISD::SDIV, VT, Expand);
 254
 255     // GPU does not have divrem function for signed or unsigned.
 256     setOperationAction(ISD::SDIVREM, VT, Custom);
 257     setOperationAction(ISD::UDIVREM, VT, Custom);
 258
 259     // GPU does not have [S|U]MUL_LOHI functions as a single instruction.
 260     setOperationAction(ISD::SMUL_LOHI, VT, Expand);
 261     setOperationAction(ISD::UMUL_LOHI, VT, Expand);
 262
 263     setOperationAction(ISD::BSWAP, VT, Expand);
 264     setOperationAction(ISD::CTTZ, VT, Expand);
 265     setOperationAction(ISD::CTLZ, VT, Expand);
 266   }
 267
 268   if (!Subtarget->hasBCNT(32))
 269     setOperationAction(ISD::CTPOP, MVT::i32, Expand);
 270
 271   if (!Subtarget->hasBCNT(64))
 272     setOperationAction(ISD::CTPOP, MVT::i64, Expand);
 273
 274   // The hardware supports 32-bit ROTR, but not ROTL.
 275   setOperationAction(ISD::ROTL, MVT::i32, Expand);
 276   setOperationAction(ISD::ROTL, MVT::i64, Expand);
 277   setOperationAction(ISD::ROTR, MVT::i64, Expand);
 278
 279   setOperationAction(ISD::MUL, MVT::i64, Expand);
 280   setOperationAction(ISD::MULHU, MVT::i64, Expand);
 281   setOperationAction(ISD::MULHS, MVT::i64, Expand);
 282   setOperationAction(ISD::UDIV, MVT::i32, Expand);
 283   setOperationAction(ISD::UREM, MVT::i32, Expand);
 284   setOperationAction(ISD::UINT_TO_FP, MVT::i64, Custom);
 285   setOperationAction(ISD::SELECT_CC, MVT::i64, Expand);
 286
 287   if (!Subtarget->hasFFBH())
 288     setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i32, Expand);
 289
 290   if (!Subtarget->hasFFBL())
 291     setOperationAction(ISD::CTTZ_ZERO_UNDEF, MVT::i32, Expand);
 292
 293   static const MVT::SimpleValueType VectorIntTypes[] = {
 294     MVT::v2i32, MVT::v4i32
 295   };
 296
 297   for (MVT VT : VectorIntTypes) {
 298     // Expand the following operations for the current type by default.
 299     setOperationAction(ISD::ADD,  VT, Expand);
 300     setOperationAction(ISD::AND,  VT, Expand);
 301     setOperationAction(ISD::FP_TO_SINT, VT, Expand);
 302     setOperationAction(ISD::FP_TO_UINT, VT, Expand);
 303     setOperationAction(ISD::MUL,  VT, Expand);
 304     setOperationAction(ISD::OR,   VT, Expand);
 305     setOperationAction(ISD::SHL,  VT, Expand);
 306     setOperationAction(ISD::SRA,  VT, Expand);
 307     setOperationAction(ISD::SRL,  VT, Expand);
 308     setOperationAction(ISD::ROTL, VT, Expand);
 309     setOperationAction(ISD::ROTR, VT, Expand);
 310     setOperationAction(ISD::SUB,  VT, Expand);
 311     setOperationAction(ISD::SINT_TO_FP, VT, Expand);
 312     setOperationAction(ISD::UINT_TO_FP, VT, Expand);
 313     // TODO: Implement custom UREM / SREM routines.
 314     setOperationAction(ISD::SDIV, VT, Expand);
 315     setOperationAction(ISD::UDIV, VT, Expand);
 316     setOperationAction(ISD::SREM, VT, Expand);
 317     setOperationAction(ISD::UREM, VT, Expand);
 318     setOperationAction(ISD::SMUL_LOHI, VT, Expand);
 319     setOperationAction(ISD::UMUL_LOHI, VT, Expand);
 320     setOperationAction(ISD::SDIVREM, VT, Custom);
 321     setOperationAction(ISD::UDIVREM, VT, Custom);
 322     setOperationAction(ISD::ADDC, VT, Expand);
 323     setOperationAction(ISD::SUBC, VT, Expand);
 324     setOperationAction(ISD::ADDE, VT, Expand);
 325     setOperationAction(ISD::SUBE, VT, Expand);
 326     setOperationAction(ISD::SELECT, VT, Expand);
 327     setOperationAction(ISD::VSELECT, VT, Expand);
 328     setOperationAction(ISD::SELECT_CC, VT, Expand);
 329     setOperationAction(ISD::XOR,  VT, Expand);
 330     setOperationAction(ISD::BSWAP, VT, Expand);
 331     setOperationAction(ISD::CTPOP, VT, Expand);
 332     setOperationAction(ISD::CTTZ, VT, Expand);
 333     setOperationAction(ISD::CTTZ_ZERO_UNDEF, VT, Expand);
 334     setOperationAction(ISD::CTLZ, VT, Expand);
 335     setOperationAction(ISD::CTLZ_ZERO_UNDEF, VT, Expand);
 336     setOperationAction(ISD::VECTOR_SHUFFLE, VT, Expand);
 337   }
 338
 339   static const MVT::SimpleValueType FloatVectorTypes[] = {
 340     MVT::v2f32, MVT::v4f32
 341   };
 342
 343   for (MVT VT : FloatVectorTypes) {
 344     setOperationAction(ISD::FABS, VT, Expand);
 345     setOperationAction(ISD::FADD, VT, Expand);
 346     setOperationAction(ISD::FCEIL, VT, Expand);
 347     setOperationAction(ISD::FCOS, VT, Expand);
 348     setOperationAction(ISD::FDIV, VT, Expand);
 349     setOperationAction(ISD::FEXP2, VT, Expand);
 350     setOperationAction(ISD::FLOG2, VT, Expand);
 351     setOperationAction(ISD::FPOW, VT, Expand);
 352     setOperationAction(ISD::FFLOOR, VT, Expand);
 353     setOperationAction(ISD::FTRUNC, VT, Expand);
 354     setOperationAction(ISD::FMUL, VT, Expand);
 355     setOperationAction(ISD::FMA, VT, Expand);
 356     setOperationAction(ISD::FRINT, VT, Expand);
 357     setOperationAction(ISD::FNEARBYINT, VT, Expand);
 358     setOperationAction(ISD::FSQRT, VT, Expand);
 359     setOperationAction(ISD::FSIN, VT, Expand);
 360     setOperationAction(ISD::FSUB, VT, Expand);
 361     setOperationAction(ISD::FNEG, VT, Expand);
 362     setOperationAction(ISD::SELECT, VT, Expand);
 363     setOperationAction(ISD::VSELECT, VT, Expand);
 364     setOperationAction(ISD::SELECT_CC, VT, Expand);
 365     setOperationAction(ISD::FCOPYSIGN, VT, Expand);
 366     setOperationAction(ISD::VECTOR_SHUFFLE, VT, Expand);
 367   }
 368
 369   setOperationAction(ISD::FNEARBYINT, MVT::f32, Custom);
 370   setOperationAction(ISD::FNEARBYINT, MVT::f64, Custom);
 371
 372   setTargetDAGCombine(ISD::MUL);
 373   setTargetDAGCombine(ISD::SELECT_CC);
 374   setTargetDAGCombine(ISD::STORE);
 375
 376   setSchedulingPreference(Sched::RegPressure);
 377   setJumpIsExpensive(true);
 378
 379   setSelectIsExpensive(false);
 380   PredictableSelectIsExpensive = false;
 381
 382   // There are no integer divide instructions, and these expand to a pretty
 383   // large sequence of instructions.
 384   setIntDivIsCheap(false);
 385   setPow2DivIsCheap(false);
 386
 387   // TODO: Investigate this when 64-bit divides are implemented.
 388   addBypassSlowDiv(64, 32);
 389
 390   // FIXME: Need to really handle these.
 391   MaxStoresPerMemcpy  = 4096;
 392   MaxStoresPerMemmove = 4096;
 393   MaxStoresPerMemset  = 4096;
 394 }
 395
 396 //===----------------------------------------------------------------------===//
 397 // Target Information
 398 //===----------------------------------------------------------------------===//
 399
 400 MVT AMDGPUTargetLowering::getVectorIdxTy() const {
 401   return MVT::i32;
 402 }
 403
 404 bool AMDGPUTargetLowering::isSelectSupported(SelectSupportKind SelType) const {
 405   return true;
 406 }
 407
 408 // The backend supports 32 and 64 bit floating point immediates.
 409 // FIXME: Why are we reporting vectors of FP immediates as legal?
 410 bool AMDGPUTargetLowering::isFPImmLegal(const APFloat &Imm, EVT VT) const {
 411   EVT ScalarVT = VT.getScalarType();
 412   return (ScalarVT == MVT::f32 || ScalarVT == MVT::f64);
 413 }
 414
 415 // We don't want to shrink f64 / f32 constants.
 416 bool AMDGPUTargetLowering::ShouldShrinkFPConstant(EVT VT) const {
 417   EVT ScalarVT = VT.getScalarType();
 418   return (ScalarVT != MVT::f32 && ScalarVT != MVT::f64);
 419 }
 420
 421 bool AMDGPUTargetLowering::isLoadBitCastBeneficial(EVT LoadTy,
 422                                                    EVT CastTy) const {
 423   if (LoadTy.getSizeInBits() != CastTy.getSizeInBits())
 424     return true;
 425
 426   unsigned LScalarSize = LoadTy.getScalarType().getSizeInBits();
 427   unsigned CastScalarSize = CastTy.getScalarType().getSizeInBits();
 428
 429   return ((LScalarSize <= CastScalarSize) ||
 430           (CastScalarSize >= 32) ||
 431           (LScalarSize < 32));
 432 }
 433
 434 //===---------------------------------------------------------------------===//
 435 // Target Properties
 436 //===---------------------------------------------------------------------===//
 437
 438 bool AMDGPUTargetLowering::isFAbsFree(EVT VT) const {
 439   assert(VT.isFloatingPoint());
 440   return VT == MVT::f32;
 441 }
 442
 443 bool AMDGPUTargetLowering::isFNegFree(EVT VT) const {
 444   assert(VT.isFloatingPoint());
 445   return VT == MVT::f32;
 446 }
 447
 448 bool AMDGPUTargetLowering::isTruncateFree(EVT Source, EVT Dest) const {
 449   // Truncate is just accessing a subregister.
 450   return Dest.bitsLT(Source) && (Dest.getSizeInBits() % 32 == 0);
 451 }
 452
 453 bool AMDGPUTargetLowering::isTruncateFree(Type *Source, Type *Dest) const {
 454   // Truncate is just accessing a subregister.
 455   return Dest->getPrimitiveSizeInBits() < Source->getPrimitiveSizeInBits() &&
 456          (Dest->getPrimitiveSizeInBits() % 32 == 0);
 457 }
 458
 459 bool AMDGPUTargetLowering::isZExtFree(Type *Src, Type *Dest) const {
 460   const DataLayout *DL = getDataLayout();
 461   unsigned SrcSize = DL->getTypeSizeInBits(Src->getScalarType());
 462   unsigned DestSize = DL->getTypeSizeInBits(Dest->getScalarType());
 463
 464   return SrcSize == 32 && DestSize == 64;
 465 }
 466
 467 bool AMDGPUTargetLowering::isZExtFree(EVT Src, EVT Dest) const {
 468   // Any register load of a 64-bit value really requires 2 32-bit moves. For all
 469   // practical purposes, the extra mov 0 to load a 64-bit is free.  As used,
 470   // this will enable reducing 64-bit operations the 32-bit, which is always
 471   // good.
 472   return Src == MVT::i32 && Dest == MVT::i64;
 473 }
 474
 475 bool AMDGPUTargetLowering::isZExtFree(SDValue Val, EVT VT2) const {
 476   return isZExtFree(Val.getValueType(), VT2);
 477 }
 478
 479 bool AMDGPUTargetLowering::isNarrowingProfitable(EVT SrcVT, EVT DestVT) const {
 480   // There aren't really 64-bit registers, but pairs of 32-bit ones and only a
 481   // limited number of native 64-bit operations. Shrinking an operation to fit
 482   // in a single 32-bit register should always be helpful. As currently used,
 483   // this is much less general than the name suggests, and is only used in
 484   // places trying to reduce the sizes of loads. Shrinking loads to < 32-bits is
 485   // not profitable, and may actually be harmful.
 486   return SrcVT.getSizeInBits() > 32 && DestVT.getSizeInBits() == 32;
 487 }
 488
 489 //===---------------------------------------------------------------------===//
 490 // TargetLowering Callbacks
 491 //===---------------------------------------------------------------------===//
 492
 493 void AMDGPUTargetLowering::AnalyzeFormalArguments(CCState &State,
 494                              const SmallVectorImpl<ISD::InputArg> &Ins) const {
 495
 496   State.AnalyzeFormalArguments(Ins, CC_AMDGPU);
 497 }
 498
 499 SDValue AMDGPUTargetLowering::LowerReturn(
 500                                      SDValue Chain,
 501                                      CallingConv::ID CallConv,
 502                                      bool isVarArg,
 503                                      const SmallVectorImpl<ISD::OutputArg> &Outs,
 504                                      const SmallVectorImpl<SDValue> &OutVals,
 505                                      SDLoc DL, SelectionDAG &DAG) const {
 506   return DAG.getNode(AMDGPUISD::RET_FLAG, DL, MVT::Other, Chain);
 507 }
 508
 509 //===---------------------------------------------------------------------===//
 510 // Target specific lowering
 511 //===---------------------------------------------------------------------===//
 512
 513 SDValue AMDGPUTargetLowering::LowerCall(CallLoweringInfo &CLI,
 514                                         SmallVectorImpl<SDValue> &InVals) const {
 515   SDValue Callee = CLI.Callee;
 516   SelectionDAG &DAG = CLI.DAG;
 517
 518   const Function &Fn = *DAG.getMachineFunction().getFunction();
 519
 520   StringRef FuncName("<unknown>");
 521
 522   if (const ExternalSymbolSDNode *G = dyn_cast<ExternalSymbolSDNode>(Callee))
 523     FuncName = G->getSymbol();
 524   else if (const GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee))
 525     FuncName = G->getGlobal()->getName();
 526
 527   DiagnosticInfoUnsupported NoCalls(Fn, "call to function " + FuncName);
 528   DAG.getContext()->diagnose(NoCalls);
 529   return SDValue();
 530 }
 531
 532 SDValue AMDGPUTargetLowering::LowerOperation(SDValue Op,
 533                                              SelectionDAG &DAG) const {
 534   switch (Op.getOpcode()) {
 535   default:
 536     Op.getNode()->dump();
 537     llvm_unreachable("Custom lowering code for this"
 538                      "instruction is not implemented yet!");
 539     break;
 540   case ISD::SIGN_EXTEND_INREG: return LowerSIGN_EXTEND_INREG(Op, DAG);
 541   case ISD::CONCAT_VECTORS: return LowerCONCAT_VECTORS(Op, DAG);
 542   case ISD::EXTRACT_SUBVECTOR: return LowerEXTRACT_SUBVECTOR(Op, DAG);
 543   case ISD::FrameIndex: return LowerFrameIndex(Op, DAG);
 544   case ISD::INTRINSIC_WO_CHAIN: return LowerINTRINSIC_WO_CHAIN(Op, DAG);
 545   case ISD::SDIV: return LowerSDIV(Op, DAG);
 546   case ISD::SREM: return LowerSREM(Op, DAG);
 547   case ISD::UDIVREM: return LowerUDIVREM(Op, DAG);
 548   case ISD::SDIVREM: return LowerSDIVREM(Op, DAG);
 549   case ISD::FCEIL: return LowerFCEIL(Op, DAG);
 550   case ISD::FTRUNC: return LowerFTRUNC(Op, DAG);
 551   case ISD::FRINT: return LowerFRINT(Op, DAG);
 552   case ISD::FNEARBYINT: return LowerFNEARBYINT(Op, DAG);
 553   case ISD::FFLOOR: return LowerFFLOOR(Op, DAG);
 554   case ISD::UINT_TO_FP: return LowerUINT_TO_FP(Op, DAG);
 555   }
 556   return Op;
 557 }
 558
 559 void AMDGPUTargetLowering::ReplaceNodeResults(SDNode *N,
 560                                               SmallVectorImpl<SDValue> &Results,
 561                                               SelectionDAG &DAG) const {
 562   switch (N->getOpcode()) {
 563   case ISD::SIGN_EXTEND_INREG:
 564     // Different parts of legalization seem to interpret which type of
 565     // sign_extend_inreg is the one to check for custom lowering. The extended
 566     // from type is what really matters, but some places check for custom
 567     // lowering of the result type. This results in trying to use
 568     // ReplaceNodeResults to sext_in_reg to an illegal type, so we'll just do
 569     // nothing here and let the illegal result integer be handled normally.
 570     return;
 571   case ISD::LOAD: {
 572     SDNode *Node = LowerLOAD(SDValue(N, 0), DAG).getNode();
 573     if (!Node)
 574       return;
 575
 576     Results.push_back(SDValue(Node, 0));
 577     Results.push_back(SDValue(Node, 1));
 578     // XXX: LLVM seems not to replace Chain Value inside CustomWidenLowerNode
 579     // function
 580     DAG.ReplaceAllUsesOfValueWith(SDValue(N,1), SDValue(Node, 1));
 581     return;
 582   }
 583   case ISD::STORE: {
 584     SDValue Lowered = LowerSTORE(SDValue(N, 0), DAG);
 585     if (Lowered.getNode())
 586       Results.push_back(Lowered);
 587     return;
 588   }
 589   default:
 590     return;
 591   }
 592 }
 593
 594 // FIXME: This implements accesses to initialized globals in the constant
 595 // address space by copying them to private and accessing that. It does not
 596 // properly handle illegal types or vectors. The private vector loads are not
 597 // scalarized, and the illegal scalars hit an assertion. This technique will not
 598 // work well with large initializers, and this should eventually be
 599 // removed. Initialized globals should be placed into a data section that the
 600 // runtime will load into a buffer before the kernel is executed. Uses of the
 601 // global need to be replaced with a pointer loaded from an implicit kernel
 602 // argument into this buffer holding the copy of the data, which will remove the
 603 // need for any of this.
 604 SDValue AMDGPUTargetLowering::LowerConstantInitializer(const Constant* Init,
 605                                                        const GlobalValue *GV,
 606                                                        const SDValue &InitPtr,
 607                                                        SDValue Chain,
 608                                                        SelectionDAG &DAG) const {
 609   const DataLayout *TD = getTargetMachine().getDataLayout();
 610   SDLoc DL(InitPtr);
 611   Type *InitTy = Init->getType();
 612
 613   if (const ConstantInt *CI = dyn_cast<ConstantInt>(Init)) {
 614     EVT VT = EVT::getEVT(InitTy);
 615     PointerType *PtrTy = PointerType::get(InitTy, AMDGPUAS::PRIVATE_ADDRESS);
 616     return DAG.getStore(Chain, DL, DAG.getConstant(*CI, VT), InitPtr,
 617                         MachinePointerInfo(UndefValue::get(PtrTy)), false, false,
 618                         TD->getPrefTypeAlignment(InitTy));
 619   }
 620
 621   if (const ConstantFP *CFP = dyn_cast<ConstantFP>(Init)) {
 622     EVT VT = EVT::getEVT(CFP->getType());
 623     PointerType *PtrTy = PointerType::get(CFP->getType(), 0);
 624     return DAG.getStore(Chain, DL, DAG.getConstantFP(*CFP, VT), InitPtr,
 625                  MachinePointerInfo(UndefValue::get(PtrTy)), false, false,
 626                  TD->getPrefTypeAlignment(CFP->getType()));
 627   }
 628
 629   if (StructType *ST = dyn_cast<StructType>(InitTy)) {
 630     const StructLayout *SL = TD->getStructLayout(ST);
 631
 632     EVT PtrVT = InitPtr.getValueType();
 633     SmallVector<SDValue, 8> Chains;
 634
 635     for (unsigned I = 0, N = ST->getNumElements(); I != N; ++I) {
 636       SDValue Offset = DAG.getConstant(SL->getElementOffset(I), PtrVT);
 637       SDValue Ptr = DAG.getNode(ISD::ADD, DL, PtrVT, InitPtr, Offset);
 638
 639       Constant *Elt = Init->getAggregateElement(I);
 640       Chains.push_back(LowerConstantInitializer(Elt, GV, Ptr, Chain, DAG));
 641     }
 642
 643     return DAG.getNode(ISD::TokenFactor, DL, MVT::Other, Chains);
 644   }
 645
 646   if (SequentialType *SeqTy = dyn_cast<SequentialType>(InitTy)) {
 647     EVT PtrVT = InitPtr.getValueType();
 648
 649     unsigned NumElements;
 650     if (ArrayType *AT = dyn_cast<ArrayType>(SeqTy))
 651       NumElements = AT->getNumElements();
 652     else if (VectorType *VT = dyn_cast<VectorType>(SeqTy))
 653       NumElements = VT->getNumElements();
 654     else
 655       llvm_unreachable("Unexpected type");
 656
 657     unsigned EltSize = TD->getTypeAllocSize(SeqTy->getElementType());
 658     SmallVector<SDValue, 8> Chains;
 659     for (unsigned i = 0; i < NumElements; ++i) {
 660       SDValue Offset = DAG.getConstant(i * EltSize, PtrVT);
 661       SDValue Ptr = DAG.getNode(ISD::ADD, DL, PtrVT, InitPtr, Offset);
 662
 663       Constant *Elt = Init->getAggregateElement(i);
 664       Chains.push_back(LowerConstantInitializer(Elt, GV, Ptr, Chain, DAG));
 665     }
 666
 667     return DAG.getNode(ISD::TokenFactor, DL, MVT::Other, Chains);
 668   }
 669
 670   if (isa<UndefValue>(Init)) {
 671     EVT VT = EVT::getEVT(InitTy);
 672     PointerType *PtrTy = PointerType::get(InitTy, AMDGPUAS::PRIVATE_ADDRESS);
 673     return DAG.getStore(Chain, DL, DAG.getUNDEF(VT), InitPtr,
 674                         MachinePointerInfo(UndefValue::get(PtrTy)), false, false,
 675                         TD->getPrefTypeAlignment(InitTy));
 676   }
 677
 678   Init->dump();
 679   llvm_unreachable("Unhandled constant initializer");
 680 }
 681
 682 SDValue AMDGPUTargetLowering::LowerGlobalAddress(AMDGPUMachineFunction* MFI,
 683                                                  SDValue Op,
 684                                                  SelectionDAG &DAG) const {
 685
 686   const DataLayout *TD = getTargetMachine().getDataLayout();
 687   GlobalAddressSDNode *G = cast<GlobalAddressSDNode>(Op);
 688   const GlobalValue *GV = G->getGlobal();
 689
 690   switch (G->getAddressSpace()) {
 691   default: llvm_unreachable("Global Address lowering not implemented for this "
 692                             "address space");
 693   case AMDGPUAS::LOCAL_ADDRESS: {
 694     // XXX: What does the value of G->getOffset() mean?
 695     assert(G->getOffset() == 0 &&
 696          "Do not know what to do with an non-zero offset");
 697
 698     unsigned Offset;
 699     if (MFI->LocalMemoryObjects.count(GV) == 0) {
 700       uint64_t Size = TD->getTypeAllocSize(GV->getType()->getElementType());
 701       Offset = MFI->LDSSize;
 702       MFI->LocalMemoryObjects[GV] = Offset;
 703       // XXX: Account for alignment?
 704       MFI->LDSSize += Size;
 705     } else {
 706       Offset = MFI->LocalMemoryObjects[GV];
 707     }
 708
 709     return DAG.getConstant(Offset, getPointerTy(G->getAddressSpace()));
 710   }
 711   case AMDGPUAS::CONSTANT_ADDRESS: {
 712     MachineFrameInfo *FrameInfo = DAG.getMachineFunction().getFrameInfo();
 713     Type *EltType = GV->getType()->getElementType();
 714     unsigned Size = TD->getTypeAllocSize(EltType);
 715     unsigned Alignment = TD->getPrefTypeAlignment(EltType);
 716
 717     MVT PrivPtrVT = getPointerTy(AMDGPUAS::PRIVATE_ADDRESS);
 718     MVT ConstPtrVT = getPointerTy(AMDGPUAS::CONSTANT_ADDRESS);
 719
 720     int FI = FrameInfo->CreateStackObject(Size, Alignment, false);
 721     SDValue InitPtr = DAG.getFrameIndex(FI, PrivPtrVT);
 722
 723     const GlobalVariable *Var = cast<GlobalVariable>(GV);
 724     if (!Var->hasInitializer()) {
 725       // This has no use, but bugpoint will hit it.
 726       return DAG.getZExtOrTrunc(InitPtr, SDLoc(Op), ConstPtrVT);
 727     }
 728
 729     const Constant *Init = Var->getInitializer();
 730     SmallVector<SDNode*, 8> WorkList;
 731
 732     for (SDNode::use_iterator I = DAG.getEntryNode()->use_begin(),
 733                               E = DAG.getEntryNode()->use_end(); I != E; ++I) {
 734       if (I->getOpcode() != AMDGPUISD::REGISTER_LOAD && I->getOpcode() != ISD::LOAD)
 735         continue;
 736       WorkList.push_back(*I);
 737     }
 738     SDValue Chain = LowerConstantInitializer(Init, GV, InitPtr, DAG.getEntryNode(), DAG);
 739     for (SmallVector<SDNode*, 8>::iterator I = WorkList.begin(),
 740                                            E = WorkList.end(); I != E; ++I) {
 741       SmallVector<SDValue, 8> Ops;
 742       Ops.push_back(Chain);
 743       for (unsigned i = 1; i < (*I)->getNumOperands(); ++i) {
 744         Ops.push_back((*I)->getOperand(i));
 745       }
 746       DAG.UpdateNodeOperands(*I, Ops);
 747     }
 748     return DAG.getZExtOrTrunc(InitPtr, SDLoc(Op), ConstPtrVT);
 749   }
 750   }
 751 }
 752
 753 SDValue AMDGPUTargetLowering::LowerCONCAT_VECTORS(SDValue Op,
 754                                                   SelectionDAG &DAG) const {
 755   SmallVector<SDValue, 8> Args;
 756   SDValue A = Op.getOperand(0);
 757   SDValue B = Op.getOperand(1);
 758
 759   DAG.ExtractVectorElements(A, Args);
 760   DAG.ExtractVectorElements(B, Args);
 761
 762   return DAG.getNode(ISD::BUILD_VECTOR, SDLoc(Op), Op.getValueType(), Args);
 763 }
 764
 765 SDValue AMDGPUTargetLowering::LowerEXTRACT_SUBVECTOR(SDValue Op,
 766                                                      SelectionDAG &DAG) const {
 767
 768   SmallVector<SDValue, 8> Args;
 769   unsigned Start = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
 770   EVT VT = Op.getValueType();
 771   DAG.ExtractVectorElements(Op.getOperand(0), Args, Start,
 772                             VT.getVectorNumElements());
 773
 774   return DAG.getNode(ISD::BUILD_VECTOR, SDLoc(Op), Op.getValueType(), Args);
 775 }
 776
 777 SDValue AMDGPUTargetLowering::LowerFrameIndex(SDValue Op,
 778                                               SelectionDAG &DAG) const {
 779
 780   MachineFunction &MF = DAG.getMachineFunction();
 781   const AMDGPUFrameLowering *TFL =
 782    static_cast<const AMDGPUFrameLowering*>(getTargetMachine().getFrameLowering());
 783
 784   FrameIndexSDNode *FIN = cast<FrameIndexSDNode>(Op);
 785
 786   unsigned FrameIndex = FIN->getIndex();
 787   unsigned Offset = TFL->getFrameIndexOffset(MF, FrameIndex);
 788   return DAG.getConstant(Offset * 4 * TFL->getStackWidth(MF),
 789                          Op.getValueType());
 790 }
 791
 792 SDValue AMDGPUTargetLowering::LowerINTRINSIC_WO_CHAIN(SDValue Op,
 793     SelectionDAG &DAG) const {
 794   unsigned IntrinsicID = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue();
 795   SDLoc DL(Op);
 796   EVT VT = Op.getValueType();
 797
 798   switch (IntrinsicID) {
 799     default: return Op;
 800     case AMDGPUIntrinsic::AMDGPU_abs:
 801     case AMDGPUIntrinsic::AMDIL_abs: // Legacy name.
 802       return LowerIntrinsicIABS(Op, DAG);
 803     case AMDGPUIntrinsic::AMDGPU_lrp:
 804       return LowerIntrinsicLRP(Op, DAG);
 805     case AMDGPUIntrinsic::AMDGPU_fract:
 806     case AMDGPUIntrinsic::AMDIL_fraction: // Legacy name.
 807       return DAG.getNode(AMDGPUISD::FRACT, DL, VT, Op.getOperand(1));
 808
 809     case AMDGPUIntrinsic::AMDGPU_clamp:
 810     case AMDGPUIntrinsic::AMDIL_clamp: // Legacy name.
 811       return DAG.getNode(AMDGPUISD::CLAMP, DL, VT,
 812                          Op.getOperand(1), Op.getOperand(2), Op.getOperand(3));
 813
 814     case Intrinsic::AMDGPU_div_scale: {
 815       // 3rd parameter required to be a constant.
 816       const ConstantSDNode *Param = dyn_cast<ConstantSDNode>(Op.getOperand(3));
 817       if (!Param)
 818         return DAG.getUNDEF(VT);
 819
 820       // Translate to the operands expected by the machine instruction. The
 821       // first parameter must be the same as the first instruction.
 822       SDValue Numerator = Op.getOperand(1);
 823       SDValue Denominator = Op.getOperand(2);
 824       SDValue Src0 = Param->isAllOnesValue() ? Numerator : Denominator;
 825
 826       return DAG.getNode(AMDGPUISD::DIV_SCALE, DL, VT,
 827                          Src0, Denominator, Numerator);
 828     }
 829
 830     case Intrinsic::AMDGPU_div_fmas:
 831       return DAG.getNode(AMDGPUISD::DIV_FMAS, DL, VT,
 832                          Op.getOperand(1), Op.getOperand(2), Op.getOperand(3));
 833
 834     case Intrinsic::AMDGPU_div_fixup:
 835       return DAG.getNode(AMDGPUISD::DIV_FIXUP, DL, VT,
 836                          Op.getOperand(1), Op.getOperand(2), Op.getOperand(3));
 837
 838     case Intrinsic::AMDGPU_trig_preop:
 839       return DAG.getNode(AMDGPUISD::TRIG_PREOP, DL, VT,
 840                          Op.getOperand(1), Op.getOperand(2));
 841
 842     case Intrinsic::AMDGPU_rcp:
 843       return DAG.getNode(AMDGPUISD::RCP, DL, VT, Op.getOperand(1));
 844
 845     case Intrinsic::AMDGPU_rsq:
 846       return DAG.getNode(AMDGPUISD::RSQ, DL, VT, Op.getOperand(1));
 847
 848     case AMDGPUIntrinsic::AMDGPU_legacy_rsq:
 849       return DAG.getNode(AMDGPUISD::RSQ_LEGACY, DL, VT, Op.getOperand(1));
 850
 851     case Intrinsic::AMDGPU_rsq_clamped:
 852       return DAG.getNode(AMDGPUISD::RSQ_CLAMPED, DL, VT, Op.getOperand(1));
 853
 854     case AMDGPUIntrinsic::AMDGPU_imax:
 855       return DAG.getNode(AMDGPUISD::SMAX, DL, VT, Op.getOperand(1),
 856                                                   Op.getOperand(2));
 857     case AMDGPUIntrinsic::AMDGPU_umax:
 858       return DAG.getNode(AMDGPUISD::UMAX, DL, VT, Op.getOperand(1),
 859                                                   Op.getOperand(2));
 860     case AMDGPUIntrinsic::AMDGPU_imin:
 861       return DAG.getNode(AMDGPUISD::SMIN, DL, VT, Op.getOperand(1),
 862                                                   Op.getOperand(2));
 863     case AMDGPUIntrinsic::AMDGPU_umin:
 864       return DAG.getNode(AMDGPUISD::UMIN, DL, VT, Op.getOperand(1),
 865                                                   Op.getOperand(2));
 866
 867     case AMDGPUIntrinsic::AMDGPU_umul24:
 868       return DAG.getNode(AMDGPUISD::MUL_U24, DL, VT,
 869                          Op.getOperand(1), Op.getOperand(2));
 870
 871     case AMDGPUIntrinsic::AMDGPU_imul24:
 872       return DAG.getNode(AMDGPUISD::MUL_I24, DL, VT,
 873                          Op.getOperand(1), Op.getOperand(2));
 874
 875     case AMDGPUIntrinsic::AMDGPU_umad24:
 876       return DAG.getNode(AMDGPUISD::MAD_U24, DL, VT,
 877                          Op.getOperand(1), Op.getOperand(2), Op.getOperand(3));
 878
 879     case AMDGPUIntrinsic::AMDGPU_imad24:
 880       return DAG.getNode(AMDGPUISD::MAD_I24, DL, VT,
 881                          Op.getOperand(1), Op.getOperand(2), Op.getOperand(3));
 882
 883     case AMDGPUIntrinsic::AMDGPU_cvt_f32_ubyte0:
 884       return DAG.getNode(AMDGPUISD::CVT_F32_UBYTE0, DL, VT, Op.getOperand(1));
 885
 886     case AMDGPUIntrinsic::AMDGPU_cvt_f32_ubyte1:
 887       return DAG.getNode(AMDGPUISD::CVT_F32_UBYTE1, DL, VT, Op.getOperand(1));
 888
 889     case AMDGPUIntrinsic::AMDGPU_cvt_f32_ubyte2:
 890       return DAG.getNode(AMDGPUISD::CVT_F32_UBYTE2, DL, VT, Op.getOperand(1));
 891
 892     case AMDGPUIntrinsic::AMDGPU_cvt_f32_ubyte3:
 893       return DAG.getNode(AMDGPUISD::CVT_F32_UBYTE3, DL, VT, Op.getOperand(1));
 894
 895     case AMDGPUIntrinsic::AMDGPU_bfe_i32:
 896       return DAG.getNode(AMDGPUISD::BFE_I32, DL, VT,
 897                          Op.getOperand(1),
 898                          Op.getOperand(2),
 899                          Op.getOperand(3));
 900
 901     case AMDGPUIntrinsic::AMDGPU_bfe_u32:
 902       return DAG.getNode(AMDGPUISD::BFE_U32, DL, VT,
 903                          Op.getOperand(1),
 904                          Op.getOperand(2),
 905                          Op.getOperand(3));
 906
 907     case AMDGPUIntrinsic::AMDGPU_bfi:
 908       return DAG.getNode(AMDGPUISD::BFI, DL, VT,
 909                          Op.getOperand(1),
 910                          Op.getOperand(2),
 911                          Op.getOperand(3));
 912
 913     case AMDGPUIntrinsic::AMDGPU_bfm:
 914       return DAG.getNode(AMDGPUISD::BFM, DL, VT,
 915                          Op.getOperand(1),
 916                          Op.getOperand(2));
 917
 918     case AMDGPUIntrinsic::AMDGPU_brev:
 919       return DAG.getNode(AMDGPUISD::BREV, DL, VT, Op.getOperand(1));
 920
 921     case AMDGPUIntrinsic::AMDIL_exp: // Legacy name.
 922       return DAG.getNode(ISD::FEXP2, DL, VT, Op.getOperand(1));
 923
 924     case AMDGPUIntrinsic::AMDIL_round_nearest: // Legacy name.
 925       return DAG.getNode(ISD::FRINT, DL, VT, Op.getOperand(1));
 926     case AMDGPUIntrinsic::AMDGPU_trunc: // Legacy name.
 927       return DAG.getNode(ISD::FTRUNC, DL, VT, Op.getOperand(1));
 928   }
 929 }
 930
 931 ///IABS(a) = SMAX(sub(0, a), a)
 932 SDValue AMDGPUTargetLowering::LowerIntrinsicIABS(SDValue Op,
 933                                                  SelectionDAG &DAG) const {
 934   SDLoc DL(Op);
 935   EVT VT = Op.getValueType();
 936   SDValue Neg = DAG.getNode(ISD::SUB, DL, VT, DAG.getConstant(0, VT),
 937                                               Op.getOperand(1));
 938
 939   return DAG.getNode(AMDGPUISD::SMAX, DL, VT, Neg, Op.getOperand(1));
 940 }
 941
 942 /// Linear Interpolation
 943 /// LRP(a, b, c) = muladd(a,  b, (1 - a) * c)
 944 SDValue AMDGPUTargetLowering::LowerIntrinsicLRP(SDValue Op,
 945                                                 SelectionDAG &DAG) const {
 946   SDLoc DL(Op);
 947   EVT VT = Op.getValueType();
 948   SDValue OneSubA = DAG.getNode(ISD::FSUB, DL, VT,
 949                                 DAG.getConstantFP(1.0f, MVT::f32),
 950                                 Op.getOperand(1));
 951   SDValue OneSubAC = DAG.getNode(ISD::FMUL, DL, VT, OneSubA,
 952                                                     Op.getOperand(3));
 953   return DAG.getNode(ISD::FADD, DL, VT,
 954       DAG.getNode(ISD::FMUL, DL, VT, Op.getOperand(1), Op.getOperand(2)),
 955       OneSubAC);
 956 }
 957
 958 /// \brief Generate Min/Max node
 959 SDValue AMDGPUTargetLowering::CombineMinMax(SDNode *N,
 960                                             SelectionDAG &DAG) const {
 961   SDLoc DL(N);
 962   EVT VT = N->getValueType(0);
 963
 964   SDValue LHS = N->getOperand(0);
 965   SDValue RHS = N->getOperand(1);
 966   SDValue True = N->getOperand(2);
 967   SDValue False = N->getOperand(3);
 968   SDValue CC = N->getOperand(4);
 969
 970   if (VT != MVT::f32 ||
 971       !((LHS == True && RHS == False) || (LHS == False && RHS == True))) {
 972     return SDValue();
 973   }
 974
 975   ISD::CondCode CCOpcode = cast<CondCodeSDNode>(CC)->get();
 976   switch (CCOpcode) {
 977   case ISD::SETOEQ:
 978   case ISD::SETONE:
 979   case ISD::SETUNE:
 980   case ISD::SETNE:
 981   case ISD::SETUEQ:
 982   case ISD::SETEQ:
 983   case ISD::SETFALSE:
 984   case ISD::SETFALSE2:
 985   case ISD::SETTRUE:
 986   case ISD::SETTRUE2:
 987   case ISD::SETUO:
 988   case ISD::SETO:
 989     llvm_unreachable("Operation should already be optimised!");
 990   case ISD::SETULE:
 991   case ISD::SETULT:
 992   case ISD::SETOLE:
 993   case ISD::SETOLT:
 994   case ISD::SETLE:
 995   case ISD::SETLT: {
 996     unsigned Opc = (LHS == True) ? AMDGPUISD::FMIN : AMDGPUISD::FMAX;
 997     return DAG.getNode(Opc, DL, VT, LHS, RHS);
 998   }
 999   case ISD::SETGT:
1000   case ISD::SETGE:
1001   case ISD::SETUGE:
1002   case ISD::SETOGE:
1003   case ISD::SETUGT:
1004   case ISD::SETOGT: {
1005     unsigned Opc = (LHS == True) ? AMDGPUISD::FMAX : AMDGPUISD::FMIN;
1006     return DAG.getNode(Opc, DL, VT, LHS, RHS);
1007   }
1008   case ISD::SETCC_INVALID:
1009     llvm_unreachable("Invalid setcc condcode!");
1010   }
1011   return SDValue();
1012 }
1013
1014 SDValue AMDGPUTargetLowering::SplitVectorLoad(const SDValue &Op,
1015                                               SelectionDAG &DAG) const {
1016   LoadSDNode *Load = dyn_cast<LoadSDNode>(Op);
1017   EVT MemEltVT = Load->getMemoryVT().getVectorElementType();
1018   EVT LoadVT = Op.getValueType();
1019   EVT EltVT = Op.getValueType().getVectorElementType();
1020   EVT PtrVT = Load->getBasePtr().getValueType();
1021
1022   unsigned NumElts = Load->getMemoryVT().getVectorNumElements();
1023   SmallVector<SDValue, 8> Loads;
1024   SmallVector<SDValue, 8> Chains;
1025
1026   SDLoc SL(Op);
1027
1028   for (unsigned i = 0, e = NumElts; i != e; ++i) {
1029     SDValue Ptr = DAG.getNode(ISD::ADD, SL, PtrVT, Load->getBasePtr(),
1030                     DAG.getConstant(i * (MemEltVT.getSizeInBits() / 8), PtrVT));
1031
1032     SDValue NewLoad
1033       = DAG.getExtLoad(Load->getExtensionType(), SL, EltVT,
1034                        Load->getChain(), Ptr,
1035                        MachinePointerInfo(Load->getMemOperand()->getValue()),
1036                        MemEltVT, Load->isVolatile(), Load->isNonTemporal(),
1037                        Load->getAlignment());
1038     Loads.push_back(NewLoad.getValue(0));
1039     Chains.push_back(NewLoad.getValue(1));
1040   }
1041
1042   SDValue Ops[] = {
1043     DAG.getNode(ISD::BUILD_VECTOR, SL, LoadVT, Loads),
1044     DAG.getNode(ISD::TokenFactor, SL, MVT::Other, Chains)
1045   };
1046
1047   return DAG.getMergeValues(Ops, SL);
1048 }
1049
1050 SDValue AMDGPUTargetLowering::MergeVectorStore(const SDValue &Op,
1051                                                SelectionDAG &DAG) const {
1052   StoreSDNode *Store = cast<StoreSDNode>(Op);
1053   EVT MemVT = Store->getMemoryVT();
1054   unsigned MemBits = MemVT.getSizeInBits();
1055
1056   // Byte stores are really expensive, so if possible, try to pack 32-bit vector
1057   // truncating store into an i32 store.
1058   // XXX: We could also handle optimize other vector bitwidths.
1059   if (!MemVT.isVector() || MemBits > 32) {
1060     return SDValue();
1061   }
1062
1063   SDLoc DL(Op);
1064   SDValue Value = Store->getValue();
1065   EVT VT = Value.getValueType();
1066   EVT ElemVT = VT.getVectorElementType();
1067   SDValue Ptr = Store->getBasePtr();
1068   EVT MemEltVT = MemVT.getVectorElementType();
1069   unsigned MemEltBits = MemEltVT.getSizeInBits();
1070   unsigned MemNumElements = MemVT.getVectorNumElements();
1071   unsigned PackedSize = MemVT.getStoreSizeInBits();
1072   SDValue Mask = DAG.getConstant((1 << MemEltBits) - 1, MVT::i32);
1073
1074   assert(Value.getValueType().getScalarSizeInBits() >= 32);
1075
1076   SDValue PackedValue;
1077   for (unsigned i = 0; i < MemNumElements; ++i) {
1078     SDValue Elt = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, DL, ElemVT, Value,
1079                               DAG.getConstant(i, MVT::i32));
1080     Elt = DAG.getZExtOrTrunc(Elt, DL, MVT::i32);
1081     Elt = DAG.getNode(ISD::AND, DL, MVT::i32, Elt, Mask); // getZeroExtendInReg
1082
1083     SDValue Shift = DAG.getConstant(MemEltBits * i, MVT::i32);
1084     Elt = DAG.getNode(ISD::SHL, DL, MVT::i32, Elt, Shift);
1085
1086     if (i == 0) {
1087       PackedValue = Elt;
1088     } else {
1089       PackedValue = DAG.getNode(ISD::OR, DL, MVT::i32, PackedValue, Elt);
1090     }
1091   }
1092
1093   if (PackedSize < 32) {
1094     EVT PackedVT = EVT::getIntegerVT(*DAG.getContext(), PackedSize);
1095     return DAG.getTruncStore(Store->getChain(), DL, PackedValue, Ptr,
1096                              Store->getMemOperand()->getPointerInfo(),
1097                              PackedVT,
1098                              Store->isNonTemporal(), Store->isVolatile(),
1099                              Store->getAlignment());
1100   }
1101
1102   return DAG.getStore(Store->getChain(), DL, PackedValue, Ptr,
1103                       Store->getMemOperand()->getPointerInfo(),
1104                       Store->isVolatile(),  Store->isNonTemporal(),
1105                       Store->getAlignment());
1106 }
1107
1108 SDValue AMDGPUTargetLowering::SplitVectorStore(SDValue Op,
1109                                             SelectionDAG &DAG) const {
1110   StoreSDNode *Store = cast<StoreSDNode>(Op);
1111   EVT MemEltVT = Store->getMemoryVT().getVectorElementType();
1112   EVT EltVT = Store->getValue().getValueType().getVectorElementType();
1113   EVT PtrVT = Store->getBasePtr().getValueType();
1114   unsigned NumElts = Store->getMemoryVT().getVectorNumElements();
1115   SDLoc SL(Op);
1116
1117   SmallVector<SDValue, 8> Chains;
1118
1119   for (unsigned i = 0, e = NumElts; i != e; ++i) {
1120     SDValue Val = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, SL, EltVT,
1121                               Store->getValue(), DAG.getConstant(i, MVT::i32));
1122     SDValue Ptr = DAG.getNode(ISD::ADD, SL, PtrVT,
1123                               Store->getBasePtr(),
1124                             DAG.getConstant(i * (MemEltVT.getSizeInBits() / 8),
1125                                             PtrVT));
1126     Chains.push_back(DAG.getTruncStore(Store->getChain(), SL, Val, Ptr,
1127                          MachinePointerInfo(Store->getMemOperand()->getValue()),
1128                          MemEltVT, Store->isVolatile(), Store->isNonTemporal(),
1129                          Store->getAlignment()));
1130   }
1131   return DAG.getNode(ISD::TokenFactor, SL, MVT::Other, Chains);
1132 }
1133
1134 SDValue AMDGPUTargetLowering::LowerLOAD(SDValue Op, SelectionDAG &DAG) const {
1135   SDLoc DL(Op);
1136   LoadSDNode *Load = cast<LoadSDNode>(Op);
1137   ISD::LoadExtType ExtType = Load->getExtensionType();
1138   EVT VT = Op.getValueType();
1139   EVT MemVT = Load->getMemoryVT();
1140
1141   if (ExtType != ISD::NON_EXTLOAD && !VT.isVector() && VT.getSizeInBits() > 32) {
1142     // We can do the extload to 32-bits, and then need to separately extend to
1143     // 64-bits.
1144
1145     SDValue ExtLoad32 = DAG.getExtLoad(ExtType, DL, MVT::i32,
1146                                        Load->getChain(),
1147                                        Load->getBasePtr(),
1148                                        MemVT,
1149                                        Load->getMemOperand());
1150
1151     SDValue Ops[] = {
1152       DAG.getNode(ISD::getExtForLoadExtType(ExtType), DL, VT, ExtLoad32),
1153       ExtLoad32.getValue(1)
1154     };
1155
1156     return DAG.getMergeValues(Ops, DL);
1157   }
1158
1159   if (ExtType == ISD::NON_EXTLOAD && VT.getSizeInBits() < 32) {
1160     assert(VT == MVT::i1 && "Only i1 non-extloads expected");
1161     // FIXME: Copied from PPC
1162     // First, load into 32 bits, then truncate to 1 bit.
1163
1164     SDValue Chain = Load->getChain();
1165     SDValue BasePtr = Load->getBasePtr();
1166     MachineMemOperand *MMO = Load->getMemOperand();
1167
1168     SDValue NewLD = DAG.getExtLoad(ISD::EXTLOAD, DL, MVT::i32, Chain,
1169                                    BasePtr, MVT::i8, MMO);
1170
1171     SDValue Ops[] = {
1172       DAG.getNode(ISD::TRUNCATE, DL, VT, NewLD),
1173       NewLD.getValue(1)
1174     };
1175
1176     return DAG.getMergeValues(Ops, DL);
1177   }
1178
1179   if (Load->getAddressSpace() != AMDGPUAS::PRIVATE_ADDRESS ||
1180       ExtType == ISD::NON_EXTLOAD || Load->getMemoryVT().bitsGE(MVT::i32))
1181     return SDValue();
1182
1183
1184   SDValue Ptr = DAG.getNode(ISD::SRL, DL, MVT::i32, Load->getBasePtr(),
1185                             DAG.getConstant(2, MVT::i32));
1186   SDValue Ret = DAG.getNode(AMDGPUISD::REGISTER_LOAD, DL, Op.getValueType(),
1187                             Load->getChain(), Ptr,
1188                             DAG.getTargetConstant(0, MVT::i32),
1189                             Op.getOperand(2));
1190   SDValue ByteIdx = DAG.getNode(ISD::AND, DL, MVT::i32,
1191                                 Load->getBasePtr(),
1192                                 DAG.getConstant(0x3, MVT::i32));
1193   SDValue ShiftAmt = DAG.getNode(ISD::SHL, DL, MVT::i32, ByteIdx,
1194                                  DAG.getConstant(3, MVT::i32));
1195
1196   Ret = DAG.getNode(ISD::SRL, DL, MVT::i32, Ret, ShiftAmt);
1197
1198   EVT MemEltVT = MemVT.getScalarType();
1199   if (ExtType == ISD::SEXTLOAD) {
1200     SDValue MemEltVTNode = DAG.getValueType(MemEltVT);
1201
1202     SDValue Ops[] = {
1203       DAG.getNode(ISD::SIGN_EXTEND_INREG, DL, MVT::i32, Ret, MemEltVTNode),
1204       Load->getChain()
1205     };
1206
1207     return DAG.getMergeValues(Ops, DL);
1208   }
1209
1210   SDValue Ops[] = {
1211     DAG.getZeroExtendInReg(Ret, DL, MemEltVT),
1212     Load->getChain()
1213   };
1214
1215   return DAG.getMergeValues(Ops, DL);
1216 }
1217
1218 SDValue AMDGPUTargetLowering::LowerSTORE(SDValue Op, SelectionDAG &DAG) const {
1219   SDLoc DL(Op);
1220   SDValue Result = AMDGPUTargetLowering::MergeVectorStore(Op, DAG);
1221   if (Result.getNode()) {
1222     return Result;
1223   }
1224
1225   StoreSDNode *Store = cast<StoreSDNode>(Op);
1226   SDValue Chain = Store->getChain();
1227   if ((Store->getAddressSpace() == AMDGPUAS::LOCAL_ADDRESS ||
1228        Store->getAddressSpace() == AMDGPUAS::PRIVATE_ADDRESS) &&
1229       Store->getValue().getValueType().isVector()) {
1230     return SplitVectorStore(Op, DAG);
1231   }
1232
1233   EVT MemVT = Store->getMemoryVT();
1234   if (Store->getAddressSpace() == AMDGPUAS::PRIVATE_ADDRESS &&
1235       MemVT.bitsLT(MVT::i32)) {
1236     unsigned Mask = 0;
1237     if (Store->getMemoryVT() == MVT::i8) {
1238       Mask = 0xff;
1239     } else if (Store->getMemoryVT() == MVT::i16) {
1240       Mask = 0xffff;
1241     }
1242     SDValue BasePtr = Store->getBasePtr();
1243     SDValue Ptr = DAG.getNode(ISD::SRL, DL, MVT::i32, BasePtr,
1244                               DAG.getConstant(2, MVT::i32));
1245     SDValue Dst = DAG.getNode(AMDGPUISD::REGISTER_LOAD, DL, MVT::i32,
1246                               Chain, Ptr, DAG.getTargetConstant(0, MVT::i32));
1247
1248     SDValue ByteIdx = DAG.getNode(ISD::AND, DL, MVT::i32, BasePtr,
1249                                   DAG.getConstant(0x3, MVT::i32));
1250
1251     SDValue ShiftAmt = DAG.getNode(ISD::SHL, DL, MVT::i32, ByteIdx,
1252                                    DAG.getConstant(3, MVT::i32));
1253
1254     SDValue SExtValue = DAG.getNode(ISD::SIGN_EXTEND, DL, MVT::i32,
1255                                     Store->getValue());
1256
1257     SDValue MaskedValue = DAG.getZeroExtendInReg(SExtValue, DL, MemVT);
1258
1259     SDValue ShiftedValue = DAG.getNode(ISD::SHL, DL, MVT::i32,
1260                                        MaskedValue, ShiftAmt);
1261
1262     SDValue DstMask = DAG.getNode(ISD::SHL, DL, MVT::i32, DAG.getConstant(Mask, MVT::i32),
1263                                   ShiftAmt);
1264     DstMask = DAG.getNode(ISD::XOR, DL, MVT::i32, DstMask,
1265                           DAG.getConstant(0xffffffff, MVT::i32));
1266     Dst = DAG.getNode(ISD::AND, DL, MVT::i32, Dst, DstMask);
1267
1268     SDValue Value = DAG.getNode(ISD::OR, DL, MVT::i32, Dst, ShiftedValue);
1269     return DAG.getNode(AMDGPUISD::REGISTER_STORE, DL, MVT::Other,
1270                        Chain, Value, Ptr, DAG.getTargetConstant(0, MVT::i32));
1271   }
1272   return SDValue();
1273 }
1274
1275 SDValue AMDGPUTargetLowering::LowerSDIV24(SDValue Op, SelectionDAG &DAG) const {
1276   SDLoc DL(Op);
1277   EVT OVT = Op.getValueType();
1278   SDValue LHS = Op.getOperand(0);
1279   SDValue RHS = Op.getOperand(1);
1280   MVT INTTY;
1281   MVT FLTTY;
1282   if (!OVT.isVector()) {
1283     INTTY = MVT::i32;
1284     FLTTY = MVT::f32;
1285   } else if (OVT.getVectorNumElements() == 2) {
1286     INTTY = MVT::v2i32;
1287     FLTTY = MVT::v2f32;
1288   } else if (OVT.getVectorNumElements() == 4) {
1289     INTTY = MVT::v4i32;
1290     FLTTY = MVT::v4f32;
1291   }
1292   unsigned bitsize = OVT.getScalarType().getSizeInBits();
1293   // char|short jq = ia ^ ib;
1294   SDValue jq = DAG.getNode(ISD::XOR, DL, OVT, LHS, RHS);
1295
1296   // jq = jq >> (bitsize - 2)
1297   jq = DAG.getNode(ISD::SRA, DL, OVT, jq, DAG.getConstant(bitsize - 2, OVT));
1298
1299   // jq = jq | 0x1
1300   jq = DAG.getNode(ISD::OR, DL, OVT, jq, DAG.getConstant(1, OVT));
1301
1302   // jq = (int)jq
1303   jq = DAG.getSExtOrTrunc(jq, DL, INTTY);
1304
1305   // int ia = (int)LHS;
1306   SDValue ia = DAG.getSExtOrTrunc(LHS, DL, INTTY);
1307
1308   // int ib, (int)RHS;
1309   SDValue ib = DAG.getSExtOrTrunc(RHS, DL, INTTY);
1310
1311   // float fa = (float)ia;
1312   SDValue fa = DAG.getNode(ISD::SINT_TO_FP, DL, FLTTY, ia);
1313
1314   // float fb = (float)ib;
1315   SDValue fb = DAG.getNode(ISD::SINT_TO_FP, DL, FLTTY, ib);
1316
1317   // float fq = native_divide(fa, fb);
1318   SDValue fq = DAG.getNode(ISD::FMUL, DL, FLTTY,
1319                            fa, DAG.getNode(AMDGPUISD::RCP, DL, FLTTY, fb));
1320
1321   // fq = trunc(fq);
1322   fq = DAG.getNode(ISD::FTRUNC, DL, FLTTY, fq);
1323
1324   // float fqneg = -fq;
1325   SDValue fqneg = DAG.getNode(ISD::FNEG, DL, FLTTY, fq);
1326
1327   // float fr = mad(fqneg, fb, fa);
1328   SDValue fr = DAG.getNode(ISD::FADD, DL, FLTTY,
1329       DAG.getNode(ISD::MUL, DL, FLTTY, fqneg, fb), fa);
1330
1331   // int iq = (int)fq;
1332   SDValue iq = DAG.getNode(ISD::FP_TO_SINT, DL, INTTY, fq);
1333
1334   // fr = fabs(fr);
1335   fr = DAG.getNode(ISD::FABS, DL, FLTTY, fr);
1336
1337   // fb = fabs(fb);
1338   fb = DAG.getNode(ISD::FABS, DL, FLTTY, fb);
1339
1340   // int cv = fr >= fb;
1341   SDValue cv;
1342   if (INTTY == MVT::i32) {
1343     cv = DAG.getSetCC(DL, INTTY, fr, fb, ISD::SETOGE);
1344   } else {
1345     cv = DAG.getSetCC(DL, INTTY, fr, fb, ISD::SETOGE);
1346   }
1347   // jq = (cv ? jq : 0);
1348   jq = DAG.getNode(ISD::SELECT, DL, OVT, cv, jq,
1349       DAG.getConstant(0, OVT));
1350   // dst = iq + jq;
1351   iq = DAG.getSExtOrTrunc(iq, DL, OVT);
1352   iq = DAG.getNode(ISD::ADD, DL, OVT, iq, jq);
1353   return iq;
1354 }
1355
1356 SDValue AMDGPUTargetLowering::LowerSDIV32(SDValue Op, SelectionDAG &DAG) const {
1357   SDLoc DL(Op);
1358   EVT OVT = Op.getValueType();
1359   SDValue LHS = Op.getOperand(0);
1360   SDValue RHS = Op.getOperand(1);
1361   // The LowerSDIV32 function generates equivalent to the following IL.
1362   // mov r0, LHS
1363   // mov r1, RHS
1364   // ilt r10, r0, 0
1365   // ilt r11, r1, 0
1366   // iadd r0, r0, r10
1367   // iadd r1, r1, r11
1368   // ixor r0, r0, r10
1369   // ixor r1, r1, r11
1370   // udiv r0, r0, r1
1371   // ixor r10, r10, r11
1372   // iadd r0, r0, r10
1373   // ixor DST, r0, r10
1374
1375   // mov r0, LHS
1376   SDValue r0 = LHS;
1377
1378   // mov r1, RHS
1379   SDValue r1 = RHS;
1380
1381   // ilt r10, r0, 0
1382   SDValue r10 = DAG.getSelectCC(DL,
1383       r0, DAG.getConstant(0, OVT),
1384       DAG.getConstant(-1, OVT),
1385       DAG.getConstant(0, OVT),
1386       ISD::SETLT);
1387
1388   // ilt r11, r1, 0
1389   SDValue r11 = DAG.getSelectCC(DL,
1390       r1, DAG.getConstant(0, OVT),
1391       DAG.getConstant(-1, OVT),
1392       DAG.getConstant(0, OVT),
1393       ISD::SETLT);
1394
1395   // iadd r0, r0, r10
1396   r0 = DAG.getNode(ISD::ADD, DL, OVT, r0, r10);
1397
1398   // iadd r1, r1, r11
1399   r1 = DAG.getNode(ISD::ADD, DL, OVT, r1, r11);
1400
1401   // ixor r0, r0, r10
1402   r0 = DAG.getNode(ISD::XOR, DL, OVT, r0, r10);
1403
1404   // ixor r1, r1, r11
1405   r1 = DAG.getNode(ISD::XOR, DL, OVT, r1, r11);
1406
1407   // udiv r0, r0, r1
1408   r0 = DAG.getNode(ISD::UDIV, DL, OVT, r0, r1);
1409
1410   // ixor r10, r10, r11
1411   r10 = DAG.getNode(ISD::XOR, DL, OVT, r10, r11);
1412
1413   // iadd r0, r0, r10
1414   r0 = DAG.getNode(ISD::ADD, DL, OVT, r0, r10);
1415
1416   // ixor DST, r0, r10
1417   SDValue DST = DAG.getNode(ISD::XOR, DL, OVT, r0, r10);
1418   return DST;
1419 }
1420
1421 SDValue AMDGPUTargetLowering::LowerSDIV64(SDValue Op, SelectionDAG &DAG) const {
1422   return SDValue(Op.getNode(), 0);
1423 }
1424
1425 SDValue AMDGPUTargetLowering::LowerSDIV(SDValue Op, SelectionDAG &DAG) const {
1426   EVT OVT = Op.getValueType().getScalarType();
1427
1428   if (OVT == MVT::i64)
1429     return LowerSDIV64(Op, DAG);
1430
1431   if (OVT.getScalarType() == MVT::i32)
1432     return LowerSDIV32(Op, DAG);
1433
1434   if (OVT == MVT::i16 || OVT == MVT::i8) {
1435     // FIXME: We should be checking for the masked bits. This isn't reached
1436     // because i8 and i16 are not legal types.
1437     return LowerSDIV24(Op, DAG);
1438   }
1439
1440   return SDValue(Op.getNode(), 0);
1441 }
1442
1443 SDValue AMDGPUTargetLowering::LowerSREM32(SDValue Op, SelectionDAG &DAG) const {
1444   SDLoc DL(Op);
1445   EVT OVT = Op.getValueType();
1446   SDValue LHS = Op.getOperand(0);
1447   SDValue RHS = Op.getOperand(1);
1448   // The LowerSREM32 function generates equivalent to the following IL.
1449   // mov r0, LHS
1450   // mov r1, RHS
1451   // ilt r10, r0, 0
1452   // ilt r11, r1, 0
1453   // iadd r0, r0, r10
1454   // iadd r1, r1, r11
1455   // ixor r0, r0, r10
1456   // ixor r1, r1, r11
1457   // udiv r20, r0, r1
1458   // umul r20, r20, r1
1459   // sub r0, r0, r20
1460   // iadd r0, r0, r10
1461   // ixor DST, r0, r10
1462
1463   // mov r0, LHS
1464   SDValue r0 = LHS;
1465
1466   // mov r1, RHS
1467   SDValue r1 = RHS;
1468
1469   // ilt r10, r0, 0
1470   SDValue r10 = DAG.getSetCC(DL, OVT, r0, DAG.getConstant(0, OVT), ISD::SETLT);
1471
1472   // ilt r11, r1, 0
1473   SDValue r11 = DAG.getSetCC(DL, OVT, r1, DAG.getConstant(0, OVT), ISD::SETLT);
1474
1475   // iadd r0, r0, r10
1476   r0 = DAG.getNode(ISD::ADD, DL, OVT, r0, r10);
1477
1478   // iadd r1, r1, r11
1479   r1 = DAG.getNode(ISD::ADD, DL, OVT, r1, r11);
1480
1481   // ixor r0, r0, r10
1482   r0 = DAG.getNode(ISD::XOR, DL, OVT, r0, r10);
1483
1484   // ixor r1, r1, r11
1485   r1 = DAG.getNode(ISD::XOR, DL, OVT, r1, r11);
1486
1487   // udiv r20, r0, r1
1488   SDValue r20 = DAG.getNode(ISD::UREM, DL, OVT, r0, r1);
1489
1490   // umul r20, r20, r1
1491   r20 = DAG.getNode(AMDGPUISD::UMUL, DL, OVT, r20, r1);
1492
1493   // sub r0, r0, r20
1494   r0 = DAG.getNode(ISD::SUB, DL, OVT, r0, r20);
1495
1496   // iadd r0, r0, r10
1497   r0 = DAG.getNode(ISD::ADD, DL, OVT, r0, r10);
1498
1499   // ixor DST, r0, r10
1500   SDValue DST = DAG.getNode(ISD::XOR, DL, OVT, r0, r10);
1501   return DST;
1502 }
1503
1504 SDValue AMDGPUTargetLowering::LowerSREM64(SDValue Op, SelectionDAG &DAG) const {
1505   return SDValue(Op.getNode(), 0);
1506 }
1507
1508 SDValue AMDGPUTargetLowering::LowerSREM(SDValue Op, SelectionDAG &DAG) const {
1509   EVT OVT = Op.getValueType();
1510
1511   if (OVT.getScalarType() == MVT::i64)
1512     return LowerSREM64(Op, DAG);
1513
1514   if (OVT.getScalarType() == MVT::i32)
1515     return LowerSREM32(Op, DAG);
1516
1517   return SDValue(Op.getNode(), 0);
1518 }
1519
1520 SDValue AMDGPUTargetLowering::LowerUDIVREM(SDValue Op,
1521                                            SelectionDAG &DAG) const {
1522   SDLoc DL(Op);
1523   EVT VT = Op.getValueType();
1524
1525   SDValue Num = Op.getOperand(0);
1526   SDValue Den = Op.getOperand(1);
1527
1528   // RCP =  URECIP(Den) = 2^32 / Den + e
1529   // e is rounding error.
1530   SDValue RCP = DAG.getNode(AMDGPUISD::URECIP, DL, VT, Den);
1531
1532   // RCP_LO = umulo(RCP, Den) */
1533   SDValue RCP_LO = DAG.getNode(ISD::UMULO, DL, VT, RCP, Den);
1534
1535   // RCP_HI = mulhu (RCP, Den) */
1536   SDValue RCP_HI = DAG.getNode(ISD::MULHU, DL, VT, RCP, Den);
1537
1538   // NEG_RCP_LO = -RCP_LO
1539   SDValue NEG_RCP_LO = DAG.getNode(ISD::SUB, DL, VT, DAG.getConstant(0, VT),
1540                                                      RCP_LO);
1541
1542   // ABS_RCP_LO = (RCP_HI == 0 ? NEG_RCP_LO : RCP_LO)
1543   SDValue ABS_RCP_LO = DAG.getSelectCC(DL, RCP_HI, DAG.getConstant(0, VT),
1544                                            NEG_RCP_LO, RCP_LO,
1545                                            ISD::SETEQ);
1546   // Calculate the rounding error from the URECIP instruction
1547   // E = mulhu(ABS_RCP_LO, RCP)
1548   SDValue E = DAG.getNode(ISD::MULHU, DL, VT, ABS_RCP_LO, RCP);
1549
1550   // RCP_A_E = RCP + E
1551   SDValue RCP_A_E = DAG.getNode(ISD::ADD, DL, VT, RCP, E);
1552
1553   // RCP_S_E = RCP - E
1554   SDValue RCP_S_E = DAG.getNode(ISD::SUB, DL, VT, RCP, E);
1555
1556   // Tmp0 = (RCP_HI == 0 ? RCP_A_E : RCP_SUB_E)
1557   SDValue Tmp0 = DAG.getSelectCC(DL, RCP_HI, DAG.getConstant(0, VT),
1558                                      RCP_A_E, RCP_S_E,
1559                                      ISD::SETEQ);
1560   // Quotient = mulhu(Tmp0, Num)
1561   SDValue Quotient = DAG.getNode(ISD::MULHU, DL, VT, Tmp0, Num);
1562
1563   // Num_S_Remainder = Quotient * Den
1564   SDValue Num_S_Remainder = DAG.getNode(ISD::UMULO, DL, VT, Quotient, Den);
1565
1566   // Remainder = Num - Num_S_Remainder
1567   SDValue Remainder = DAG.getNode(ISD::SUB, DL, VT, Num, Num_S_Remainder);
1568
1569   // Remainder_GE_Den = (Remainder >= Den ? -1 : 0)
1570   SDValue Remainder_GE_Den = DAG.getSelectCC(DL, Remainder, Den,
1571                                                  DAG.getConstant(-1, VT),
1572                                                  DAG.getConstant(0, VT),
1573                                                  ISD::SETUGE);
1574   // Remainder_GE_Zero = (Num >= Num_S_Remainder ? -1 : 0)
1575   SDValue Remainder_GE_Zero = DAG.getSelectCC(DL, Num,
1576                                                   Num_S_Remainder,
1577                                                   DAG.getConstant(-1, VT),
1578                                                   DAG.getConstant(0, VT),
1579                                                   ISD::SETUGE);
1580   // Tmp1 = Remainder_GE_Den & Remainder_GE_Zero
1581   SDValue Tmp1 = DAG.getNode(ISD::AND, DL, VT, Remainder_GE_Den,
1582                                                Remainder_GE_Zero);
1583
1584   // Calculate Division result:
1585
1586   // Quotient_A_One = Quotient + 1
1587   SDValue Quotient_A_One = DAG.getNode(ISD::ADD, DL, VT, Quotient,
1588                                                          DAG.getConstant(1, VT));
1589
1590   // Quotient_S_One = Quotient - 1
1591   SDValue Quotient_S_One = DAG.getNode(ISD::SUB, DL, VT, Quotient,
1592                                                          DAG.getConstant(1, VT));
1593
1594   // Div = (Tmp1 == 0 ? Quotient : Quotient_A_One)
1595   SDValue Div = DAG.getSelectCC(DL, Tmp1, DAG.getConstant(0, VT),
1596                                      Quotient, Quotient_A_One, ISD::SETEQ);
1597
1598   // Div = (Remainder_GE_Zero == 0 ? Quotient_S_One : Div)
1599   Div = DAG.getSelectCC(DL, Remainder_GE_Zero, DAG.getConstant(0, VT),
1600                             Quotient_S_One, Div, ISD::SETEQ);
1601
1602   // Calculate Rem result:
1603
1604   // Remainder_S_Den = Remainder - Den
1605   SDValue Remainder_S_Den = DAG.getNode(ISD::SUB, DL, VT, Remainder, Den);
1606
1607   // Remainder_A_Den = Remainder + Den
1608   SDValue Remainder_A_Den = DAG.getNode(ISD::ADD, DL, VT, Remainder, Den);
1609
1610   // Rem = (Tmp1 == 0 ? Remainder : Remainder_S_Den)
1611   SDValue Rem = DAG.getSelectCC(DL, Tmp1, DAG.getConstant(0, VT),
1612                                     Remainder, Remainder_S_Den, ISD::SETEQ);
1613
1614   // Rem = (Remainder_GE_Zero == 0 ? Remainder_A_Den : Rem)
1615   Rem = DAG.getSelectCC(DL, Remainder_GE_Zero, DAG.getConstant(0, VT),
1616                             Remainder_A_Den, Rem, ISD::SETEQ);
1617   SDValue Ops[2] = {
1618     Div,
1619     Rem
1620   };
1621   return DAG.getMergeValues(Ops, DL);
1622 }
1623
1624 SDValue AMDGPUTargetLowering::LowerSDIVREM(SDValue Op,
1625                                            SelectionDAG &DAG) const {
1626   SDLoc DL(Op);
1627   EVT VT = Op.getValueType();
1628
1629   SDValue Zero = DAG.getConstant(0, VT);
1630   SDValue NegOne = DAG.getConstant(-1, VT);
1631
1632   SDValue LHS = Op.getOperand(0);
1633   SDValue RHS = Op.getOperand(1);
1634
1635   SDValue LHSign = DAG.getSelectCC(DL, LHS, Zero, NegOne, Zero, ISD::SETLT);
1636   SDValue RHSign = DAG.getSelectCC(DL, RHS, Zero, NegOne, Zero, ISD::SETLT);
1637   SDValue DSign = DAG.getNode(ISD::XOR, DL, VT, LHSign, RHSign);
1638   SDValue RSign = LHSign; // Remainder sign is the same as LHS
1639
1640   LHS = DAG.getNode(ISD::ADD, DL, VT, LHS, LHSign);
1641   RHS = DAG.getNode(ISD::ADD, DL, VT, RHS, RHSign);
1642
1643   LHS = DAG.getNode(ISD::XOR, DL, VT, LHS, LHSign);
1644   RHS = DAG.getNode(ISD::XOR, DL, VT, RHS, RHSign);
1645
1646   SDValue Div = DAG.getNode(ISD::UDIVREM, DL, DAG.getVTList(VT, VT), LHS, RHS);
1647   SDValue Rem = Div.getValue(1);
1648
1649   Div = DAG.getNode(ISD::XOR, DL, VT, Div, DSign);
1650   Rem = DAG.getNode(ISD::XOR, DL, VT, Rem, RSign);
1651
1652   Div = DAG.getNode(ISD::SUB, DL, VT, Div, DSign);
1653   Rem = DAG.getNode(ISD::SUB, DL, VT, Rem, RSign);
1654
1655   SDValue Res[2] = {
1656     Div,
1657     Rem
1658   };
1659   return DAG.getMergeValues(Res, DL);
1660 }
1661
1662 SDValue AMDGPUTargetLowering::LowerFCEIL(SDValue Op, SelectionDAG &DAG) const {
1663   SDLoc SL(Op);
1664   SDValue Src = Op.getOperand(0);
1665
1666   // result = trunc(src)
1667   // if (src > 0.0 && src != result)
1668   //   result += 1.0
1669
1670   SDValue Trunc = DAG.getNode(ISD::FTRUNC, SL, MVT::f64, Src);
1671
1672   const SDValue Zero = DAG.getConstantFP(0.0, MVT::f64);
1673   const SDValue One = DAG.getConstantFP(1.0, MVT::f64);
1674
1675   EVT SetCCVT = getSetCCResultType(*DAG.getContext(), MVT::f64);
1676
1677   SDValue Lt0 = DAG.getSetCC(SL, SetCCVT, Src, Zero, ISD::SETOGT);
1678   SDValue NeTrunc = DAG.getSetCC(SL, SetCCVT, Src, Trunc, ISD::SETONE);
1679   SDValue And = DAG.getNode(ISD::AND, SL, SetCCVT, Lt0, NeTrunc);
1680
1681   SDValue Add = DAG.getNode(ISD::SELECT, SL, MVT::f64, And, One, Zero);
1682   return DAG.getNode(ISD::FADD, SL, MVT::f64, Trunc, Add);
1683 }
1684
1685 SDValue AMDGPUTargetLowering::LowerFTRUNC(SDValue Op, SelectionDAG &DAG) const {
1686   SDLoc SL(Op);
1687   SDValue Src = Op.getOperand(0);
1688
1689   assert(Op.getValueType() == MVT::f64);
1690
1691   const SDValue Zero = DAG.getConstant(0, MVT::i32);
1692   const SDValue One = DAG.getConstant(1, MVT::i32);
1693
1694   SDValue VecSrc = DAG.getNode(ISD::BITCAST, SL, MVT::v2i32, Src);
1695
1696   // Extract the upper half, since this is where we will find the sign and
1697   // exponent.
1698   SDValue Hi = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, SL, MVT::i32, VecSrc, One);
1699
1700   const unsigned FractBits = 52;
1701   const unsigned ExpBits = 11;
1702
1703   // Extract the exponent.
1704   SDValue ExpPart = DAG.getNode(AMDGPUISD::BFE_I32, SL, MVT::i32,
1705                                 Hi,
1706                                 DAG.getConstant(FractBits - 32, MVT::i32),
1707                                 DAG.getConstant(ExpBits, MVT::i32));
1708   SDValue Exp = DAG.getNode(ISD::SUB, SL, MVT::i32, ExpPart,
1709                             DAG.getConstant(1023, MVT::i32));
1710
1711   // Extract the sign bit.
1712   const SDValue SignBitMask = DAG.getConstant(UINT32_C(1) << 31, MVT::i32);
1713   SDValue SignBit = DAG.getNode(ISD::AND, SL, MVT::i32, Hi, SignBitMask);
1714
1715   // Extend back to to 64-bits.
1716   SDValue SignBit64 = DAG.getNode(ISD::BUILD_VECTOR, SL, MVT::v2i32,
1717                                   Zero, SignBit);
1718   SignBit64 = DAG.getNode(ISD::BITCAST, SL, MVT::i64, SignBit64);
1719
1720   SDValue BcInt = DAG.getNode(ISD::BITCAST, SL, MVT::i64, Src);
1721   const SDValue FractMask
1722     = DAG.getConstant((UINT64_C(1) << FractBits) - 1, MVT::i64);
1723
1724   SDValue Shr = DAG.getNode(ISD::SRA, SL, MVT::i64, FractMask, Exp);
1725   SDValue Not = DAG.getNOT(SL, Shr, MVT::i64);
1726   SDValue Tmp0 = DAG.getNode(ISD::AND, SL, MVT::i64, BcInt, Not);
1727
1728   EVT SetCCVT = getSetCCResultType(*DAG.getContext(), MVT::i32);
1729
1730   const SDValue FiftyOne = DAG.getConstant(FractBits - 1, MVT::i32);
1731
1732   SDValue ExpLt0 = DAG.getSetCC(SL, SetCCVT, Exp, Zero, ISD::SETLT);
1733   SDValue ExpGt51 = DAG.getSetCC(SL, SetCCVT, Exp, FiftyOne, ISD::SETGT);
1734
1735   SDValue Tmp1 = DAG.getNode(ISD::SELECT, SL, MVT::i64, ExpLt0, SignBit64, Tmp0);
1736   SDValue Tmp2 = DAG.getNode(ISD::SELECT, SL, MVT::i64, ExpGt51, BcInt, Tmp1);
1737
1738   return DAG.getNode(ISD::BITCAST, SL, MVT::f64, Tmp2);
1739 }
1740
1741 SDValue AMDGPUTargetLowering::LowerFRINT(SDValue Op, SelectionDAG &DAG) const {
1742   SDLoc SL(Op);
1743   SDValue Src = Op.getOperand(0);
1744
1745   assert(Op.getValueType() == MVT::f64);
1746
1747   APFloat C1Val(APFloat::IEEEdouble, "0x1.0p+52");
1748   SDValue C1 = DAG.getConstantFP(C1Val, MVT::f64);
1749   SDValue CopySign = DAG.getNode(ISD::FCOPYSIGN, SL, MVT::f64, C1, Src);
1750
1751   SDValue Tmp1 = DAG.getNode(ISD::FADD, SL, MVT::f64, Src, CopySign);
1752   SDValue Tmp2 = DAG.getNode(ISD::FSUB, SL, MVT::f64, Tmp1, CopySign);
1753
1754   SDValue Fabs = DAG.getNode(ISD::FABS, SL, MVT::f64, Src);
1755
1756   APFloat C2Val(APFloat::IEEEdouble, "0x1.fffffffffffffp+51");
1757   SDValue C2 = DAG.getConstantFP(C2Val, MVT::f64);
1758
1759   EVT SetCCVT = getSetCCResultType(*DAG.getContext(), MVT::f64);
1760   SDValue Cond = DAG.getSetCC(SL, SetCCVT, Fabs, C2, ISD::SETOGT);
1761
1762   return DAG.getSelect(SL, MVT::f64, Cond, Src, Tmp2);
1763 }
1764
1765 SDValue AMDGPUTargetLowering::LowerFNEARBYINT(SDValue Op, SelectionDAG &DAG) const {
1766   // FNEARBYINT and FRINT are the same, except in their handling of FP
1767   // exceptions. Those aren't really meaningful for us, and OpenCL only has
1768   // rint, so just treat them as equivalent.
1769   return DAG.getNode(ISD::FRINT, SDLoc(Op), Op.getValueType(), Op.getOperand(0));
1770 }
1771
1772 SDValue AMDGPUTargetLowering::LowerFFLOOR(SDValue Op, SelectionDAG &DAG) const {
1773   SDLoc SL(Op);
1774   SDValue Src = Op.getOperand(0);
1775
1776   // result = trunc(src);
1777   // if (src < 0.0 && src != result)
1778   //   result += -1.0.
1779
1780   SDValue Trunc = DAG.getNode(ISD::FTRUNC, SL, MVT::f64, Src);
1781
1782   const SDValue Zero = DAG.getConstantFP(0.0, MVT::f64);
1783   const SDValue NegOne = DAG.getConstantFP(-1.0, MVT::f64);
1784
1785   EVT SetCCVT = getSetCCResultType(*DAG.getContext(), MVT::f64);
1786
1787   SDValue Lt0 = DAG.getSetCC(SL, SetCCVT, Src, Zero, ISD::SETOLT);
1788   SDValue NeTrunc = DAG.getSetCC(SL, SetCCVT, Src, Trunc, ISD::SETONE);
1789   SDValue And = DAG.getNode(ISD::AND, SL, SetCCVT, Lt0, NeTrunc);
1790
1791   SDValue Add = DAG.getNode(ISD::SELECT, SL, MVT::f64, And, NegOne, Zero);
1792   return DAG.getNode(ISD::FADD, SL, MVT::f64, Trunc, Add);
1793 }
1794
1795 SDValue AMDGPUTargetLowering::LowerUINT_TO_FP(SDValue Op,
1796                                                SelectionDAG &DAG) const {
1797   SDValue S0 = Op.getOperand(0);
1798   SDLoc DL(Op);
1799   if (Op.getValueType() != MVT::f32 || S0.getValueType() != MVT::i64)
1800     return SDValue();
1801
1802   // f32 uint_to_fp i64
1803   SDValue Lo = DAG.getNode(ISD::EXTRACT_ELEMENT, DL, MVT::i32, S0,
1804                            DAG.getConstant(0, MVT::i32));
1805   SDValue FloatLo = DAG.getNode(ISD::UINT_TO_FP, DL, MVT::f32, Lo);
1806   SDValue Hi = DAG.getNode(ISD::EXTRACT_ELEMENT, DL, MVT::i32, S0,
1807                            DAG.getConstant(1, MVT::i32));
1808   SDValue FloatHi = DAG.getNode(ISD::UINT_TO_FP, DL, MVT::f32, Hi);
1809   FloatHi = DAG.getNode(ISD::FMUL, DL, MVT::f32, FloatHi,
1810                         DAG.getConstantFP(4294967296.0f, MVT::f32)); // 2^32
1811   return DAG.getNode(ISD::FADD, DL, MVT::f32, FloatLo, FloatHi);
1812 }
1813
1814 SDValue AMDGPUTargetLowering::ExpandSIGN_EXTEND_INREG(SDValue Op,
1815                                                       unsigned BitsDiff,
1816                                                       SelectionDAG &DAG) const {
1817   MVT VT = Op.getSimpleValueType();
1818   SDLoc DL(Op);
1819   SDValue Shift = DAG.getConstant(BitsDiff, VT);
1820   // Shift left by 'Shift' bits.
1821   SDValue Shl = DAG.getNode(ISD::SHL, DL, VT, Op.getOperand(0), Shift);
1822   // Signed shift Right by 'Shift' bits.
1823   return DAG.getNode(ISD::SRA, DL, VT, Shl, Shift);
1824 }
1825
1826 SDValue AMDGPUTargetLowering::LowerSIGN_EXTEND_INREG(SDValue Op,
1827                                                      SelectionDAG &DAG) const {
1828   EVT ExtraVT = cast<VTSDNode>(Op.getOperand(1))->getVT();
1829   MVT VT = Op.getSimpleValueType();
1830   MVT ScalarVT = VT.getScalarType();
1831
1832   if (!VT.isVector())
1833     return SDValue();
1834
1835   SDValue Src = Op.getOperand(0);
1836   SDLoc DL(Op);
1837
1838   // TODO: Don't scalarize on Evergreen?
1839   unsigned NElts = VT.getVectorNumElements();
1840   SmallVector<SDValue, 8> Args;
1841   DAG.ExtractVectorElements(Src, Args, 0, NElts);
1842
1843   SDValue VTOp = DAG.getValueType(ExtraVT.getScalarType());
1844   for (unsigned I = 0; I < NElts; ++I)
1845     Args[I] = DAG.getNode(ISD::SIGN_EXTEND_INREG, DL, ScalarVT, Args[I], VTOp);
1846
1847   return DAG.getNode(ISD::BUILD_VECTOR, DL, VT, Args);
1848 }
1849
1850 //===----------------------------------------------------------------------===//
1851 // Custom DAG optimizations
1852 //===----------------------------------------------------------------------===//
1853
1854 static bool isU24(SDValue Op, SelectionDAG &DAG) {
1855   APInt KnownZero, KnownOne;
1856   EVT VT = Op.getValueType();
1857   DAG.computeKnownBits(Op, KnownZero, KnownOne);
1858
1859   return (VT.getSizeInBits() - KnownZero.countLeadingOnes()) <= 24;
1860 }
1861
1862 static bool isI24(SDValue Op, SelectionDAG &DAG) {
1863   EVT VT = Op.getValueType();
1864
1865   // In order for this to be a signed 24-bit value, bit 23, must
1866   // be a sign bit.
1867   return VT.getSizeInBits() >= 24 && // Types less than 24-bit should be treated
1868                                      // as unsigned 24-bit values.
1869          (VT.getSizeInBits() - DAG.ComputeNumSignBits(Op)) < 24;
1870 }
1871
1872 static void simplifyI24(SDValue Op, TargetLowering::DAGCombinerInfo &DCI) {
1873
1874   SelectionDAG &DAG = DCI.DAG;
1875   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
1876   EVT VT = Op.getValueType();
1877
1878   APInt Demanded = APInt::getLowBitsSet(VT.getSizeInBits(), 24);
1879   APInt KnownZero, KnownOne;
1880   TargetLowering::TargetLoweringOpt TLO(DAG, true, true);
1881   if (TLI.SimplifyDemandedBits(Op, Demanded, KnownZero, KnownOne, TLO))
1882     DCI.CommitTargetLoweringOpt(TLO);
1883 }
1884
1885 template <typename IntTy>
1886 static SDValue constantFoldBFE(SelectionDAG &DAG, IntTy Src0,
1887                                uint32_t Offset, uint32_t Width) {
1888   if (Width + Offset < 32) {
1889     IntTy Result = (Src0 << (32 - Offset - Width)) >> (32 - Width);
1890     return DAG.getConstant(Result, MVT::i32);
1891   }
1892
1893   return DAG.getConstant(Src0 >> Offset, MVT::i32);
1894 }
1895
1896 static bool usesAllNormalStores(SDNode *LoadVal) {
1897   for (SDNode::use_iterator I = LoadVal->use_begin(); !I.atEnd(); ++I) {
1898     if (!ISD::isNormalStore(*I))
1899       return false;
1900   }
1901
1902   return true;
1903 }
1904
1905 // If we have a copy of an illegal type, replace it with a load / store of an
1906 // equivalently sized legal type. This avoids intermediate bit pack / unpack
1907 // instructions emitted when handling extloads and truncstores. Ideally we could
1908 // recognize the pack / unpack pattern to eliminate it.
1909 SDValue AMDGPUTargetLowering::performStoreCombine(SDNode *N,
1910                                                   DAGCombinerInfo &DCI) const {
1911   if (!DCI.isBeforeLegalize())
1912     return SDValue();
1913
1914   StoreSDNode *SN = cast<StoreSDNode>(N);
1915   SDValue Value = SN->getValue();
1916   EVT VT = Value.getValueType();
1917
1918   if (isTypeLegal(VT) || SN->isVolatile() || !ISD::isNormalLoad(Value.getNode()))
1919     return SDValue();
1920
1921   LoadSDNode *LoadVal = cast<LoadSDNode>(Value);
1922   if (LoadVal->isVolatile() || !usesAllNormalStores(LoadVal))
1923     return SDValue();
1924
1925   EVT MemVT = LoadVal->getMemoryVT();
1926
1927   SDLoc SL(N);
1928   SelectionDAG &DAG = DCI.DAG;
1929   EVT LoadVT = getEquivalentMemType(*DAG.getContext(), MemVT);
1930
1931   SDValue NewLoad = DAG.getLoad(ISD::UNINDEXED, ISD::NON_EXTLOAD,
1932                                 LoadVT, SL,
1933                                 LoadVal->getChain(),
1934                                 LoadVal->getBasePtr(),
1935                                 LoadVal->getOffset(),
1936                                 LoadVT,
1937                                 LoadVal->getMemOperand());
1938
1939   SDValue CastLoad = DAG.getNode(ISD::BITCAST, SL, VT, NewLoad.getValue(0));
1940   DCI.CombineTo(LoadVal, CastLoad, NewLoad.getValue(1), false);
1941
1942   return DAG.getStore(SN->getChain(), SL, NewLoad,
1943                       SN->getBasePtr(), SN->getMemOperand());
1944 }
1945
1946 SDValue AMDGPUTargetLowering::performMulCombine(SDNode *N,
1947                                                 DAGCombinerInfo &DCI) const {
1948   EVT VT = N->getValueType(0);
1949
1950   if (VT.isVector() || VT.getSizeInBits() > 32)
1951     return SDValue();
1952
1953   SelectionDAG &DAG = DCI.DAG;
1954   SDLoc DL(N);
1955
1956   SDValue N0 = N->getOperand(0);
1957   SDValue N1 = N->getOperand(1);
1958   SDValue Mul;
1959
1960   if (Subtarget->hasMulU24() && isU24(N0, DAG) && isU24(N1, DAG)) {
1961     N0 = DAG.getZExtOrTrunc(N0, DL, MVT::i32);
1962     N1 = DAG.getZExtOrTrunc(N1, DL, MVT::i32);
1963     Mul = DAG.getNode(AMDGPUISD::MUL_U24, DL, MVT::i32, N0, N1);
1964   } else if (Subtarget->hasMulI24() && isI24(N0, DAG) && isI24(N1, DAG)) {
1965     N0 = DAG.getSExtOrTrunc(N0, DL, MVT::i32);
1966     N1 = DAG.getSExtOrTrunc(N1, DL, MVT::i32);
1967     Mul = DAG.getNode(AMDGPUISD::MUL_I24, DL, MVT::i32, N0, N1);
1968   } else {
1969     return SDValue();
1970   }
1971
1972   // We need to use sext even for MUL_U24, because MUL_U24 is used
1973   // for signed multiply of 8 and 16-bit types.
1974   return DAG.getSExtOrTrunc(Mul, DL, VT);
1975 }
1976
1977 SDValue AMDGPUTargetLowering::PerformDAGCombine(SDNode *N,
1978                                                 DAGCombinerInfo &DCI) const {
1979   SelectionDAG &DAG = DCI.DAG;
1980   SDLoc DL(N);
1981
1982   switch(N->getOpcode()) {
1983     default: break;
1984     case ISD::MUL:
1985       return performMulCombine(N, DCI);
1986     case AMDGPUISD::MUL_I24:
1987     case AMDGPUISD::MUL_U24: {
1988       SDValue N0 = N->getOperand(0);
1989       SDValue N1 = N->getOperand(1);
1990       simplifyI24(N0, DCI);
1991       simplifyI24(N1, DCI);
1992       return SDValue();
1993     }
1994     case ISD::SELECT_CC: {
1995       return CombineMinMax(N, DAG);
1996     }
1997   case AMDGPUISD::BFE_I32:
1998   case AMDGPUISD::BFE_U32: {
1999     assert(!N->getValueType(0).isVector() &&
2000            "Vector handling of BFE not implemented");
2001     ConstantSDNode *Width = dyn_cast<ConstantSDNode>(N->getOperand(2));
2002     if (!Width)
2003       break;
2004
2005     uint32_t WidthVal = Width->getZExtValue() & 0x1f;
2006     if (WidthVal == 0)
2007       return DAG.getConstant(0, MVT::i32);
2008
2009     ConstantSDNode *Offset = dyn_cast<ConstantSDNode>(N->getOperand(1));
2010     if (!Offset)
2011       break;
2012
2013     SDValue BitsFrom = N->getOperand(0);
2014     uint32_t OffsetVal = Offset->getZExtValue() & 0x1f;
2015
2016     bool Signed = N->getOpcode() == AMDGPUISD::BFE_I32;
2017
2018     if (OffsetVal == 0) {
2019       // This is already sign / zero extended, so try to fold away extra BFEs.
2020       unsigned SignBits =  Signed ? (32 - WidthVal + 1) : (32 - WidthVal);
2021
2022       unsigned OpSignBits = DAG.ComputeNumSignBits(BitsFrom);
2023       if (OpSignBits >= SignBits)
2024         return BitsFrom;
2025
2026       EVT SmallVT = EVT::getIntegerVT(*DAG.getContext(), WidthVal);
2027       if (Signed) {
2028         // This is a sign_extend_inreg. Replace it to take advantage of existing
2029         // DAG Combines. If not eliminated, we will match back to BFE during
2030         // selection.
2031
2032         // TODO: The sext_inreg of extended types ends, although we can could
2033         // handle them in a single BFE.
2034         return DAG.getNode(ISD::SIGN_EXTEND_INREG, DL, MVT::i32, BitsFrom,
2035                            DAG.getValueType(SmallVT));
2036       }
2037
2038       return DAG.getZeroExtendInReg(BitsFrom, DL, SmallVT);
2039     }
2040
2041     if (ConstantSDNode *Val = dyn_cast<ConstantSDNode>(N->getOperand(0))) {
2042       if (Signed) {
2043         return constantFoldBFE<int32_t>(DAG,
2044                                         Val->getSExtValue(),
2045                                         OffsetVal,
2046                                         WidthVal);
2047       }
2048
2049       return constantFoldBFE<uint32_t>(DAG,
2050                                        Val->getZExtValue(),
2051                                        OffsetVal,
2052                                        WidthVal);
2053     }
2054
2055     APInt Demanded = APInt::getBitsSet(32,
2056                                        OffsetVal,
2057                                        OffsetVal + WidthVal);
2058
2059     if ((OffsetVal + WidthVal) >= 32) {
2060       SDValue ShiftVal = DAG.getConstant(OffsetVal, MVT::i32);
2061       return DAG.getNode(Signed ? ISD::SRA : ISD::SRL, DL, MVT::i32,
2062                          BitsFrom, ShiftVal);
2063     }
2064
2065     APInt KnownZero, KnownOne;
2066     TargetLowering::TargetLoweringOpt TLO(DAG, !DCI.isBeforeLegalize(),
2067                                           !DCI.isBeforeLegalizeOps());
2068     const TargetLowering &TLI = DAG.getTargetLoweringInfo();
2069     if (TLO.ShrinkDemandedConstant(BitsFrom, Demanded) ||
2070         TLI.SimplifyDemandedBits(BitsFrom, Demanded, KnownZero, KnownOne, TLO)) {
2071       DCI.CommitTargetLoweringOpt(TLO);
2072     }
2073
2074     break;
2075   }
2076
2077   case ISD::STORE:
2078     return performStoreCombine(N, DCI);
2079   }
2080   return SDValue();
2081 }
2082
2083 //===----------------------------------------------------------------------===//
2084 // Helper functions
2085 //===----------------------------------------------------------------------===//
2086
2087 void AMDGPUTargetLowering::getOriginalFunctionArgs(
2088                                SelectionDAG &DAG,
2089                                const Function *F,
2090                                const SmallVectorImpl<ISD::InputArg> &Ins,
2091                                SmallVectorImpl<ISD::InputArg> &OrigIns) const {
2092
2093   for (unsigned i = 0, e = Ins.size(); i < e; ++i) {
2094     if (Ins[i].ArgVT == Ins[i].VT) {
2095       OrigIns.push_back(Ins[i]);
2096       continue;
2097     }
2098
2099     EVT VT;
2100     if (Ins[i].ArgVT.isVector() && !Ins[i].VT.isVector()) {
2101       // Vector has been split into scalars.
2102       VT = Ins[i].ArgVT.getVectorElementType();
2103     } else if (Ins[i].VT.isVector() && Ins[i].ArgVT.isVector() &&
2104                Ins[i].ArgVT.getVectorElementType() !=
2105                Ins[i].VT.getVectorElementType()) {
2106       // Vector elements have been promoted
2107       VT = Ins[i].ArgVT;
2108     } else {
2109       // Vector has been spilt into smaller vectors.
2110       VT = Ins[i].VT;
2111     }
2112
2113     ISD::InputArg Arg(Ins[i].Flags, VT, VT, Ins[i].Used,
2114                       Ins[i].OrigArgIndex, Ins[i].PartOffset);
2115     OrigIns.push_back(Arg);
2116   }
2117 }
2118
2119 bool AMDGPUTargetLowering::isHWTrueValue(SDValue Op) const {
2120   if (ConstantFPSDNode * CFP = dyn_cast<ConstantFPSDNode>(Op)) {
2121     return CFP->isExactlyValue(1.0);
2122   }
2123   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
2124     return C->isAllOnesValue();
2125   }
2126   return false;
2127 }
2128
2129 bool AMDGPUTargetLowering::isHWFalseValue(SDValue Op) const {
2130   if (ConstantFPSDNode * CFP = dyn_cast<ConstantFPSDNode>(Op)) {
2131     return CFP->getValueAPF().isZero();
2132   }
2133   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
2134     return C->isNullValue();
2135   }
2136   return false;
2137 }
2138
2139 SDValue AMDGPUTargetLowering::CreateLiveInRegister(SelectionDAG &DAG,
2140                                                   const TargetRegisterClass *RC,
2141                                                    unsigned Reg, EVT VT) const {
2142   MachineFunction &MF = DAG.getMachineFunction();
2143   MachineRegisterInfo &MRI = MF.getRegInfo();
2144   unsigned VirtualRegister;
2145   if (!MRI.isLiveIn(Reg)) {
2146     VirtualRegister = MRI.createVirtualRegister(RC);
2147     MRI.addLiveIn(Reg, VirtualRegister);
2148   } else {
2149     VirtualRegister = MRI.getLiveInVirtReg(Reg);
2150   }
2151   return DAG.getRegister(VirtualRegister, VT);
2152 }
2153
2154 #define NODE_NAME_CASE(node) case AMDGPUISD::node: return #node;
2155
2156 const char* AMDGPUTargetLowering::getTargetNodeName(unsigned Opcode) const {
2157   switch (Opcode) {
2158   default: return nullptr;
2159   // AMDIL DAG nodes
2160   NODE_NAME_CASE(CALL);
2161   NODE_NAME_CASE(UMUL);
2162   NODE_NAME_CASE(RET_FLAG);
2163   NODE_NAME_CASE(BRANCH_COND);
2164
2165   // AMDGPU DAG nodes
2166   NODE_NAME_CASE(DWORDADDR)
2167   NODE_NAME_CASE(FRACT)
2168   NODE_NAME_CASE(CLAMP)
2169   NODE_NAME_CASE(FMAX)
2170   NODE_NAME_CASE(SMAX)
2171   NODE_NAME_CASE(UMAX)
2172   NODE_NAME_CASE(FMIN)
2173   NODE_NAME_CASE(SMIN)
2174   NODE_NAME_CASE(UMIN)
2175   NODE_NAME_CASE(URECIP)
2176   NODE_NAME_CASE(DIV_SCALE)
2177   NODE_NAME_CASE(DIV_FMAS)
2178   NODE_NAME_CASE(DIV_FIXUP)
2179   NODE_NAME_CASE(TRIG_PREOP)
2180   NODE_NAME_CASE(RCP)
2181   NODE_NAME_CASE(RSQ)
2182   NODE_NAME_CASE(RSQ_LEGACY)
2183   NODE_NAME_CASE(RSQ_CLAMPED)
2184   NODE_NAME_CASE(DOT4)
2185   NODE_NAME_CASE(BFE_U32)
2186   NODE_NAME_CASE(BFE_I32)
2187   NODE_NAME_CASE(BFI)
2188   NODE_NAME_CASE(BFM)
2189   NODE_NAME_CASE(BREV)
2190   NODE_NAME_CASE(MUL_U24)
2191   NODE_NAME_CASE(MUL_I24)
2192   NODE_NAME_CASE(MAD_U24)
2193   NODE_NAME_CASE(MAD_I24)
2194   NODE_NAME_CASE(EXPORT)
2195   NODE_NAME_CASE(CONST_ADDRESS)
2196   NODE_NAME_CASE(REGISTER_LOAD)
2197   NODE_NAME_CASE(REGISTER_STORE)
2198   NODE_NAME_CASE(LOAD_CONSTANT)
2199   NODE_NAME_CASE(LOAD_INPUT)
2200   NODE_NAME_CASE(SAMPLE)
2201   NODE_NAME_CASE(SAMPLEB)
2202   NODE_NAME_CASE(SAMPLED)
2203   NODE_NAME_CASE(SAMPLEL)
2204   NODE_NAME_CASE(CVT_F32_UBYTE0)
2205   NODE_NAME_CASE(CVT_F32_UBYTE1)
2206   NODE_NAME_CASE(CVT_F32_UBYTE2)
2207   NODE_NAME_CASE(CVT_F32_UBYTE3)
2208   NODE_NAME_CASE(BUILD_VERTICAL_VECTOR)
2209   NODE_NAME_CASE(CONST_DATA_PTR)
2210   NODE_NAME_CASE(STORE_MSKOR)
2211   NODE_NAME_CASE(TBUFFER_STORE_FORMAT)
2212   }
2213 }
2214
2215 static void computeKnownBitsForMinMax(const SDValue Op0,
2216                                       const SDValue Op1,
2217                                       APInt &KnownZero,
2218                                       APInt &KnownOne,
2219                                       const SelectionDAG &DAG,
2220                                       unsigned Depth) {
2221   APInt Op0Zero, Op0One;
2222   APInt Op1Zero, Op1One;
2223   DAG.computeKnownBits(Op0, Op0Zero, Op0One, Depth);
2224   DAG.computeKnownBits(Op1, Op1Zero, Op1One, Depth);
2225
2226   KnownZero = Op0Zero & Op1Zero;
2227   KnownOne = Op0One & Op1One;
2228 }
2229
2230 void AMDGPUTargetLowering::computeKnownBitsForTargetNode(
2231   const SDValue Op,
2232   APInt &KnownZero,
2233   APInt &KnownOne,
2234   const SelectionDAG &DAG,
2235   unsigned Depth) const {
2236
2237   KnownZero = KnownOne = APInt(KnownOne.getBitWidth(), 0); // Don't know anything.
2238
2239   APInt KnownZero2;
2240   APInt KnownOne2;
2241   unsigned Opc = Op.getOpcode();
2242
2243   switch (Opc) {
2244   default:
2245     break;
2246   case ISD::INTRINSIC_WO_CHAIN: {
2247     // FIXME: The intrinsic should just use the node.
2248     switch (cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue()) {
2249     case AMDGPUIntrinsic::AMDGPU_imax:
2250     case AMDGPUIntrinsic::AMDGPU_umax:
2251     case AMDGPUIntrinsic::AMDGPU_imin:
2252     case AMDGPUIntrinsic::AMDGPU_umin:
2253       computeKnownBitsForMinMax(Op.getOperand(1), Op.getOperand(2),
2254                                 KnownZero, KnownOne, DAG, Depth);
2255       break;
2256     default:
2257       break;
2258     }
2259
2260     break;
2261   }
2262   case AMDGPUISD::SMAX:
2263   case AMDGPUISD::UMAX:
2264   case AMDGPUISD::SMIN:
2265   case AMDGPUISD::UMIN:
2266     computeKnownBitsForMinMax(Op.getOperand(0), Op.getOperand(1),
2267                               KnownZero, KnownOne, DAG, Depth);
2268     break;
2269
2270   case AMDGPUISD::BFE_I32:
2271   case AMDGPUISD::BFE_U32: {
2272     ConstantSDNode *CWidth = dyn_cast<ConstantSDNode>(Op.getOperand(2));
2273     if (!CWidth)
2274       return;
2275
2276     unsigned BitWidth = 32;
2277     uint32_t Width = CWidth->getZExtValue() & 0x1f;
2278     if (Width == 0) {
2279       KnownZero = APInt::getAllOnesValue(BitWidth);
2280       KnownOne = APInt::getNullValue(BitWidth);
2281       return;
2282     }
2283
2284     // FIXME: This could do a lot more. If offset is 0, should be the same as
2285     // sign_extend_inreg implementation, but that involves duplicating it.
2286     if (Opc == AMDGPUISD::BFE_I32)
2287       KnownOne = APInt::getHighBitsSet(BitWidth, BitWidth - Width);
2288     else
2289       KnownZero = APInt::getHighBitsSet(BitWidth, BitWidth - Width);
2290
2291     break;
2292   }
2293   }
2294 }
2295
2296 unsigned AMDGPUTargetLowering::ComputeNumSignBitsForTargetNode(
2297   SDValue Op,
2298   const SelectionDAG &DAG,
2299   unsigned Depth) const {
2300   switch (Op.getOpcode()) {
2301   case AMDGPUISD::BFE_I32: {
2302     ConstantSDNode *Width = dyn_cast<ConstantSDNode>(Op.getOperand(2));
2303     if (!Width)
2304       return 1;
2305
2306     unsigned SignBits = 32 - Width->getZExtValue() + 1;
2307     ConstantSDNode *Offset = dyn_cast<ConstantSDNode>(Op.getOperand(1));
2308     if (!Offset || !Offset->isNullValue())
2309       return SignBits;
2310
2311     // TODO: Could probably figure something out with non-0 offsets.
2312     unsigned Op0SignBits = DAG.ComputeNumSignBits(Op.getOperand(0), Depth + 1);
2313     return std::max(SignBits, Op0SignBits);
2314   }
2315
2316   case AMDGPUISD::BFE_U32: {
2317     ConstantSDNode *Width = dyn_cast<ConstantSDNode>(Op.getOperand(2));
2318     return Width ? 32 - (Width->getZExtValue() & 0x1f) : 1;
2319   }
2320
2321   default:
2322     return 1;
2323   }
2324 }