lib/Target/PowerPC/PPCRegisterInfo.cpp

   1 //===- PPC32RegisterInfo.cpp - PowerPC32 Register Information ---*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the PowerPC32 implementation of the MRegisterInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "reginfo"
  15 #include "PowerPC.h"
  16 #include "PowerPCInstrBuilder.h"
  17 #include "PPC32RegisterInfo.h"
  18 #include "llvm/Constants.h"
  19 #include "llvm/Type.h"
  20 #include "llvm/CodeGen/ValueTypes.h"
  21 #include "llvm/CodeGen/MachineInstrBuilder.h"
  22 #include "llvm/CodeGen/MachineFunction.h"
  23 #include "llvm/CodeGen/MachineFrameInfo.h"
  24 #include "llvm/Target/TargetFrameInfo.h"
  25 #include "llvm/Target/TargetMachine.h"
  26 #include "llvm/Target/TargetOptions.h"
  27 #include "llvm/Support/CommandLine.h"
  28 #include "llvm/Support/Debug.h"
  29 #include "llvm/ADT/STLExtras.h"
  30 #include <cstdlib>
  31 #include <iostream>
  32 using namespace llvm;
  33
  34 PPC32RegisterInfo::PPC32RegisterInfo()
  35   : PPC32GenRegisterInfo(PPC::ADJCALLSTACKDOWN, PPC::ADJCALLSTACKUP) {
  36   ImmToIdxMap[PPC::LD]   = PPC::LDX;    ImmToIdxMap[PPC::STD]  = PPC::STDX;
  37   ImmToIdxMap[PPC::LBZ]  = PPC::LBZX;   ImmToIdxMap[PPC::STB]  = PPC::STBX;
  38   ImmToIdxMap[PPC::LHZ]  = PPC::LHZX;   ImmToIdxMap[PPC::LHA]  = PPC::LHAX;
  39   ImmToIdxMap[PPC::LWZ]  = PPC::LWZX;   ImmToIdxMap[PPC::LWA]  = PPC::LWAX;
  40   ImmToIdxMap[PPC::LFS]  = PPC::LFSX;   ImmToIdxMap[PPC::LFD]  = PPC::LFDX;
  41   ImmToIdxMap[PPC::STH]  = PPC::STHX;   ImmToIdxMap[PPC::STW]  = PPC::STWX;
  42   ImmToIdxMap[PPC::STFS] = PPC::STFSX;  ImmToIdxMap[PPC::STFD] = PPC::STFDX;
  43   ImmToIdxMap[PPC::ADDI] = PPC::ADD;
  44 }
  45
  46 static const TargetRegisterClass *getClass(unsigned SrcReg) {
  47   if (PPC32::GPRCRegisterClass->contains(SrcReg))
  48     return PPC32::GPRCRegisterClass;
  49   if (PPC32::FPRCRegisterClass->contains(SrcReg))
  50     return PPC32::FPRCRegisterClass;
  51   assert(PPC32::CRRCRegisterClass->contains(SrcReg) &&"Reg not FPR, GPR, CRRC");
  52   return PPC32::CRRCRegisterClass;
  53 }
  54
  55 static unsigned getIdx(const TargetRegisterClass *RC) {
  56   if (RC == PPC32::GPRCRegisterClass) {
  57     switch (RC->getSize()) {
  58       default: assert(0 && "Invalid data size!");
  59       case 1:  return 0;
  60       case 2:  return 1;
  61       case 4:  return 2;
  62     }
  63   } else if (RC == PPC32::FPRCRegisterClass) {
  64     switch (RC->getSize()) {
  65       default: assert(0 && "Invalid data size!");
  66       case 4:  return 3;
  67       case 8:  return 4;
  68     }
  69   } else if (RC == PPC32::CRRCRegisterClass) {
  70     switch (RC->getSize()) {
  71       default: assert(0 && "Invalid data size!");
  72       case 4:  return 2;
  73     }
  74   }
  75   std::cerr << "Invalid register class to getIdx()!\n";
  76   abort();
  77 }
  78
  79 void
  80 PPC32RegisterInfo::storeRegToStackSlot(MachineBasicBlock &MBB,
  81                                        MachineBasicBlock::iterator MI,
  82                                        unsigned SrcReg, int FrameIdx) const {
  83   static const unsigned Opcode[] = {
  84     PPC::STB, PPC::STH, PPC::STW, PPC::STFS, PPC::STFD
  85   };
  86   const TargetRegisterClass *RegClass = getClass(SrcReg);
  87   unsigned OC = Opcode[getIdx(RegClass)];
  88   if (SrcReg == PPC::LR) {
  89     BuildMI(MBB, MI, PPC::MFLR, 1, PPC::R11);
  90     addFrameReference(BuildMI(MBB, MI, OC, 3).addReg(PPC::R11),FrameIdx);
  91   } else if (RegClass == PPC32::CRRCRegisterClass) {
  92     BuildMI(MBB, MI, PPC::MFCR, 0, PPC::R11);
  93     addFrameReference(BuildMI(MBB, MI, OC, 3).addReg(PPC::R11),FrameIdx);
  94   } else {
  95     addFrameReference(BuildMI(MBB, MI, OC, 3).addReg(SrcReg),FrameIdx);
  96   }
  97 }
  98
  99 void
 100 PPC32RegisterInfo::loadRegFromStackSlot(MachineBasicBlock &MBB,
 101                                         MachineBasicBlock::iterator MI,
 102                                         unsigned DestReg, int FrameIdx) const {
 103   static const unsigned Opcode[] = {
 104     PPC::LBZ, PPC::LHZ, PPC::LWZ, PPC::LFS, PPC::LFD
 105   };
 106   const TargetRegisterClass *RegClass = getClass(DestReg);
 107   unsigned OC = Opcode[getIdx(RegClass)];
 108   if (DestReg == PPC::LR) {
 109     addFrameReference(BuildMI(MBB, MI, OC, 2, PPC::R11), FrameIdx);
 110     BuildMI(MBB, MI, PPC::MTLR, 1).addReg(PPC::R11);
 111   } else if (RegClass == PPC32::CRRCRegisterClass) {
 112     addFrameReference(BuildMI(MBB, MI, OC, 2, PPC::R11), FrameIdx);
 113     BuildMI(MBB, MI, PPC::MTCRF, 1, DestReg).addReg(PPC::R11);
 114   } else {
 115     addFrameReference(BuildMI(MBB, MI, OC, 2, DestReg), FrameIdx);
 116   }
 117 }
 118
 119 void PPC32RegisterInfo::copyRegToReg(MachineBasicBlock &MBB,
 120                                      MachineBasicBlock::iterator MI,
 121                                      unsigned DestReg, unsigned SrcReg,
 122                                      const TargetRegisterClass *RC) const {
 123   MachineInstr *I;
 124
 125   if (RC == PPC32::GPRCRegisterClass) {
 126     BuildMI(MBB, MI, PPC::OR, 2, DestReg).addReg(SrcReg).addReg(SrcReg);
 127   } else if (RC == PPC32::FPRCRegisterClass) {
 128     BuildMI(MBB, MI, PPC::FMR, 1, DestReg).addReg(SrcReg);
 129   } else if (RC == PPC32::CRRCRegisterClass) {
 130     BuildMI(MBB, MI, PPC::MCRF, 1, DestReg).addReg(SrcReg);
 131   } else {
 132     std::cerr << "Attempt to copy register that is not GPR or FPR";
 133     abort();
 134   }
 135 }
 136
 137 /// foldMemoryOperand - PowerPC (like most RISC's) can only fold spills into
 138 /// copy instructions, turning them into load/store instructions.
 139 MachineInstr *PPC32RegisterInfo::foldMemoryOperand(MachineInstr *MI,
 140                                                    unsigned OpNum,
 141                                                    int FrameIndex) const {
 142   // Make sure this is a reg-reg copy.  Note that we can't handle MCRF, because
 143   // it takes more than one instruction to store it.
 144   unsigned Opc = MI->getOpcode();
 145
 146   if ((Opc == PPC::OR &&
 147        MI->getOperand(1).getReg() == MI->getOperand(2).getReg())) {
 148     if (OpNum == 0) {  // move -> store
 149       unsigned InReg = MI->getOperand(1).getReg();
 150       return addFrameReference(BuildMI(PPC::STW,
 151                                        3).addReg(InReg), FrameIndex);
 152     } else {           // move -> load
 153       unsigned OutReg = MI->getOperand(0).getReg();
 154       return addFrameReference(BuildMI(PPC::LWZ, 2, OutReg), FrameIndex);
 155     }
 156
 157   } else if (Opc == PPC::FMR) {
 158     // We currently always spill FP values as doubles.  :(
 159     if (OpNum == 0) {  // move -> store
 160       unsigned InReg = MI->getOperand(1).getReg();
 161       return addFrameReference(BuildMI(PPC::STFD,
 162                                        3).addReg(InReg), FrameIndex);
 163     } else {           // move -> load
 164       unsigned OutReg = MI->getOperand(0).getReg();
 165       return addFrameReference(BuildMI(PPC::LFD, 2, OutReg), FrameIndex);
 166     }
 167   }
 168   return 0;
 169 }
 170
 171 //===----------------------------------------------------------------------===//
 172 // Stack Frame Processing methods
 173 //===----------------------------------------------------------------------===//
 174
 175 // hasFP - Return true if the specified function should have a dedicated frame
 176 // pointer register.  This is true if the function has variable sized allocas or
 177 // if frame pointer elimination is disabled.
 178 //
 179 static bool hasFP(MachineFunction &MF) {
 180   return NoFramePointerElim || MF.getFrameInfo()->hasVarSizedObjects();
 181 }
 182
 183 void PPC32RegisterInfo::
 184 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 185                               MachineBasicBlock::iterator I) const {
 186   if (hasFP(MF)) {
 187     // If we have a frame pointer, convert as follows:
 188     // ADJCALLSTACKDOWN -> addi, r1, r1, -amount
 189     // ADJCALLSTACKUP   -> addi, r1, r1, amount
 190     MachineInstr *Old = I;
 191     unsigned Amount = Old->getOperand(0).getImmedValue();
 192     if (Amount != 0) {
 193       // We need to keep the stack aligned properly.  To do this, we round the
 194       // amount of space needed for the outgoing arguments up to the next
 195       // alignment boundary.
 196       unsigned Align = MF.getTarget().getFrameInfo()->getStackAlignment();
 197       Amount = (Amount+Align-1)/Align*Align;
 198
 199       // Replace the pseudo instruction with a new instruction...
 200       if (Old->getOpcode() == PPC::ADJCALLSTACKDOWN) {
 201         MBB.insert(I, BuildMI(PPC::ADDI, 2, PPC::R1).addReg(PPC::R1)
 202                 .addSImm(-Amount));
 203       } else {
 204         assert(Old->getOpcode() == PPC::ADJCALLSTACKUP);
 205         MBB.insert(I, BuildMI(PPC::ADDI, 2, PPC::R1).addReg(PPC::R1)
 206                 .addSImm(Amount));
 207       }
 208     }
 209   }
 210   MBB.erase(I);
 211 }
 212
 213 void
 214 PPC32RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II) const {
 215   unsigned i = 0;
 216   MachineInstr &MI = *II;
 217   MachineBasicBlock &MBB = *MI.getParent();
 218   MachineFunction &MF = *MBB.getParent();
 219
 220   while (!MI.getOperand(i).isFrameIndex()) {
 221     ++i;
 222     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 223   }
 224
 225   int FrameIndex = MI.getOperand(i).getFrameIndex();
 226
 227   // Replace the FrameIndex with base register with GPR1 (SP) or GPR31 (FP).
 228   MI.SetMachineOperandReg(i, hasFP(MF) ? PPC::R31 : PPC::R1);
 229
 230   // Take into account whether it's an add or mem instruction
 231   unsigned OffIdx = (i == 2) ? 1 : 2;
 232
 233   // Now add the frame object offset to the offset from r1.
 234   int Offset = MF.getFrameInfo()->getObjectOffset(FrameIndex) +
 235                MI.getOperand(OffIdx).getImmedValue();
 236
 237   // If we're not using a Frame Pointer that has been set to the value of the
 238   // SP before having the stack size subtracted from it, then add the stack size
 239   // to Offset to get the correct offset.
 240   Offset += MF.getFrameInfo()->getStackSize();
 241
 242   if (Offset > 32767 || Offset < -32768) {
 243     // Insert a set of r0 with the full offset value before the ld, st, or add
 244     MachineBasicBlock *MBB = MI.getParent();
 245     MBB->insert(II, BuildMI(PPC::LIS, 1, PPC::R0).addSImm(Offset >> 16));
 246     MBB->insert(II, BuildMI(PPC::ORI, 2, PPC::R0).addReg(PPC::R0)
 247       .addImm(Offset));
 248     // convert into indexed form of the instruction
 249     // sth 0:rA, 1:imm 2:(rB) ==> sthx 0:rA, 2:rB, 1:r0
 250     // addi 0:rA 1:rB, 2, imm ==> add 0:rA, 1:rB, 2:r0
 251     assert(ImmToIdxMap.count(MI.getOpcode()) &&
 252            "No indexed form of load or store available!");
 253     unsigned NewOpcode = ImmToIdxMap.find(MI.getOpcode())->second;
 254     MI.setOpcode(NewOpcode);
 255     MI.SetMachineOperandReg(1, MI.getOperand(i).getReg());
 256     MI.SetMachineOperandReg(2, PPC::R0);
 257   } else {
 258     MI.SetMachineOperandConst(OffIdx,MachineOperand::MO_SignExtendedImmed,Offset);
 259   }
 260 }
 261
 262
 263 void PPC32RegisterInfo::emitPrologue(MachineFunction &MF) const {
 264   MachineBasicBlock &MBB = MF.front();   // Prolog goes in entry BB
 265   MachineBasicBlock::iterator MBBI = MBB.begin();
 266   MachineFrameInfo *MFI = MF.getFrameInfo();
 267   MachineInstr *MI;
 268
 269   // Get the number of bytes to allocate from the FrameInfo
 270   unsigned NumBytes = MFI->getStackSize();
 271
 272   // If we have calls, we cannot use the red zone to store callee save registers
 273   // and we must set up a stack frame, so calculate the necessary size here.
 274   if (MFI->hasCalls()) {
 275     // We reserve argument space for call sites in the function immediately on
 276     // entry to the current function.  This eliminates the need for add/sub
 277     // brackets around call sites.
 278     NumBytes += MFI->getMaxCallFrameSize();
 279   }
 280
 281   // If we are a leaf function, and use up to 224 bytes of stack space,
 282   // and don't have a frame pointer, then we do not need to adjust the stack
 283   // pointer (we fit in the Red Zone).
 284   if ((NumBytes == 0) || (NumBytes <= 224 && !hasFP(MF) && !MFI->hasCalls())) {
 285     MFI->setStackSize(0);
 286     return;
 287   }
 288
 289   // Add the size of R1 to  NumBytes size for the store of R1 to the bottom
 290   // of the stack and round the size to a multiple of the alignment.
 291   unsigned Align = MF.getTarget().getFrameInfo()->getStackAlignment();
 292   unsigned GPRSize = getSpillSize(PPC::R1)/8;
 293   unsigned Size = hasFP(MF) ? GPRSize + GPRSize : GPRSize;
 294   NumBytes = (NumBytes+Size+Align-1)/Align*Align;
 295
 296   // Update frame info to pretend that this is part of the stack...
 297   MFI->setStackSize(NumBytes);
 298
 299   // Adjust stack pointer: r1 -= numbytes.
 300   if (NumBytes <= 32768) {
 301     MI=BuildMI(PPC::STWU,3).addReg(PPC::R1).addSImm(-NumBytes).addReg(PPC::R1);
 302     MBB.insert(MBBI, MI);
 303   } else {
 304     int NegNumbytes = -NumBytes;
 305     MI = BuildMI(PPC::LIS, 1, PPC::R0).addSImm(NegNumbytes >> 16);
 306     MBB.insert(MBBI, MI);
 307     MI = BuildMI(PPC::ORI, 2, PPC::R0).addReg(PPC::R0)
 308       .addImm(NegNumbytes & 0xFFFF);
 309     MBB.insert(MBBI, MI);
 310     MI = BuildMI(PPC::STWUX, 3).addReg(PPC::R1).addReg(PPC::R1).addReg(PPC::R0);
 311     MBB.insert(MBBI, MI);
 312   }
 313
 314   if (hasFP(MF)) {
 315     MI = BuildMI(PPC::STW, 3).addReg(PPC::R31).addSImm(GPRSize).addReg(PPC::R1);
 316     MBB.insert(MBBI, MI);
 317     MI = BuildMI(PPC::OR, 2, PPC::R31).addReg(PPC::R1).addReg(PPC::R1);
 318     MBB.insert(MBBI, MI);
 319   }
 320 }
 321
 322 void PPC32RegisterInfo::emitEpilogue(MachineFunction &MF,
 323                                      MachineBasicBlock &MBB) const {
 324   const MachineFrameInfo *MFI = MF.getFrameInfo();
 325   MachineBasicBlock::iterator MBBI = prior(MBB.end());
 326   MachineInstr *MI;
 327   assert(MBBI->getOpcode() == PPC::BLR &&
 328          "Can only insert epilog into returning blocks");
 329
 330   // Get the number of bytes allocated from the FrameInfo...
 331   unsigned NumBytes = MFI->getStackSize();
 332   unsigned GPRSize = getSpillSize(PPC::R31)/8;
 333
 334   if (NumBytes != 0) {
 335     if (hasFP(MF)) {
 336       MI = BuildMI(PPC::LWZ, 2, PPC::R31).addSImm(GPRSize).addReg(PPC::R31);
 337       MBB.insert(MBBI, MI);
 338     }
 339     MI = BuildMI(PPC::LWZ, 2, PPC::R1).addSImm(0).addReg(PPC::R1);
 340     MBB.insert(MBBI, MI);
 341   }
 342 }
 343
 344 #include "PPC32GenRegisterInfo.inc"
 345