lib/Target/PowerPC/PPCInstr64Bit.td

   1 //===-- PPCInstr64Bit.td - The PowerPC 64-bit Support ------*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes the PowerPC 64-bit instructions.  These patterns are used
  11 // both when in ppc64 mode and when in "use 64-bit extensions in 32-bit" mode.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 //===----------------------------------------------------------------------===//
  16 // 64-bit operands.
  17 //
  18 def s16imm64 : Operand<i64> {
  19   let PrintMethod = "printS16ImmOperand";
  20   let EncoderMethod = "getImm16Encoding";
  21   let ParserMatchClass = PPCS16ImmAsmOperand;
  22   let DecoderMethod = "decodeSImmOperand<16>";
  23 }
  24 def u16imm64 : Operand<i64> {
  25   let PrintMethod = "printU16ImmOperand";
  26   let EncoderMethod = "getImm16Encoding";
  27   let ParserMatchClass = PPCU16ImmAsmOperand;
  28   let DecoderMethod = "decodeUImmOperand<16>";
  29 }
  30 def s17imm64 : Operand<i64> {
  31   // This operand type is used for addis/lis to allow the assembler parser
  32   // to accept immediates in the range -65536..65535 for compatibility with
  33   // the GNU assembler.  The operand is treated as 16-bit otherwise.
  34   let PrintMethod = "printS16ImmOperand";
  35   let EncoderMethod = "getImm16Encoding";
  36   let ParserMatchClass = PPCS17ImmAsmOperand;
  37   let DecoderMethod = "decodeSImmOperand<16>";
  38 }
  39 def tocentry : Operand<iPTR> {
  40   let MIOperandInfo = (ops i64imm:$imm);
  41 }
  42 def tlsreg : Operand<i64> {
  43   let EncoderMethod = "getTLSRegEncoding";
  44   let ParserMatchClass = PPCTLSRegOperand;
  45 }
  46 def tlsgd : Operand<i64> {}
  47 def tlscall : Operand<i64> {
  48   let PrintMethod = "printTLSCall";
  49   let MIOperandInfo = (ops calltarget:$func, tlsgd:$sym);
  50   let EncoderMethod = "getTLSCallEncoding";
  51 }
  52
  53 //===----------------------------------------------------------------------===//
  54 // 64-bit transformation functions.
  55 //
  56
  57 def SHL64 : SDNodeXForm<imm, [{
  58   // Transformation function: 63 - imm
  59   return getI32Imm(63 - N->getZExtValue());
  60 }]>;
  61
  62 def SRL64 : SDNodeXForm<imm, [{
  63   // Transformation function: 64 - imm
  64   return N->getZExtValue() ? getI32Imm(64 - N->getZExtValue()) : getI32Imm(0);
  65 }]>;
  66
  67 def HI32_48 : SDNodeXForm<imm, [{
  68   // Transformation function: shift the immediate value down into the low bits.
  69   return getI32Imm((unsigned short)(N->getZExtValue() >> 32));
  70 }]>;
  71
  72 def HI48_64 : SDNodeXForm<imm, [{
  73   // Transformation function: shift the immediate value down into the low bits.
  74   return getI32Imm((unsigned short)(N->getZExtValue() >> 48));
  75 }]>;
  76
  77
  78 //===----------------------------------------------------------------------===//
  79 // Calls.
  80 //
  81
  82 let Interpretation64Bit = 1, isCodeGenOnly = 1 in {
  83 let isTerminator = 1, isBarrier = 1, PPC970_Unit = 7 in {
  84   let isReturn = 1, Uses = [LR8, RM] in
  85     def BLR8 : XLForm_2_ext<19, 16, 20, 0, 0, (outs), (ins), "blr", IIC_BrB,
  86                             [(retflag)]>, Requires<[In64BitMode]>;
  87   let isBranch = 1, isIndirectBranch = 1, Uses = [CTR8] in {
  88     def BCTR8 : XLForm_2_ext<19, 528, 20, 0, 0, (outs), (ins), "bctr", IIC_BrB,
  89                              []>,
  90         Requires<[In64BitMode]>;
  91     def BCCCTR8 : XLForm_2_br<19, 528, 0, (outs), (ins pred:$cond),
  92                               "b${cond:cc}ctr${cond:pm} ${cond:reg}", IIC_BrB,
  93                               []>,
  94         Requires<[In64BitMode]>;
  95
  96     def BCCTR8  : XLForm_2_br2<19, 528, 12, 0, (outs), (ins crbitrc:$bi),
  97                                "bcctr 12, $bi, 0", IIC_BrB, []>,
  98         Requires<[In64BitMode]>;
  99     def BCCTR8n : XLForm_2_br2<19, 528, 4, 0, (outs), (ins crbitrc:$bi),
 100                                "bcctr 4, $bi, 0", IIC_BrB, []>,
 101         Requires<[In64BitMode]>;
 102   }
 103 }
 104
 105 let Defs = [LR8] in
 106   def MovePCtoLR8 : Pseudo<(outs), (ins), "#MovePCtoLR8", []>,
 107                     PPC970_Unit_BRU;
 108
 109 let isBranch = 1, isTerminator = 1, hasCtrlDep = 1, PPC970_Unit = 7 in {
 110   let Defs = [CTR8], Uses = [CTR8] in {
 111     def BDZ8  : BForm_1<16, 18, 0, 0, (outs), (ins condbrtarget:$dst),
 112                         "bdz $dst">;
 113     def BDNZ8 : BForm_1<16, 16, 0, 0, (outs), (ins condbrtarget:$dst),
 114                         "bdnz $dst">;
 115   }
 116
 117   let isReturn = 1, Defs = [CTR8], Uses = [CTR8, LR8, RM] in {
 118     def BDZLR8  : XLForm_2_ext<19, 16, 18, 0, 0, (outs), (ins),
 119                               "bdzlr", IIC_BrB, []>;
 120     def BDNZLR8 : XLForm_2_ext<19, 16, 16, 0, 0, (outs), (ins),
 121                               "bdnzlr", IIC_BrB, []>;
 122   }
 123 }
 124
 125
 126
 127 let isCall = 1, PPC970_Unit = 7, Defs = [LR8] in {
 128   // Convenient aliases for call instructions
 129   let Uses = [RM] in {
 130     def BL8  : IForm<18, 0, 1, (outs), (ins calltarget:$func),
 131                      "bl $func", IIC_BrB, []>;  // See Pat patterns below.
 132
 133     def BL8_TLS  : IForm<18, 0, 1, (outs), (ins tlscall:$func),
 134                          "bl $func", IIC_BrB, []>;
 135
 136     def BLA8 : IForm<18, 1, 1, (outs), (ins abscalltarget:$func),
 137                      "bla $func", IIC_BrB, [(PPCcall (i64 imm:$func))]>;
 138   }
 139   let Uses = [RM], isCodeGenOnly = 1 in {
 140     def BL8_NOP  : IForm_and_DForm_4_zero<18, 0, 1, 24,
 141                              (outs), (ins calltarget:$func),
 142                              "bl $func\n\tnop", IIC_BrB, []>;
 143
 144     def BL8_NOP_TLS : IForm_and_DForm_4_zero<18, 0, 1, 24,
 145                                   (outs), (ins tlscall:$func),
 146                                   "bl $func\n\tnop", IIC_BrB, []>;
 147
 148     def BLA8_NOP : IForm_and_DForm_4_zero<18, 1, 1, 24,
 149                              (outs), (ins abscalltarget:$func),
 150                              "bla $func\n\tnop", IIC_BrB,
 151                              [(PPCcall_nop (i64 imm:$func))]>;
 152   }
 153   let Uses = [CTR8, RM] in {
 154     def BCTRL8 : XLForm_2_ext<19, 528, 20, 0, 1, (outs), (ins),
 155                               "bctrl", IIC_BrB, [(PPCbctrl)]>,
 156                  Requires<[In64BitMode]>;
 157
 158     let isCodeGenOnly = 1 in {
 159       def BCCCTRL8 : XLForm_2_br<19, 528, 1, (outs), (ins pred:$cond),
 160                                  "b${cond:cc}ctrl${cond:pm} ${cond:reg}", IIC_BrB,
 161                                  []>,
 162           Requires<[In64BitMode]>;
 163
 164       def BCCTRL8  : XLForm_2_br2<19, 528, 12, 1, (outs), (ins crbitrc:$bi),
 165                                   "bcctrl 12, $bi, 0", IIC_BrB, []>,
 166           Requires<[In64BitMode]>;
 167       def BCCTRL8n : XLForm_2_br2<19, 528, 4, 1, (outs), (ins crbitrc:$bi),
 168                                   "bcctrl 4, $bi, 0", IIC_BrB, []>,
 169           Requires<[In64BitMode]>;
 170     }
 171   }
 172 }
 173
 174 let isCall = 1, PPC970_Unit = 7, isCodeGenOnly = 1,
 175     Defs = [LR8, X2], Uses = [CTR8, RM], RST = 2 in {
 176   def BCTRL8_LDinto_toc :
 177     XLForm_2_ext_and_DSForm_1<19, 528, 20, 0, 1, 58, 0, (outs),
 178                               (ins memrix:$src),
 179                               "bctrl\n\tld 2, $src", IIC_BrB,
 180                               [(PPCbctrl_load_toc ixaddr:$src)]>,
 181     Requires<[In64BitMode]>;
 182 }
 183
 184 } // Interpretation64Bit
 185
 186 // FIXME: Duplicating this for the asm parser should be unnecessary, but the
 187 // previous definition must be marked as CodeGen only to prevent decoding
 188 // conflicts.
 189 let Interpretation64Bit = 1, isAsmParserOnly = 1 in
 190 let isCall = 1, PPC970_Unit = 7, Defs = [LR8], Uses = [RM] in
 191 def BL8_TLS_ : IForm<18, 0, 1, (outs), (ins tlscall:$func),
 192                      "bl $func", IIC_BrB, []>;
 193
 194 // Calls
 195 def : Pat<(PPCcall (i64 tglobaladdr:$dst)),
 196           (BL8 tglobaladdr:$dst)>;
 197 def : Pat<(PPCcall_nop (i64 tglobaladdr:$dst)),
 198           (BL8_NOP tglobaladdr:$dst)>;
 199
 200 def : Pat<(PPCcall (i64 texternalsym:$dst)),
 201           (BL8 texternalsym:$dst)>;
 202 def : Pat<(PPCcall_nop (i64 texternalsym:$dst)),
 203           (BL8_NOP texternalsym:$dst)>;
 204
 205 // Atomic operations
 206 let usesCustomInserter = 1 in {
 207   let Defs = [CR0] in {
 208     def ATOMIC_LOAD_ADD_I64 : Pseudo<
 209       (outs g8rc:$dst), (ins memrr:$ptr, g8rc:$incr), "#ATOMIC_LOAD_ADD_I64",
 210       [(set i64:$dst, (atomic_load_add_64 xoaddr:$ptr, i64:$incr))]>;
 211     def ATOMIC_LOAD_SUB_I64 : Pseudo<
 212       (outs g8rc:$dst), (ins memrr:$ptr, g8rc:$incr), "#ATOMIC_LOAD_SUB_I64",
 213       [(set i64:$dst, (atomic_load_sub_64 xoaddr:$ptr, i64:$incr))]>;
 214     def ATOMIC_LOAD_OR_I64 : Pseudo<
 215       (outs g8rc:$dst), (ins memrr:$ptr, g8rc:$incr), "#ATOMIC_LOAD_OR_I64",
 216       [(set i64:$dst, (atomic_load_or_64 xoaddr:$ptr, i64:$incr))]>;
 217     def ATOMIC_LOAD_XOR_I64 : Pseudo<
 218       (outs g8rc:$dst), (ins memrr:$ptr, g8rc:$incr), "#ATOMIC_LOAD_XOR_I64",
 219       [(set i64:$dst, (atomic_load_xor_64 xoaddr:$ptr, i64:$incr))]>;
 220     def ATOMIC_LOAD_AND_I64 : Pseudo<
 221       (outs g8rc:$dst), (ins memrr:$ptr, g8rc:$incr), "#ATOMIC_LOAD_AND_i64",
 222       [(set i64:$dst, (atomic_load_and_64 xoaddr:$ptr, i64:$incr))]>;
 223     def ATOMIC_LOAD_NAND_I64 : Pseudo<
 224       (outs g8rc:$dst), (ins memrr:$ptr, g8rc:$incr), "#ATOMIC_LOAD_NAND_I64",
 225       [(set i64:$dst, (atomic_load_nand_64 xoaddr:$ptr, i64:$incr))]>;
 226
 227     def ATOMIC_CMP_SWAP_I64 : Pseudo<
 228       (outs g8rc:$dst), (ins memrr:$ptr, g8rc:$old, g8rc:$new), "#ATOMIC_CMP_SWAP_I64",
 229       [(set i64:$dst, (atomic_cmp_swap_64 xoaddr:$ptr, i64:$old, i64:$new))]>;
 230
 231     def ATOMIC_SWAP_I64 : Pseudo<
 232       (outs g8rc:$dst), (ins memrr:$ptr, g8rc:$new), "#ATOMIC_SWAP_I64",
 233       [(set i64:$dst, (atomic_swap_64 xoaddr:$ptr, i64:$new))]>;
 234   }
 235 }
 236
 237 // Instructions to support atomic operations
 238 let mayLoad = 1, hasSideEffects = 0 in {
 239 def LDARX : XForm_1<31,  84, (outs g8rc:$rD), (ins memrr:$ptr),
 240                     "ldarx $rD, $ptr", IIC_LdStLDARX, []>;
 241
 242 // Instruction to support lock versions of atomics
 243 // (EH=1 - see Power ISA 2.07 Book II 4.4.2)
 244 def LDARXL : XForm_1<31,  84, (outs g8rc:$rD), (ins memrr:$ptr),
 245                      "ldarx $rD, $ptr, 1", IIC_LdStLDARX, []>, isDOT;
 246 }
 247
 248 let Defs = [CR0], mayStore = 1, hasSideEffects = 0 in
 249 def STDCX : XForm_1<31, 214, (outs), (ins g8rc:$rS, memrr:$dst),
 250                     "stdcx. $rS, $dst", IIC_LdStSTDCX, []>, isDOT;
 251
 252 let Interpretation64Bit = 1, isCodeGenOnly = 1 in {
 253 let isCall = 1, isTerminator = 1, isReturn = 1, isBarrier = 1, Uses = [RM] in
 254 def TCRETURNdi8 :Pseudo< (outs),
 255                         (ins calltarget:$dst, i32imm:$offset),
 256                  "#TC_RETURNd8 $dst $offset",
 257                  []>;
 258
 259 let isCall = 1, isTerminator = 1, isReturn = 1, isBarrier = 1, Uses = [RM] in
 260 def TCRETURNai8 :Pseudo<(outs), (ins abscalltarget:$func, i32imm:$offset),
 261                  "#TC_RETURNa8 $func $offset",
 262                  [(PPCtc_return (i64 imm:$func), imm:$offset)]>;
 263
 264 let isCall = 1, isTerminator = 1, isReturn = 1, isBarrier = 1, Uses = [RM] in
 265 def TCRETURNri8 : Pseudo<(outs), (ins CTRRC8:$dst, i32imm:$offset),
 266                  "#TC_RETURNr8 $dst $offset",
 267                  []>;
 268
 269 let isTerminator = 1, isBarrier = 1, PPC970_Unit = 7, isBranch = 1,
 270     isIndirectBranch = 1, isCall = 1, isReturn = 1, Uses = [CTR8, RM] in
 271 def TAILBCTR8 : XLForm_2_ext<19, 528, 20, 0, 0, (outs), (ins), "bctr", IIC_BrB,
 272                              []>,
 273     Requires<[In64BitMode]>;
 274
 275 let isBranch = 1, isTerminator = 1, hasCtrlDep = 1, PPC970_Unit = 7,
 276     isBarrier = 1, isCall = 1, isReturn = 1, Uses = [RM] in
 277 def TAILB8   : IForm<18, 0, 0, (outs), (ins calltarget:$dst),
 278                   "b $dst", IIC_BrB,
 279                   []>;
 280
 281 let isBranch = 1, isTerminator = 1, hasCtrlDep = 1, PPC970_Unit = 7,
 282     isBarrier = 1, isCall = 1, isReturn = 1, Uses = [RM] in
 283 def TAILBA8   : IForm<18, 0, 0, (outs), (ins abscalltarget:$dst),
 284                   "ba $dst", IIC_BrB,
 285                   []>;
 286 } // Interpretation64Bit
 287
 288 def : Pat<(PPCtc_return (i64 tglobaladdr:$dst),  imm:$imm),
 289           (TCRETURNdi8 tglobaladdr:$dst, imm:$imm)>;
 290
 291 def : Pat<(PPCtc_return (i64 texternalsym:$dst), imm:$imm),
 292           (TCRETURNdi8 texternalsym:$dst, imm:$imm)>;
 293
 294 def : Pat<(PPCtc_return CTRRC8:$dst, imm:$imm),
 295           (TCRETURNri8 CTRRC8:$dst, imm:$imm)>;
 296
 297
 298 // 64-bit CR instructions
 299 let Interpretation64Bit = 1, isCodeGenOnly = 1 in {
 300 let hasSideEffects = 0 in {
 301 def MTOCRF8: XFXForm_5a<31, 144, (outs crbitm:$FXM), (ins g8rc:$ST),
 302                         "mtocrf $FXM, $ST", IIC_BrMCRX>,
 303             PPC970_DGroup_First, PPC970_Unit_CRU;
 304
 305 def MTCRF8 : XFXForm_5<31, 144, (outs), (ins i32imm:$FXM, g8rc:$rS),
 306                       "mtcrf $FXM, $rS", IIC_BrMCRX>,
 307             PPC970_MicroCode, PPC970_Unit_CRU;
 308
 309 let hasExtraSrcRegAllocReq = 1 in // to enable post-ra anti-dep breaking.
 310 def MFOCRF8: XFXForm_5a<31, 19, (outs g8rc:$rT), (ins crbitm:$FXM),
 311                         "mfocrf $rT, $FXM", IIC_SprMFCRF>,
 312              PPC970_DGroup_First, PPC970_Unit_CRU;
 313
 314 def MFCR8 : XFXForm_3<31, 19, (outs g8rc:$rT), (ins),
 315                      "mfcr $rT", IIC_SprMFCR>,
 316                      PPC970_MicroCode, PPC970_Unit_CRU;
 317 } // hasSideEffects = 0
 318
 319 let hasSideEffects = 1, isBarrier = 1, usesCustomInserter = 1 in {
 320   let Defs = [CTR8] in
 321   def EH_SjLj_SetJmp64  : Pseudo<(outs gprc:$dst), (ins memr:$buf),
 322                             "#EH_SJLJ_SETJMP64",
 323                             [(set i32:$dst, (PPCeh_sjlj_setjmp addr:$buf))]>,
 324                           Requires<[In64BitMode]>;
 325   let isTerminator = 1 in
 326   def EH_SjLj_LongJmp64 : Pseudo<(outs), (ins memr:$buf),
 327                             "#EH_SJLJ_LONGJMP64",
 328                             [(PPCeh_sjlj_longjmp addr:$buf)]>,
 329                           Requires<[In64BitMode]>;
 330 }
 331
 332 //===----------------------------------------------------------------------===//
 333 // 64-bit SPR manipulation instrs.
 334
 335 let Uses = [CTR8] in {
 336 def MFCTR8 : XFXForm_1_ext<31, 339, 9, (outs g8rc:$rT), (ins),
 337                            "mfctr $rT", IIC_SprMFSPR>,
 338              PPC970_DGroup_First, PPC970_Unit_FXU;
 339 }
 340 let Pattern = [(PPCmtctr i64:$rS)], Defs = [CTR8] in {
 341 def MTCTR8 : XFXForm_7_ext<31, 467, 9, (outs), (ins g8rc:$rS),
 342                            "mtctr $rS", IIC_SprMTSPR>,
 343              PPC970_DGroup_First, PPC970_Unit_FXU;
 344 }
 345 let hasSideEffects = 1, Defs = [CTR8] in {
 346 let Pattern = [(int_ppc_mtctr i64:$rS)] in
 347 def MTCTR8loop : XFXForm_7_ext<31, 467, 9, (outs), (ins g8rc:$rS),
 348                                "mtctr $rS", IIC_SprMTSPR>,
 349                  PPC970_DGroup_First, PPC970_Unit_FXU;
 350 }
 351
 352 let Pattern = [(set i64:$rT, readcyclecounter)] in
 353 def MFTB8 : XFXForm_1_ext<31, 339, 268, (outs g8rc:$rT), (ins),
 354                           "mfspr $rT, 268", IIC_SprMFTB>,
 355             PPC970_DGroup_First, PPC970_Unit_FXU;
 356 // Note that encoding mftb using mfspr is now the preferred form,
 357 // and has been since at least ISA v2.03. The mftb instruction has
 358 // now been phased out. Using mfspr, however, is known not to work on
 359 // the POWER3.
 360
 361 let Defs = [X1], Uses = [X1] in
 362 def DYNALLOC8 : Pseudo<(outs g8rc:$result), (ins g8rc:$negsize, memri:$fpsi),"#DYNALLOC8",
 363                        [(set i64:$result,
 364                              (PPCdynalloc i64:$negsize, iaddr:$fpsi))]>;
 365
 366 let Defs = [LR8] in {
 367 def MTLR8  : XFXForm_7_ext<31, 467, 8, (outs), (ins g8rc:$rS),
 368                            "mtlr $rS", IIC_SprMTSPR>,
 369              PPC970_DGroup_First, PPC970_Unit_FXU;
 370 }
 371 let Uses = [LR8] in {
 372 def MFLR8  : XFXForm_1_ext<31, 339, 8, (outs g8rc:$rT), (ins),
 373                            "mflr $rT", IIC_SprMFSPR>,
 374              PPC970_DGroup_First, PPC970_Unit_FXU;
 375 }
 376 } // Interpretation64Bit
 377
 378 //===----------------------------------------------------------------------===//
 379 // Fixed point instructions.
 380 //
 381
 382 let PPC970_Unit = 1 in {  // FXU Operations.
 383 let Interpretation64Bit = 1 in {
 384 let hasSideEffects = 0 in {
 385 let isCodeGenOnly = 1 in {
 386
 387 let isReMaterializable = 1, isAsCheapAsAMove = 1, isMoveImm = 1 in {
 388 def LI8  : DForm_2_r0<14, (outs g8rc:$rD), (ins s16imm64:$imm),
 389                       "li $rD, $imm", IIC_IntSimple,
 390                       [(set i64:$rD, imm64SExt16:$imm)]>;
 391 def LIS8 : DForm_2_r0<15, (outs g8rc:$rD), (ins s17imm64:$imm),
 392                       "lis $rD, $imm", IIC_IntSimple,
 393                       [(set i64:$rD, imm16ShiftedSExt:$imm)]>;
 394 }
 395
 396 // Logical ops.
 397 let isCommutable = 1 in {
 398 defm NAND8: XForm_6r<31, 476, (outs g8rc:$rA), (ins g8rc:$rS, g8rc:$rB),
 399                      "nand", "$rA, $rS, $rB", IIC_IntSimple,
 400                      [(set i64:$rA, (not (and i64:$rS, i64:$rB)))]>;
 401 defm AND8 : XForm_6r<31,  28, (outs g8rc:$rA), (ins g8rc:$rS, g8rc:$rB),
 402                      "and", "$rA, $rS, $rB", IIC_IntSimple,
 403                      [(set i64:$rA, (and i64:$rS, i64:$rB))]>;
 404 } // isCommutable
 405 defm ANDC8: XForm_6r<31,  60, (outs g8rc:$rA), (ins g8rc:$rS, g8rc:$rB),
 406                      "andc", "$rA, $rS, $rB", IIC_IntSimple,
 407                      [(set i64:$rA, (and i64:$rS, (not i64:$rB)))]>;
 408 let isCommutable = 1 in {
 409 defm OR8  : XForm_6r<31, 444, (outs g8rc:$rA), (ins g8rc:$rS, g8rc:$rB),
 410                      "or", "$rA, $rS, $rB", IIC_IntSimple,
 411                      [(set i64:$rA, (or i64:$rS, i64:$rB))]>;
 412 defm NOR8 : XForm_6r<31, 124, (outs g8rc:$rA), (ins g8rc:$rS, g8rc:$rB),
 413                      "nor", "$rA, $rS, $rB", IIC_IntSimple,
 414                      [(set i64:$rA, (not (or i64:$rS, i64:$rB)))]>;
 415 } // isCommutable
 416 defm ORC8 : XForm_6r<31, 412, (outs g8rc:$rA), (ins g8rc:$rS, g8rc:$rB),
 417                      "orc", "$rA, $rS, $rB", IIC_IntSimple,
 418                      [(set i64:$rA, (or i64:$rS, (not i64:$rB)))]>;
 419 let isCommutable = 1 in {
 420 defm EQV8 : XForm_6r<31, 284, (outs g8rc:$rA), (ins g8rc:$rS, g8rc:$rB),
 421                      "eqv", "$rA, $rS, $rB", IIC_IntSimple,
 422                      [(set i64:$rA, (not (xor i64:$rS, i64:$rB)))]>;
 423 defm XOR8 : XForm_6r<31, 316, (outs g8rc:$rA), (ins g8rc:$rS, g8rc:$rB),
 424                      "xor", "$rA, $rS, $rB", IIC_IntSimple,
 425                      [(set i64:$rA, (xor i64:$rS, i64:$rB))]>;
 426 } // let isCommutable = 1
 427
 428 // Logical ops with immediate.
 429 let Defs = [CR0] in {
 430 def ANDIo8  : DForm_4<28, (outs g8rc:$dst), (ins g8rc:$src1, u16imm64:$src2),
 431                       "andi. $dst, $src1, $src2", IIC_IntGeneral,
 432                       [(set i64:$dst, (and i64:$src1, immZExt16:$src2))]>,
 433                       isDOT;
 434 def ANDISo8 : DForm_4<29, (outs g8rc:$dst), (ins g8rc:$src1, u16imm64:$src2),
 435                      "andis. $dst, $src1, $src2", IIC_IntGeneral,
 436                     [(set i64:$dst, (and i64:$src1, imm16ShiftedZExt:$src2))]>,
 437                      isDOT;
 438 }
 439 def ORI8    : DForm_4<24, (outs g8rc:$dst), (ins g8rc:$src1, u16imm64:$src2),
 440                       "ori $dst, $src1, $src2", IIC_IntSimple,
 441                       [(set i64:$dst, (or i64:$src1, immZExt16:$src2))]>;
 442 def ORIS8   : DForm_4<25, (outs g8rc:$dst), (ins g8rc:$src1, u16imm64:$src2),
 443                       "oris $dst, $src1, $src2", IIC_IntSimple,
 444                     [(set i64:$dst, (or i64:$src1, imm16ShiftedZExt:$src2))]>;
 445 def XORI8   : DForm_4<26, (outs g8rc:$dst), (ins g8rc:$src1, u16imm64:$src2),
 446                       "xori $dst, $src1, $src2", IIC_IntSimple,
 447                       [(set i64:$dst, (xor i64:$src1, immZExt16:$src2))]>;
 448 def XORIS8  : DForm_4<27, (outs g8rc:$dst), (ins g8rc:$src1, u16imm64:$src2),
 449                       "xoris $dst, $src1, $src2", IIC_IntSimple,
 450                    [(set i64:$dst, (xor i64:$src1, imm16ShiftedZExt:$src2))]>;
 451
 452 let isCommutable = 1 in
 453 defm ADD8  : XOForm_1r<31, 266, 0, (outs g8rc:$rT), (ins g8rc:$rA, g8rc:$rB),
 454                        "add", "$rT, $rA, $rB", IIC_IntSimple,
 455                        [(set i64:$rT, (add i64:$rA, i64:$rB))]>;
 456 // ADD8 has a special form: reg = ADD8(reg, sym@tls) for use by the
 457 // initial-exec thread-local storage model.
 458 def ADD8TLS  : XOForm_1<31, 266, 0, (outs g8rc:$rT), (ins g8rc:$rA, tlsreg:$rB),
 459                         "add $rT, $rA, $rB", IIC_IntSimple,
 460                         [(set i64:$rT, (add i64:$rA, tglobaltlsaddr:$rB))]>;
 461
 462 let isCommutable = 1 in
 463 defm ADDC8 : XOForm_1rc<31, 10, 0, (outs g8rc:$rT), (ins g8rc:$rA, g8rc:$rB),
 464                         "addc", "$rT, $rA, $rB", IIC_IntGeneral,
 465                         [(set i64:$rT, (addc i64:$rA, i64:$rB))]>,
 466                         PPC970_DGroup_Cracked;
 467
 468 let Defs = [CARRY] in
 469 def ADDIC8 : DForm_2<12, (outs g8rc:$rD), (ins g8rc:$rA, s16imm64:$imm),
 470                      "addic $rD, $rA, $imm", IIC_IntGeneral,
 471                      [(set i64:$rD, (addc i64:$rA, imm64SExt16:$imm))]>;
 472 def ADDI8  : DForm_2<14, (outs g8rc:$rD), (ins g8rc_nox0:$rA, s16imm64:$imm),
 473                      "addi $rD, $rA, $imm", IIC_IntSimple,
 474                      [(set i64:$rD, (add i64:$rA, imm64SExt16:$imm))]>;
 475 def ADDIS8 : DForm_2<15, (outs g8rc:$rD), (ins g8rc_nox0:$rA, s17imm64:$imm),
 476                      "addis $rD, $rA, $imm", IIC_IntSimple,
 477                      [(set i64:$rD, (add i64:$rA, imm16ShiftedSExt:$imm))]>;
 478
 479 let Defs = [CARRY] in {
 480 def SUBFIC8: DForm_2< 8, (outs g8rc:$rD), (ins g8rc:$rA, s16imm64:$imm),
 481                      "subfic $rD, $rA, $imm", IIC_IntGeneral,
 482                      [(set i64:$rD, (subc imm64SExt16:$imm, i64:$rA))]>;
 483 defm SUBFC8 : XOForm_1r<31, 8, 0, (outs g8rc:$rT), (ins g8rc:$rA, g8rc:$rB),
 484                         "subfc", "$rT, $rA, $rB", IIC_IntGeneral,
 485                         [(set i64:$rT, (subc i64:$rB, i64:$rA))]>,
 486                         PPC970_DGroup_Cracked;
 487 }
 488 defm SUBF8 : XOForm_1r<31, 40, 0, (outs g8rc:$rT), (ins g8rc:$rA, g8rc:$rB),
 489                        "subf", "$rT, $rA, $rB", IIC_IntGeneral,
 490                        [(set i64:$rT, (sub i64:$rB, i64:$rA))]>;
 491 defm NEG8    : XOForm_3r<31, 104, 0, (outs g8rc:$rT), (ins g8rc:$rA),
 492                         "neg", "$rT, $rA", IIC_IntSimple,
 493                         [(set i64:$rT, (ineg i64:$rA))]>;
 494 let Uses = [CARRY] in {
 495 let isCommutable = 1 in
 496 defm ADDE8   : XOForm_1rc<31, 138, 0, (outs g8rc:$rT), (ins g8rc:$rA, g8rc:$rB),
 497                           "adde", "$rT, $rA, $rB", IIC_IntGeneral,
 498                           [(set i64:$rT, (adde i64:$rA, i64:$rB))]>;
 499 defm ADDME8  : XOForm_3rc<31, 234, 0, (outs g8rc:$rT), (ins g8rc:$rA),
 500                           "addme", "$rT, $rA", IIC_IntGeneral,
 501                           [(set i64:$rT, (adde i64:$rA, -1))]>;
 502 defm ADDZE8  : XOForm_3rc<31, 202, 0, (outs g8rc:$rT), (ins g8rc:$rA),
 503                           "addze", "$rT, $rA", IIC_IntGeneral,
 504                           [(set i64:$rT, (adde i64:$rA, 0))]>;
 505 defm SUBFE8  : XOForm_1rc<31, 136, 0, (outs g8rc:$rT), (ins g8rc:$rA, g8rc:$rB),
 506                           "subfe", "$rT, $rA, $rB", IIC_IntGeneral,
 507                           [(set i64:$rT, (sube i64:$rB, i64:$rA))]>;
 508 defm SUBFME8 : XOForm_3rc<31, 232, 0, (outs g8rc:$rT), (ins g8rc:$rA),
 509                           "subfme", "$rT, $rA", IIC_IntGeneral,
 510                           [(set i64:$rT, (sube -1, i64:$rA))]>;
 511 defm SUBFZE8 : XOForm_3rc<31, 200, 0, (outs g8rc:$rT), (ins g8rc:$rA),
 512                           "subfze", "$rT, $rA", IIC_IntGeneral,
 513                           [(set i64:$rT, (sube 0, i64:$rA))]>;
 514 }
 515 } // isCodeGenOnly
 516
 517 // FIXME: Duplicating this for the asm parser should be unnecessary, but the
 518 // previous definition must be marked as CodeGen only to prevent decoding
 519 // conflicts.
 520 let isAsmParserOnly = 1 in
 521 def ADD8TLS_ : XOForm_1<31, 266, 0, (outs g8rc:$rT), (ins g8rc:$rA, tlsreg:$rB),
 522                         "add $rT, $rA, $rB", IIC_IntSimple, []>;
 523
 524 let isCommutable = 1 in {
 525 defm MULHD : XOForm_1r<31, 73, 0, (outs g8rc:$rT), (ins g8rc:$rA, g8rc:$rB),
 526                        "mulhd", "$rT, $rA, $rB", IIC_IntMulHW,
 527                        [(set i64:$rT, (mulhs i64:$rA, i64:$rB))]>;
 528 defm MULHDU : XOForm_1r<31, 9, 0, (outs g8rc:$rT), (ins g8rc:$rA, g8rc:$rB),
 529                        "mulhdu", "$rT, $rA, $rB", IIC_IntMulHWU,
 530                        [(set i64:$rT, (mulhu i64:$rA, i64:$rB))]>;
 531 } // isCommutable
 532 }
 533 } // Interpretation64Bit
 534
 535 let isCompare = 1, hasSideEffects = 0 in {
 536   def CMPD   : XForm_16_ext<31, 0, (outs crrc:$crD), (ins g8rc:$rA, g8rc:$rB),
 537                             "cmpd $crD, $rA, $rB", IIC_IntCompare>, isPPC64;
 538   def CMPLD  : XForm_16_ext<31, 32, (outs crrc:$crD), (ins g8rc:$rA, g8rc:$rB),
 539                             "cmpld $crD, $rA, $rB", IIC_IntCompare>, isPPC64;
 540   def CMPDI  : DForm_5_ext<11, (outs crrc:$crD), (ins g8rc:$rA, s16imm64:$imm),
 541                            "cmpdi $crD, $rA, $imm", IIC_IntCompare>, isPPC64;
 542   def CMPLDI : DForm_6_ext<10, (outs crrc:$dst), (ins g8rc:$src1, u16imm64:$src2),
 543                            "cmpldi $dst, $src1, $src2",
 544                            IIC_IntCompare>, isPPC64;
 545 }
 546
 547 let hasSideEffects = 0 in {
 548 defm SLD  : XForm_6r<31,  27, (outs g8rc:$rA), (ins g8rc:$rS, gprc:$rB),
 549                      "sld", "$rA, $rS, $rB", IIC_IntRotateD,
 550                      [(set i64:$rA, (PPCshl i64:$rS, i32:$rB))]>, isPPC64;
 551 defm SRD  : XForm_6r<31, 539, (outs g8rc:$rA), (ins g8rc:$rS, gprc:$rB),
 552                      "srd", "$rA, $rS, $rB", IIC_IntRotateD,
 553                      [(set i64:$rA, (PPCsrl i64:$rS, i32:$rB))]>, isPPC64;
 554 defm SRAD : XForm_6rc<31, 794, (outs g8rc:$rA), (ins g8rc:$rS, gprc:$rB),
 555                       "srad", "$rA, $rS, $rB", IIC_IntRotateD,
 556                       [(set i64:$rA, (PPCsra i64:$rS, i32:$rB))]>, isPPC64;
 557
 558 let Interpretation64Bit = 1, isCodeGenOnly = 1 in {
 559 defm CNTLZW8 : XForm_11r<31,  26, (outs g8rc:$rA), (ins g8rc:$rS),
 560                         "cntlzw", "$rA, $rS", IIC_IntGeneral, []>;
 561
 562 defm EXTSB8 : XForm_11r<31, 954, (outs g8rc:$rA), (ins g8rc:$rS),
 563                         "extsb", "$rA, $rS", IIC_IntSimple,
 564                         [(set i64:$rA, (sext_inreg i64:$rS, i8))]>;
 565 defm EXTSH8 : XForm_11r<31, 922, (outs g8rc:$rA), (ins g8rc:$rS),
 566                         "extsh", "$rA, $rS", IIC_IntSimple,
 567                         [(set i64:$rA, (sext_inreg i64:$rS, i16))]>;
 568
 569 defm SLW8  : XForm_6r<31,  24, (outs g8rc:$rA), (ins g8rc:$rS, g8rc:$rB),
 570                       "slw", "$rA, $rS, $rB", IIC_IntGeneral, []>;
 571 defm SRW8  : XForm_6r<31, 536, (outs g8rc:$rA), (ins g8rc:$rS, g8rc:$rB),
 572                       "srw", "$rA, $rS, $rB", IIC_IntGeneral, []>;
 573 } // Interpretation64Bit
 574
 575 // For fast-isel:
 576 let isCodeGenOnly = 1 in {
 577 def EXTSB8_32_64 : XForm_11<31, 954, (outs g8rc:$rA), (ins gprc:$rS),
 578                            "extsb $rA, $rS", IIC_IntSimple, []>, isPPC64;
 579 def EXTSH8_32_64 : XForm_11<31, 922, (outs g8rc:$rA), (ins gprc:$rS),
 580                            "extsh $rA, $rS", IIC_IntSimple, []>, isPPC64;
 581 } // isCodeGenOnly for fast-isel
 582
 583 defm EXTSW  : XForm_11r<31, 986, (outs g8rc:$rA), (ins g8rc:$rS),
 584                         "extsw", "$rA, $rS", IIC_IntSimple,
 585                         [(set i64:$rA, (sext_inreg i64:$rS, i32))]>, isPPC64;
 586 let Interpretation64Bit = 1, isCodeGenOnly = 1 in
 587 defm EXTSW_32_64 : XForm_11r<31, 986, (outs g8rc:$rA), (ins gprc:$rS),
 588                              "extsw", "$rA, $rS", IIC_IntSimple,
 589                              [(set i64:$rA, (sext i32:$rS))]>, isPPC64;
 590
 591 defm SRADI  : XSForm_1rc<31, 413, (outs g8rc:$rA), (ins g8rc:$rS, u6imm:$SH),
 592                          "sradi", "$rA, $rS, $SH", IIC_IntRotateDI,
 593                          [(set i64:$rA, (sra i64:$rS, (i32 imm:$SH)))]>, isPPC64;
 594 defm CNTLZD : XForm_11r<31, 58, (outs g8rc:$rA), (ins g8rc:$rS),
 595                         "cntlzd", "$rA, $rS", IIC_IntGeneral,
 596                         [(set i64:$rA, (ctlz i64:$rS))]>;
 597 def POPCNTD : XForm_11<31, 506, (outs g8rc:$rA), (ins g8rc:$rS),
 598                        "popcntd $rA, $rS", IIC_IntGeneral,
 599                        [(set i64:$rA, (ctpop i64:$rS))]>;
 600
 601 let isCodeGenOnly = 1, isCommutable = 1 in
 602 def CMPB8 : XForm_6<31, 508, (outs g8rc:$rA), (ins g8rc:$rS, g8rc:$rB),
 603                     "cmpb $rA, $rS, $rB", IIC_IntGeneral,
 604                     [(set i64:$rA, (PPCcmpb i64:$rS, i64:$rB))]>;
 605
 606 // popcntw also does a population count on the high 32 bits (storing the
 607 // results in the high 32-bits of the output). We'll ignore that here (which is
 608 // safe because we never separately use the high part of the 64-bit registers).
 609 def POPCNTW : XForm_11<31, 378, (outs gprc:$rA), (ins gprc:$rS),
 610                        "popcntw $rA, $rS", IIC_IntGeneral,
 611                        [(set i32:$rA, (ctpop i32:$rS))]>;
 612
 613 defm DIVD  : XOForm_1r<31, 489, 0, (outs g8rc:$rT), (ins g8rc:$rA, g8rc:$rB),
 614                        "divd", "$rT, $rA, $rB", IIC_IntDivD,
 615                        [(set i64:$rT, (sdiv i64:$rA, i64:$rB))]>, isPPC64,
 616                        PPC970_DGroup_First, PPC970_DGroup_Cracked;
 617 defm DIVDU : XOForm_1r<31, 457, 0, (outs g8rc:$rT), (ins g8rc:$rA, g8rc:$rB),
 618                        "divdu", "$rT, $rA, $rB", IIC_IntDivD,
 619                        [(set i64:$rT, (udiv i64:$rA, i64:$rB))]>, isPPC64,
 620                        PPC970_DGroup_First, PPC970_DGroup_Cracked;
 621 let isCommutable = 1 in
 622 defm MULLD : XOForm_1r<31, 233, 0, (outs g8rc:$rT), (ins g8rc:$rA, g8rc:$rB),
 623                        "mulld", "$rT, $rA, $rB", IIC_IntMulHD,
 624                        [(set i64:$rT, (mul i64:$rA, i64:$rB))]>, isPPC64;
 625 let Interpretation64Bit = 1, isCodeGenOnly = 1 in
 626 def MULLI8 : DForm_2<7, (outs g8rc:$rD), (ins g8rc:$rA, s16imm64:$imm),
 627                        "mulli $rD, $rA, $imm", IIC_IntMulLI,
 628                        [(set i64:$rD, (mul i64:$rA, imm64SExt16:$imm))]>;
 629 }
 630
 631 let hasSideEffects = 0 in {
 632 defm RLDIMI : MDForm_1r<30, 3, (outs g8rc:$rA),
 633                         (ins g8rc:$rSi, g8rc:$rS, u6imm:$SH, u6imm:$MBE),
 634                         "rldimi", "$rA, $rS, $SH, $MBE", IIC_IntRotateDI,
 635                         []>, isPPC64, RegConstraint<"$rSi = $rA">,
 636                         NoEncode<"$rSi">;
 637
 638 // Rotate instructions.
 639 defm RLDCL  : MDSForm_1r<30, 8,
 640                         (outs g8rc:$rA), (ins g8rc:$rS, gprc:$rB, u6imm:$MBE),
 641                         "rldcl", "$rA, $rS, $rB, $MBE", IIC_IntRotateD,
 642                         []>, isPPC64;
 643 defm RLDCR  : MDSForm_1r<30, 9,
 644                         (outs g8rc:$rA), (ins g8rc:$rS, gprc:$rB, u6imm:$MBE),
 645                         "rldcr", "$rA, $rS, $rB, $MBE", IIC_IntRotateD,
 646                         []>, isPPC64;
 647 defm RLDICL : MDForm_1r<30, 0,
 648                         (outs g8rc:$rA), (ins g8rc:$rS, u6imm:$SH, u6imm:$MBE),
 649                         "rldicl", "$rA, $rS, $SH, $MBE", IIC_IntRotateDI,
 650                         []>, isPPC64;
 651 // For fast-isel:
 652 let isCodeGenOnly = 1 in
 653 def RLDICL_32_64 : MDForm_1<30, 0,
 654                            (outs g8rc:$rA),
 655                            (ins gprc:$rS, u6imm:$SH, u6imm:$MBE),
 656                            "rldicl $rA, $rS, $SH, $MBE", IIC_IntRotateDI,
 657                            []>, isPPC64;
 658 // End fast-isel.
 659 defm RLDICR : MDForm_1r<30, 1,
 660                         (outs g8rc:$rA), (ins g8rc:$rS, u6imm:$SH, u6imm:$MBE),
 661                         "rldicr", "$rA, $rS, $SH, $MBE", IIC_IntRotateDI,
 662                         []>, isPPC64;
 663 defm RLDIC  : MDForm_1r<30, 2,
 664                         (outs g8rc:$rA), (ins g8rc:$rS, u6imm:$SH, u6imm:$MBE),
 665                         "rldic", "$rA, $rS, $SH, $MBE", IIC_IntRotateDI,
 666                         []>, isPPC64;
 667
 668 let Interpretation64Bit = 1, isCodeGenOnly = 1 in {
 669 defm RLWINM8 : MForm_2r<21, (outs g8rc:$rA),
 670                         (ins g8rc:$rS, u5imm:$SH, u5imm:$MB, u5imm:$ME),
 671                         "rlwinm", "$rA, $rS, $SH, $MB, $ME", IIC_IntGeneral,
 672                         []>;
 673
 674 defm RLWNM8  : MForm_2r<23, (outs g8rc:$rA),
 675                         (ins g8rc:$rS, g8rc:$rB, u5imm:$MB, u5imm:$ME),
 676                         "rlwnm", "$rA, $rS, $rB, $MB, $ME", IIC_IntGeneral,
 677                         []>;
 678
 679 // RLWIMI can be commuted if the rotate amount is zero.
 680 let Interpretation64Bit = 1, isCodeGenOnly = 1 in
 681 defm RLWIMI8 : MForm_2r<20, (outs g8rc:$rA),
 682                         (ins g8rc:$rSi, g8rc:$rS, u5imm:$SH, u5imm:$MB,
 683                         u5imm:$ME), "rlwimi", "$rA, $rS, $SH, $MB, $ME",
 684                         IIC_IntRotate, []>, PPC970_DGroup_Cracked,
 685                         RegConstraint<"$rSi = $rA">, NoEncode<"$rSi">;
 686
 687 let isSelect = 1 in
 688 def ISEL8   : AForm_4<31, 15,
 689                      (outs g8rc:$rT), (ins g8rc_nox0:$rA, g8rc:$rB, crbitrc:$cond),
 690                      "isel $rT, $rA, $rB, $cond", IIC_IntISEL,
 691                      []>;
 692 }  // Interpretation64Bit
 693 }  // hasSideEffects = 0
 694 }  // End FXU Operations.
 695
 696
 697 //===----------------------------------------------------------------------===//
 698 // Load/Store instructions.
 699 //
 700
 701
 702 // Sign extending loads.
 703 let canFoldAsLoad = 1, PPC970_Unit = 2 in {
 704 let Interpretation64Bit = 1, isCodeGenOnly = 1 in
 705 def LHA8: DForm_1<42, (outs g8rc:$rD), (ins memri:$src),
 706                   "lha $rD, $src", IIC_LdStLHA,
 707                   [(set i64:$rD, (sextloadi16 iaddr:$src))]>,
 708                   PPC970_DGroup_Cracked;
 709 def LWA  : DSForm_1<58, 2, (outs g8rc:$rD), (ins memrix:$src),
 710                     "lwa $rD, $src", IIC_LdStLWA,
 711                     [(set i64:$rD,
 712                           (aligned4sextloadi32 ixaddr:$src))]>, isPPC64,
 713                     PPC970_DGroup_Cracked;
 714 let Interpretation64Bit = 1, isCodeGenOnly = 1 in
 715 def LHAX8: XForm_1<31, 343, (outs g8rc:$rD), (ins memrr:$src),
 716                    "lhax $rD, $src", IIC_LdStLHA,
 717                    [(set i64:$rD, (sextloadi16 xaddr:$src))]>,
 718                    PPC970_DGroup_Cracked;
 719 def LWAX : XForm_1<31, 341, (outs g8rc:$rD), (ins memrr:$src),
 720                    "lwax $rD, $src", IIC_LdStLHA,
 721                    [(set i64:$rD, (sextloadi32 xaddr:$src))]>, isPPC64,
 722                    PPC970_DGroup_Cracked;
 723 // For fast-isel:
 724 let isCodeGenOnly = 1, mayLoad = 1 in {
 725 def LWA_32  : DSForm_1<58, 2, (outs gprc:$rD), (ins memrix:$src),
 726                       "lwa $rD, $src", IIC_LdStLWA, []>, isPPC64,
 727                       PPC970_DGroup_Cracked;
 728 def LWAX_32 : XForm_1<31, 341, (outs gprc:$rD), (ins memrr:$src),
 729                      "lwax $rD, $src", IIC_LdStLHA, []>, isPPC64,
 730                      PPC970_DGroup_Cracked;
 731 } // end fast-isel isCodeGenOnly
 732
 733 // Update forms.
 734 let mayLoad = 1, hasSideEffects = 0 in {
 735 let Interpretation64Bit = 1, isCodeGenOnly = 1 in
 736 def LHAU8 : DForm_1<43, (outs g8rc:$rD, ptr_rc_nor0:$ea_result),
 737                     (ins memri:$addr),
 738                     "lhau $rD, $addr", IIC_LdStLHAU,
 739                     []>, RegConstraint<"$addr.reg = $ea_result">,
 740                     NoEncode<"$ea_result">;
 741 // NO LWAU!
 742
 743 let Interpretation64Bit = 1, isCodeGenOnly = 1 in
 744 def LHAUX8 : XForm_1<31, 375, (outs g8rc:$rD, ptr_rc_nor0:$ea_result),
 745                     (ins memrr:$addr),
 746                     "lhaux $rD, $addr", IIC_LdStLHAUX,
 747                     []>, RegConstraint<"$addr.ptrreg = $ea_result">,
 748                     NoEncode<"$ea_result">;
 749 def LWAUX : XForm_1<31, 373, (outs g8rc:$rD, ptr_rc_nor0:$ea_result),
 750                     (ins memrr:$addr),
 751                     "lwaux $rD, $addr", IIC_LdStLHAUX,
 752                     []>, RegConstraint<"$addr.ptrreg = $ea_result">,
 753                     NoEncode<"$ea_result">, isPPC64;
 754 }
 755 }
 756
 757 let Interpretation64Bit = 1, isCodeGenOnly = 1 in {
 758 // Zero extending loads.
 759 let canFoldAsLoad = 1, PPC970_Unit = 2 in {
 760 def LBZ8 : DForm_1<34, (outs g8rc:$rD), (ins memri:$src),
 761                   "lbz $rD, $src", IIC_LdStLoad,
 762                   [(set i64:$rD, (zextloadi8 iaddr:$src))]>;
 763 def LHZ8 : DForm_1<40, (outs g8rc:$rD), (ins memri:$src),
 764                   "lhz $rD, $src", IIC_LdStLoad,
 765                   [(set i64:$rD, (zextloadi16 iaddr:$src))]>;
 766 def LWZ8 : DForm_1<32, (outs g8rc:$rD), (ins memri:$src),
 767                   "lwz $rD, $src", IIC_LdStLoad,
 768                   [(set i64:$rD, (zextloadi32 iaddr:$src))]>, isPPC64;
 769
 770 def LBZX8 : XForm_1<31,  87, (outs g8rc:$rD), (ins memrr:$src),
 771                    "lbzx $rD, $src", IIC_LdStLoad,
 772                    [(set i64:$rD, (zextloadi8 xaddr:$src))]>;
 773 def LHZX8 : XForm_1<31, 279, (outs g8rc:$rD), (ins memrr:$src),
 774                    "lhzx $rD, $src", IIC_LdStLoad,
 775                    [(set i64:$rD, (zextloadi16 xaddr:$src))]>;
 776 def LWZX8 : XForm_1<31,  23, (outs g8rc:$rD), (ins memrr:$src),
 777                    "lwzx $rD, $src", IIC_LdStLoad,
 778                    [(set i64:$rD, (zextloadi32 xaddr:$src))]>;
 779
 780
 781 // Update forms.
 782 let mayLoad = 1, hasSideEffects = 0 in {
 783 def LBZU8 : DForm_1<35, (outs g8rc:$rD, ptr_rc_nor0:$ea_result), (ins memri:$addr),
 784                     "lbzu $rD, $addr", IIC_LdStLoadUpd,
 785                     []>, RegConstraint<"$addr.reg = $ea_result">,
 786                     NoEncode<"$ea_result">;
 787 def LHZU8 : DForm_1<41, (outs g8rc:$rD, ptr_rc_nor0:$ea_result), (ins memri:$addr),
 788                     "lhzu $rD, $addr", IIC_LdStLoadUpd,
 789                     []>, RegConstraint<"$addr.reg = $ea_result">,
 790                     NoEncode<"$ea_result">;
 791 def LWZU8 : DForm_1<33, (outs g8rc:$rD, ptr_rc_nor0:$ea_result), (ins memri:$addr),
 792                     "lwzu $rD, $addr", IIC_LdStLoadUpd,
 793                     []>, RegConstraint<"$addr.reg = $ea_result">,
 794                     NoEncode<"$ea_result">;
 795
 796 def LBZUX8 : XForm_1<31, 119, (outs g8rc:$rD, ptr_rc_nor0:$ea_result),
 797                    (ins memrr:$addr),
 798                    "lbzux $rD, $addr", IIC_LdStLoadUpdX,
 799                    []>, RegConstraint<"$addr.ptrreg = $ea_result">,
 800                    NoEncode<"$ea_result">;
 801 def LHZUX8 : XForm_1<31, 311, (outs g8rc:$rD, ptr_rc_nor0:$ea_result),
 802                    (ins memrr:$addr),
 803                    "lhzux $rD, $addr", IIC_LdStLoadUpdX,
 804                    []>, RegConstraint<"$addr.ptrreg = $ea_result">,
 805                    NoEncode<"$ea_result">;
 806 def LWZUX8 : XForm_1<31, 55, (outs g8rc:$rD, ptr_rc_nor0:$ea_result),
 807                    (ins memrr:$addr),
 808                    "lwzux $rD, $addr", IIC_LdStLoadUpdX,
 809                    []>, RegConstraint<"$addr.ptrreg = $ea_result">,
 810                    NoEncode<"$ea_result">;
 811 }
 812 }
 813 } // Interpretation64Bit
 814
 815
 816 // Full 8-byte loads.
 817 let canFoldAsLoad = 1, PPC970_Unit = 2 in {
 818 def LD   : DSForm_1<58, 0, (outs g8rc:$rD), (ins memrix:$src),
 819                     "ld $rD, $src", IIC_LdStLD,
 820                     [(set i64:$rD, (aligned4load ixaddr:$src))]>, isPPC64;
 821 // The following four definitions are selected for small code model only.
 822 // Otherwise, we need to create two instructions to form a 32-bit offset,
 823 // so we have a custom matcher for TOC_ENTRY in PPCDAGToDAGIsel::Select().
 824 def LDtoc: Pseudo<(outs g8rc:$rD), (ins tocentry:$disp, g8rc:$reg),
 825                   "#LDtoc",
 826                   [(set i64:$rD,
 827                      (PPCtoc_entry tglobaladdr:$disp, i64:$reg))]>, isPPC64;
 828 def LDtocJTI: Pseudo<(outs g8rc:$rD), (ins tocentry:$disp, g8rc:$reg),
 829                   "#LDtocJTI",
 830                   [(set i64:$rD,
 831                      (PPCtoc_entry tjumptable:$disp, i64:$reg))]>, isPPC64;
 832 def LDtocCPT: Pseudo<(outs g8rc:$rD), (ins tocentry:$disp, g8rc:$reg),
 833                   "#LDtocCPT",
 834                   [(set i64:$rD,
 835                      (PPCtoc_entry tconstpool:$disp, i64:$reg))]>, isPPC64;
 836 def LDtocBA: Pseudo<(outs g8rc:$rD), (ins tocentry:$disp, g8rc:$reg),
 837                   "#LDtocCPT",
 838                   [(set i64:$rD,
 839                      (PPCtoc_entry tblockaddress:$disp, i64:$reg))]>, isPPC64;
 840
 841 def LDX  : XForm_1<31,  21, (outs g8rc:$rD), (ins memrr:$src),
 842                    "ldx $rD, $src", IIC_LdStLD,
 843                    [(set i64:$rD, (load xaddr:$src))]>, isPPC64;
 844 def LDBRX : XForm_1<31,  532, (outs g8rc:$rD), (ins memrr:$src),
 845                    "ldbrx $rD, $src", IIC_LdStLoad,
 846                    [(set i64:$rD, (PPClbrx xoaddr:$src, i64))]>, isPPC64;
 847
 848 let mayLoad = 1, hasSideEffects = 0, isCodeGenOnly = 1 in {
 849 def LHBRX8 : XForm_1<31, 790, (outs g8rc:$rD), (ins memrr:$src),
 850                    "lhbrx $rD, $src", IIC_LdStLoad, []>;
 851 def LWBRX8 : XForm_1<31,  534, (outs g8rc:$rD), (ins memrr:$src),
 852                    "lwbrx $rD, $src", IIC_LdStLoad, []>;
 853 }
 854
 855 let mayLoad = 1, hasSideEffects = 0 in {
 856 def LDU  : DSForm_1<58, 1, (outs g8rc:$rD, ptr_rc_nor0:$ea_result), (ins memrix:$addr),
 857                     "ldu $rD, $addr", IIC_LdStLDU,
 858                     []>, RegConstraint<"$addr.reg = $ea_result">, isPPC64,
 859                     NoEncode<"$ea_result">;
 860
 861 def LDUX : XForm_1<31, 53, (outs g8rc:$rD, ptr_rc_nor0:$ea_result),
 862                    (ins memrr:$addr),
 863                    "ldux $rD, $addr", IIC_LdStLDUX,
 864                    []>, RegConstraint<"$addr.ptrreg = $ea_result">,
 865                    NoEncode<"$ea_result">, isPPC64;
 866 }
 867 }
 868
 869 // Support for medium and large code model.
 870 let hasSideEffects = 0 in {
 871 def ADDIStocHA: Pseudo<(outs g8rc:$rD), (ins g8rc_nox0:$reg, tocentry:$disp),
 872                        "#ADDIStocHA", []>, isPPC64;
 873 let mayLoad = 1 in
 874 def LDtocL: Pseudo<(outs g8rc:$rD), (ins tocentry:$disp, g8rc_nox0:$reg),
 875                    "#LDtocL", []>, isPPC64;
 876 def ADDItocL: Pseudo<(outs g8rc:$rD), (ins g8rc_nox0:$reg, tocentry:$disp),
 877                      "#ADDItocL", []>, isPPC64;
 878 }
 879
 880 // Support for thread-local storage.
 881 def ADDISgotTprelHA: Pseudo<(outs g8rc:$rD), (ins g8rc_nox0:$reg, s16imm64:$disp),
 882                          "#ADDISgotTprelHA",
 883                          [(set i64:$rD,
 884                            (PPCaddisGotTprelHA i64:$reg,
 885                                                tglobaltlsaddr:$disp))]>,
 886                   isPPC64;
 887 def LDgotTprelL: Pseudo<(outs g8rc:$rD), (ins s16imm64:$disp, g8rc_nox0:$reg),
 888                         "#LDgotTprelL",
 889                         [(set i64:$rD,
 890                           (PPCldGotTprelL tglobaltlsaddr:$disp, i64:$reg))]>,
 891                  isPPC64;
 892 def : Pat<(PPCaddTls i64:$in, tglobaltlsaddr:$g),
 893           (ADD8TLS $in, tglobaltlsaddr:$g)>;
 894 def ADDIStlsgdHA: Pseudo<(outs g8rc:$rD), (ins g8rc_nox0:$reg, s16imm64:$disp),
 895                          "#ADDIStlsgdHA",
 896                          [(set i64:$rD,
 897                            (PPCaddisTlsgdHA i64:$reg, tglobaltlsaddr:$disp))]>,
 898                   isPPC64;
 899 def ADDItlsgdL : Pseudo<(outs g8rc:$rD), (ins g8rc_nox0:$reg, s16imm64:$disp),
 900                        "#ADDItlsgdL",
 901                        [(set i64:$rD,
 902                          (PPCaddiTlsgdL i64:$reg, tglobaltlsaddr:$disp))]>,
 903                  isPPC64;
 904 // LR8 is a true define, while the rest of the Defs are clobbers.  X3 is
 905 // explicitly defined when this op is created, so not mentioned here.
 906 let hasExtraSrcRegAllocReq = 1, hasExtraDefRegAllocReq = 1,
 907     Defs = [X0,X4,X5,X6,X7,X8,X9,X10,X11,X12,LR8,CTR8,CR0,CR1,CR5,CR6,CR7] in
 908 def GETtlsADDR : Pseudo<(outs g8rc:$rD), (ins g8rc:$reg, tlsgd:$sym),
 909                         "#GETtlsADDR",
 910                         [(set i64:$rD,
 911                           (PPCgetTlsAddr i64:$reg, tglobaltlsaddr:$sym))]>,
 912                  isPPC64;
 913 // Combined op for ADDItlsgdL and GETtlsADDR, late expanded.  X3 and LR8
 914 // are true defines while the rest of the Defs are clobbers.
 915 let hasExtraSrcRegAllocReq = 1, hasExtraDefRegAllocReq = 1,
 916     Defs = [X0,X3,X4,X5,X6,X7,X8,X9,X10,X11,X12,LR8,CTR8,CR0,CR1,CR5,CR6,CR7]
 917     in
 918 def ADDItlsgdLADDR : Pseudo<(outs g8rc:$rD),
 919                             (ins g8rc_nox0:$reg, s16imm64:$disp, tlsgd:$sym),
 920                             "#ADDItlsgdLADDR",
 921                             [(set i64:$rD,
 922                               (PPCaddiTlsgdLAddr i64:$reg,
 923                                                  tglobaltlsaddr:$disp,
 924                                                  tglobaltlsaddr:$sym))]>,
 925                      isPPC64;
 926 def ADDIStlsldHA: Pseudo<(outs g8rc:$rD), (ins g8rc_nox0:$reg, s16imm64:$disp),
 927                          "#ADDIStlsldHA",
 928                          [(set i64:$rD,
 929                            (PPCaddisTlsldHA i64:$reg, tglobaltlsaddr:$disp))]>,
 930                   isPPC64;
 931 def ADDItlsldL : Pseudo<(outs g8rc:$rD), (ins g8rc_nox0:$reg, s16imm64:$disp),
 932                        "#ADDItlsldL",
 933                        [(set i64:$rD,
 934                          (PPCaddiTlsldL i64:$reg, tglobaltlsaddr:$disp))]>,
 935                  isPPC64;
 936 // LR8 is a true define, while the rest of the Defs are clobbers.  X3 is
 937 // explicitly defined when this op is created, so not mentioned here.
 938 let hasExtraSrcRegAllocReq = 1, hasExtraDefRegAllocReq = 1,
 939     Defs = [X0,X4,X5,X6,X7,X8,X9,X10,X11,X12,LR8,CTR8,CR0,CR1,CR5,CR6,CR7] in
 940 def GETtlsldADDR : Pseudo<(outs g8rc:$rD), (ins g8rc:$reg, tlsgd:$sym),
 941                           "#GETtlsldADDR",
 942                           [(set i64:$rD,
 943                             (PPCgetTlsldAddr i64:$reg, tglobaltlsaddr:$sym))]>,
 944                    isPPC64;
 945 // Combined op for ADDItlsldL and GETtlsADDR, late expanded.  X3 and LR8
 946 // are true defines, while the rest of the Defs are clobbers.
 947 let hasExtraSrcRegAllocReq = 1, hasExtraDefRegAllocReq = 1,
 948     Defs = [X0,X3,X4,X5,X6,X7,X8,X9,X10,X11,X12,LR8,CTR8,CR0,CR1,CR5,CR6,CR7]
 949     in
 950 def ADDItlsldLADDR : Pseudo<(outs g8rc:$rD),
 951                             (ins g8rc_nox0:$reg, s16imm64:$disp, tlsgd:$sym),
 952                             "#ADDItlsldLADDR",
 953                             [(set i64:$rD,
 954                               (PPCaddiTlsldLAddr i64:$reg,
 955                                                  tglobaltlsaddr:$disp,
 956                                                  tglobaltlsaddr:$sym))]>,
 957                      isPPC64;
 958 def ADDISdtprelHA: Pseudo<(outs g8rc:$rD), (ins g8rc_nox0:$reg, s16imm64:$disp),
 959                           "#ADDISdtprelHA",
 960                           [(set i64:$rD,
 961                             (PPCaddisDtprelHA i64:$reg,
 962                                               tglobaltlsaddr:$disp))]>,
 963                    isPPC64;
 964 def ADDIdtprelL : Pseudo<(outs g8rc:$rD), (ins g8rc_nox0:$reg, s16imm64:$disp),
 965                          "#ADDIdtprelL",
 966                          [(set i64:$rD,
 967                            (PPCaddiDtprelL i64:$reg, tglobaltlsaddr:$disp))]>,
 968                   isPPC64;
 969
 970 let PPC970_Unit = 2 in {
 971 let Interpretation64Bit = 1, isCodeGenOnly = 1 in {
 972 // Truncating stores.
 973 def STB8 : DForm_1<38, (outs), (ins g8rc:$rS, memri:$src),
 974                    "stb $rS, $src", IIC_LdStStore,
 975                    [(truncstorei8 i64:$rS, iaddr:$src)]>;
 976 def STH8 : DForm_1<44, (outs), (ins g8rc:$rS, memri:$src),
 977                    "sth $rS, $src", IIC_LdStStore,
 978                    [(truncstorei16 i64:$rS, iaddr:$src)]>;
 979 def STW8 : DForm_1<36, (outs), (ins g8rc:$rS, memri:$src),
 980                    "stw $rS, $src", IIC_LdStStore,
 981                    [(truncstorei32 i64:$rS, iaddr:$src)]>;
 982 def STBX8 : XForm_8<31, 215, (outs), (ins g8rc:$rS, memrr:$dst),
 983                    "stbx $rS, $dst", IIC_LdStStore,
 984                    [(truncstorei8 i64:$rS, xaddr:$dst)]>,
 985                    PPC970_DGroup_Cracked;
 986 def STHX8 : XForm_8<31, 407, (outs), (ins g8rc:$rS, memrr:$dst),
 987                    "sthx $rS, $dst", IIC_LdStStore,
 988                    [(truncstorei16 i64:$rS, xaddr:$dst)]>,
 989                    PPC970_DGroup_Cracked;
 990 def STWX8 : XForm_8<31, 151, (outs), (ins g8rc:$rS, memrr:$dst),
 991                    "stwx $rS, $dst", IIC_LdStStore,
 992                    [(truncstorei32 i64:$rS, xaddr:$dst)]>,
 993                    PPC970_DGroup_Cracked;
 994 } // Interpretation64Bit
 995
 996 // Normal 8-byte stores.
 997 def STD  : DSForm_1<62, 0, (outs), (ins g8rc:$rS, memrix:$dst),
 998                     "std $rS, $dst", IIC_LdStSTD,
 999                     [(aligned4store i64:$rS, ixaddr:$dst)]>, isPPC64;
1000 def STDX  : XForm_8<31, 149, (outs), (ins g8rc:$rS, memrr:$dst),
1001                    "stdx $rS, $dst", IIC_LdStSTD,
1002                    [(store i64:$rS, xaddr:$dst)]>, isPPC64,
1003                    PPC970_DGroup_Cracked;
1004 def STDBRX: XForm_8<31, 660, (outs), (ins g8rc:$rS, memrr:$dst),
1005                    "stdbrx $rS, $dst", IIC_LdStStore,
1006                    [(PPCstbrx i64:$rS, xoaddr:$dst, i64)]>, isPPC64,
1007                    PPC970_DGroup_Cracked;
1008 }
1009
1010 // Stores with Update (pre-inc).
1011 let PPC970_Unit = 2, mayStore = 1 in {
1012 let Interpretation64Bit = 1, isCodeGenOnly = 1 in {
1013 def STBU8 : DForm_1<39, (outs ptr_rc_nor0:$ea_res), (ins g8rc:$rS, memri:$dst),
1014                    "stbu $rS, $dst", IIC_LdStStoreUpd, []>,
1015                    RegConstraint<"$dst.reg = $ea_res">, NoEncode<"$ea_res">;
1016 def STHU8 : DForm_1<45, (outs ptr_rc_nor0:$ea_res), (ins g8rc:$rS, memri:$dst),
1017                    "sthu $rS, $dst", IIC_LdStStoreUpd, []>,
1018                    RegConstraint<"$dst.reg = $ea_res">, NoEncode<"$ea_res">;
1019 def STWU8 : DForm_1<37, (outs ptr_rc_nor0:$ea_res), (ins g8rc:$rS, memri:$dst),
1020                    "stwu $rS, $dst", IIC_LdStStoreUpd, []>,
1021                    RegConstraint<"$dst.reg = $ea_res">, NoEncode<"$ea_res">;
1022
1023 def STBUX8: XForm_8<31, 247, (outs ptr_rc_nor0:$ea_res), (ins g8rc:$rS, memrr:$dst),
1024                     "stbux $rS, $dst", IIC_LdStStoreUpd, []>,
1025                     RegConstraint<"$dst.ptrreg = $ea_res">, NoEncode<"$ea_res">,
1026                     PPC970_DGroup_Cracked;
1027 def STHUX8: XForm_8<31, 439, (outs ptr_rc_nor0:$ea_res), (ins g8rc:$rS, memrr:$dst),
1028                     "sthux $rS, $dst", IIC_LdStStoreUpd, []>,
1029                     RegConstraint<"$dst.ptrreg = $ea_res">, NoEncode<"$ea_res">,
1030                     PPC970_DGroup_Cracked;
1031 def STWUX8: XForm_8<31, 183, (outs ptr_rc_nor0:$ea_res), (ins g8rc:$rS, memrr:$dst),
1032                     "stwux $rS, $dst", IIC_LdStStoreUpd, []>,
1033                     RegConstraint<"$dst.ptrreg = $ea_res">, NoEncode<"$ea_res">,
1034                     PPC970_DGroup_Cracked;
1035 } // Interpretation64Bit
1036
1037 def STDU : DSForm_1<62, 1, (outs ptr_rc_nor0:$ea_res), (ins g8rc:$rS, memrix:$dst),
1038                    "stdu $rS, $dst", IIC_LdStSTDU, []>,
1039                    RegConstraint<"$dst.reg = $ea_res">, NoEncode<"$ea_res">,
1040                    isPPC64;
1041
1042 def STDUX : XForm_8<31, 181, (outs ptr_rc_nor0:$ea_res), (ins g8rc:$rS, memrr:$dst),
1043                     "stdux $rS, $dst", IIC_LdStSTDUX, []>,
1044                     RegConstraint<"$dst.ptrreg = $ea_res">, NoEncode<"$ea_res">,
1045                     PPC970_DGroup_Cracked, isPPC64;
1046 }
1047
1048 // Patterns to match the pre-inc stores.  We can't put the patterns on
1049 // the instruction definitions directly as ISel wants the address base
1050 // and offset to be separate operands, not a single complex operand.
1051 def : Pat<(pre_truncsti8 i64:$rS, iPTR:$ptrreg, iaddroff:$ptroff),
1052           (STBU8 $rS, iaddroff:$ptroff, $ptrreg)>;
1053 def : Pat<(pre_truncsti16 i64:$rS, iPTR:$ptrreg, iaddroff:$ptroff),
1054           (STHU8 $rS, iaddroff:$ptroff, $ptrreg)>;
1055 def : Pat<(pre_truncsti32 i64:$rS, iPTR:$ptrreg, iaddroff:$ptroff),
1056           (STWU8 $rS, iaddroff:$ptroff, $ptrreg)>;
1057 def : Pat<(aligned4pre_store i64:$rS, iPTR:$ptrreg, iaddroff:$ptroff),
1058           (STDU $rS, iaddroff:$ptroff, $ptrreg)>;
1059
1060 def : Pat<(pre_truncsti8 i64:$rS, iPTR:$ptrreg, iPTR:$ptroff),
1061           (STBUX8 $rS, $ptrreg, $ptroff)>;
1062 def : Pat<(pre_truncsti16 i64:$rS, iPTR:$ptrreg, iPTR:$ptroff),
1063           (STHUX8 $rS, $ptrreg, $ptroff)>;
1064 def : Pat<(pre_truncsti32 i64:$rS, iPTR:$ptrreg, iPTR:$ptroff),
1065           (STWUX8 $rS, $ptrreg, $ptroff)>;
1066 def : Pat<(pre_store i64:$rS, iPTR:$ptrreg, iPTR:$ptroff),
1067           (STDUX $rS, $ptrreg, $ptroff)>;
1068
1069
1070 //===----------------------------------------------------------------------===//
1071 // Floating point instructions.
1072 //
1073
1074
1075 let PPC970_Unit = 3, hasSideEffects = 0,
1076     Uses = [RM] in {  // FPU Operations.
1077 defm FCFID  : XForm_26r<63, 846, (outs f8rc:$frD), (ins f8rc:$frB),
1078                         "fcfid", "$frD, $frB", IIC_FPGeneral,
1079                         [(set f64:$frD, (PPCfcfid f64:$frB))]>, isPPC64;
1080 defm FCTID  : XForm_26r<63, 814, (outs f8rc:$frD), (ins f8rc:$frB),
1081                         "fctid", "$frD, $frB", IIC_FPGeneral,
1082                         []>, isPPC64;
1083 defm FCTIDZ : XForm_26r<63, 815, (outs f8rc:$frD), (ins f8rc:$frB),
1084                         "fctidz", "$frD, $frB", IIC_FPGeneral,
1085                         [(set f64:$frD, (PPCfctidz f64:$frB))]>, isPPC64;
1086
1087 defm FCFIDU  : XForm_26r<63, 974, (outs f8rc:$frD), (ins f8rc:$frB),
1088                         "fcfidu", "$frD, $frB", IIC_FPGeneral,
1089                         [(set f64:$frD, (PPCfcfidu f64:$frB))]>, isPPC64;
1090 defm FCFIDS  : XForm_26r<59, 846, (outs f4rc:$frD), (ins f8rc:$frB),
1091                         "fcfids", "$frD, $frB", IIC_FPGeneral,
1092                         [(set f32:$frD, (PPCfcfids f64:$frB))]>, isPPC64;
1093 defm FCFIDUS : XForm_26r<59, 974, (outs f4rc:$frD), (ins f8rc:$frB),
1094                         "fcfidus", "$frD, $frB", IIC_FPGeneral,
1095                         [(set f32:$frD, (PPCfcfidus f64:$frB))]>, isPPC64;
1096 defm FCTIDUZ : XForm_26r<63, 943, (outs f8rc:$frD), (ins f8rc:$frB),
1097                         "fctiduz", "$frD, $frB", IIC_FPGeneral,
1098                         [(set f64:$frD, (PPCfctiduz f64:$frB))]>, isPPC64;
1099 defm FCTIWUZ : XForm_26r<63, 143, (outs f8rc:$frD), (ins f8rc:$frB),
1100                         "fctiwuz", "$frD, $frB", IIC_FPGeneral,
1101                         [(set f64:$frD, (PPCfctiwuz f64:$frB))]>, isPPC64;
1102 }
1103
1104
1105 //===----------------------------------------------------------------------===//
1106 // Instruction Patterns
1107 //
1108
1109 // Extensions and truncates to/from 32-bit regs.
1110 def : Pat<(i64 (zext i32:$in)),
1111           (RLDICL (INSERT_SUBREG (i64 (IMPLICIT_DEF)), $in, sub_32),
1112                   0, 32)>;
1113 def : Pat<(i64 (anyext i32:$in)),
1114           (INSERT_SUBREG (i64 (IMPLICIT_DEF)), $in, sub_32)>;
1115 def : Pat<(i32 (trunc i64:$in)),
1116           (EXTRACT_SUBREG $in, sub_32)>;
1117
1118 // Implement the 'not' operation with the NOR instruction.
1119 // (we could use the default xori pattern, but nor has lower latency on some
1120 // cores (such as the A2)).
1121 def i64not : OutPatFrag<(ops node:$in),
1122                         (NOR8 $in, $in)>;
1123 def        : Pat<(not i64:$in),
1124                  (i64not $in)>;
1125
1126 // Extending loads with i64 targets.
1127 def : Pat<(zextloadi1 iaddr:$src),
1128           (LBZ8 iaddr:$src)>;
1129 def : Pat<(zextloadi1 xaddr:$src),
1130           (LBZX8 xaddr:$src)>;
1131 def : Pat<(extloadi1 iaddr:$src),
1132           (LBZ8 iaddr:$src)>;
1133 def : Pat<(extloadi1 xaddr:$src),
1134           (LBZX8 xaddr:$src)>;
1135 def : Pat<(extloadi8 iaddr:$src),
1136           (LBZ8 iaddr:$src)>;
1137 def : Pat<(extloadi8 xaddr:$src),
1138           (LBZX8 xaddr:$src)>;
1139 def : Pat<(extloadi16 iaddr:$src),
1140           (LHZ8 iaddr:$src)>;
1141 def : Pat<(extloadi16 xaddr:$src),
1142           (LHZX8 xaddr:$src)>;
1143 def : Pat<(extloadi32 iaddr:$src),
1144           (LWZ8 iaddr:$src)>;
1145 def : Pat<(extloadi32 xaddr:$src),
1146           (LWZX8 xaddr:$src)>;
1147
1148 // Standard shifts.  These are represented separately from the real shifts above
1149 // so that we can distinguish between shifts that allow 6-bit and 7-bit shift
1150 // amounts.
1151 def : Pat<(sra i64:$rS, i32:$rB),
1152           (SRAD $rS, $rB)>;
1153 def : Pat<(srl i64:$rS, i32:$rB),
1154           (SRD $rS, $rB)>;
1155 def : Pat<(shl i64:$rS, i32:$rB),
1156           (SLD $rS, $rB)>;
1157
1158 // SHL/SRL
1159 def : Pat<(shl i64:$in, (i32 imm:$imm)),
1160           (RLDICR $in, imm:$imm, (SHL64 imm:$imm))>;
1161 def : Pat<(srl i64:$in, (i32 imm:$imm)),
1162           (RLDICL $in, (SRL64 imm:$imm), imm:$imm)>;
1163
1164 // ROTL
1165 def : Pat<(rotl i64:$in, i32:$sh),
1166           (RLDCL $in, $sh, 0)>;
1167 def : Pat<(rotl i64:$in, (i32 imm:$imm)),
1168           (RLDICL $in, imm:$imm, 0)>;
1169
1170 // Hi and Lo for Darwin Global Addresses.
1171 def : Pat<(PPChi tglobaladdr:$in, 0), (LIS8 tglobaladdr:$in)>;
1172 def : Pat<(PPClo tglobaladdr:$in, 0), (LI8  tglobaladdr:$in)>;
1173 def : Pat<(PPChi tconstpool:$in , 0), (LIS8 tconstpool:$in)>;
1174 def : Pat<(PPClo tconstpool:$in , 0), (LI8  tconstpool:$in)>;
1175 def : Pat<(PPChi tjumptable:$in , 0), (LIS8 tjumptable:$in)>;
1176 def : Pat<(PPClo tjumptable:$in , 0), (LI8  tjumptable:$in)>;
1177 def : Pat<(PPChi tblockaddress:$in, 0), (LIS8 tblockaddress:$in)>;
1178 def : Pat<(PPClo tblockaddress:$in, 0), (LI8  tblockaddress:$in)>;
1179 def : Pat<(PPChi tglobaltlsaddr:$g, i64:$in),
1180           (ADDIS8 $in, tglobaltlsaddr:$g)>;
1181 def : Pat<(PPClo tglobaltlsaddr:$g, i64:$in),
1182           (ADDI8 $in, tglobaltlsaddr:$g)>;
1183 def : Pat<(add i64:$in, (PPChi tglobaladdr:$g, 0)),
1184           (ADDIS8 $in, tglobaladdr:$g)>;
1185 def : Pat<(add i64:$in, (PPChi tconstpool:$g, 0)),
1186           (ADDIS8 $in, tconstpool:$g)>;
1187 def : Pat<(add i64:$in, (PPChi tjumptable:$g, 0)),
1188           (ADDIS8 $in, tjumptable:$g)>;
1189 def : Pat<(add i64:$in, (PPChi tblockaddress:$g, 0)),
1190           (ADDIS8 $in, tblockaddress:$g)>;
1191
1192 // Patterns to match r+r indexed loads and stores for
1193 // addresses without at least 4-byte alignment.
1194 def : Pat<(i64 (unaligned4sextloadi32 xoaddr:$src)),
1195           (LWAX xoaddr:$src)>;
1196 def : Pat<(i64 (unaligned4load xoaddr:$src)),
1197           (LDX xoaddr:$src)>;
1198 def : Pat<(unaligned4store i64:$rS, xoaddr:$dst),
1199           (STDX $rS, xoaddr:$dst)>;
1200
1201 // 64-bits atomic loads and stores
1202 def : Pat<(atomic_load_64 ixaddr:$src), (LD  memrix:$src)>;
1203 def : Pat<(atomic_load_64 xaddr:$src),  (LDX memrr:$src)>;
1204
1205 def : Pat<(atomic_store_64 ixaddr:$ptr, i64:$val), (STD  g8rc:$val, memrix:$ptr)>;
1206 def : Pat<(atomic_store_64 xaddr:$ptr,  i64:$val), (STDX g8rc:$val, memrr:$ptr)>;